JP2009076838A - サーミスターチップおよびその製造方法 - Google Patents

Abstract

【課題】電気的性能に優れ、体積が小さく、かつ材料コストの低いサーミスターチップとその製造方法を提供する。
【解決手段】基板と第１電極と第２電極とサーミスター層と第１バッファー層とを含む。基板が第１表面を有するサーミスターチップが開示される。第１電極が第１表面上に配置される。第１バッファー層が少なくとも第１電極の一部を被覆し、かつサーミスター層が少なくとも第１バッファー層を被覆する。第１バッファー層の融点がサーミスター層の焼結温度および第１電極の融点よりそれぞれ高く、かつ第１電極が第１バッファー層ならびにサーミスター層によって電気的に接続される。第２電極と第１電極とが間隔をあけて設置され、かつサーミスター層に電気的に接続される。また、サーミスターチップの製造方法も提供される。
【選択図】図２Ａ

Description

この発明は、サーミスターチップおよびその製造方法に関し、特に、バッファー層（buffer layer）を備えたサーミスターチップ（thermistor chip）およびその製造方法に関する。

サーミスターチップの電気抵抗値は、温度変化に従って変化する。サーミスターチップは、その電気抵抗値の温度変化に従う状態により、主に電気抵抗値と温度とが反比例変化する負温度係数（negative temperature coefficient = NTC）サーミスターチップと、電気抵抗値と温度とが正比例変化する正温度係数（positive temperature coefficient = PTC）サーミスターチップとの２種類に分けることができる。

図１において、従来のサーミスターチップ１００は、基板（substrate）１１０と、第１電極（electrode）１２０と、第２電極１３０と、サーミスター層（thermistor layer）１４０と、２つの外部電極（external electrode）１５０，１５０と、２つの背面電極（back electrode）１６０，１６０と、保護層（protective layer）１７０とを含む。基板１１０は、第１表面１１２と、第１表面１１２に対向する第２表面１１４と、第１表面１１２および第２表面に連続する１つの端面１１６，１１６とを備える。第１電極１２０および第２電極１３０が基板１１０の第１表面１１２上に配置され、これらの背面電極１６０，１６０が基板１１０の第２表面１１４上に配置され、サーミスター層１４０が第１表面１１２上に配置され、かつ第１電極１２０および第２電極１３０に電気的に接続される。サーミスター層１４０は、第１電極１２０の一部ならびに第２電極１３０の一部を被覆する。保護層１７０は、第１電極１２０の一部と第２電極１３０の一部とサーミスター層１４０とを被覆する。これらの外部電極１５０，１５０がそれぞれ第１表面１１２上の第１電極１２０および第２電極１３０からそのうち１つの端面１１６，１１６を経て延伸され、かつ第２表面１１４上のこれらの背面電極１６０，１６０に電気的に接続される。

しかしながら、従来の厚膜プロセス（thick film process）および焼結プロセス（sintering process）を採用して製造されるサーミスターチップは、その製造工程において多数回の印刷および焼結ステップを必要とする。第１電極１２０ならびに第２電極１３０の材質が銀であり、かつ銀の融点がサーミスター層１４０を形成する時の焼結温度（sintering temperature）に接近し過ぎるため、サーミスター層１４０が焼結プロセスを経て形成される時、第１電極１２０および第２電極１３０が銀マイグレイト（silver migrate）を引き起こして銀の一部分がサーミスター層１４０内に拡散し、電気抵抗値が温度変化に従う性質ならびに全体の電気的性能（electrical performance）に影響を及ぼすことになる。

現在、サーミスター層１４０の厚さＴ１（つまりサーミスター層１４０の基板１１０から離れた第３表面１４２と基板１１０の第１表面１１２との距離）を増加させること、または第１電極１２０ならびに第２電極１３０の材質を銀パラジウム合金に改めることによって、上記した問題を改善している。しかし、サーミスター層１４０の厚さＴ１を増加させることは、サーミスターチップ１００の体積を増大させることになる。また、銀マイグレイトを抑制するために採用される銀パラジウム合金は、第１電極１２０および第２電極１３０中の重量パーセントが１５％〜３０％を必要とするものであり、パラジウムの材料コストが比較的高価なので、全体のコストを増大させる。
＜発明の目的＞

そこで、この発明の目的は、その電気的性能が優れたサーミスターチップを提供することにある。また、この発明の別な目的は、体積が小さく、かつコストの低いサーミスターチップを提供することにある。

この発明の更なる目的は、製造するサーミスターチップの電気的性能が優れたサーミスターチップの製造方法を提供することにある。この発明の更に他の目的は、製造するサーミスターチップの体積が小さく、かつコストの低いサーミスターチップの製造方法を提供することにある。

この発明は、サーミスターチップを提供するものであって、このサーミスターチップが基板と第１電極と第２電極とサーミスター層と第１バッファー層とを含む。第１電極が第１表面上に配置される。第１バッファー層が少なくとも第１電極の一部を被覆し、かつサーミスター層が少なくとも第１バッファー層を被覆する。第１バッファー層の融点がサーミスター層の焼結温度および第１電極の融点よりそれぞれ高く、かつ第１電極が第１バッファー層ならびにサーミスター層によって電気的に接続される。第２電極と第１電極とが間隔をあけて設置され、かつサーミスター層に電気的に接続される。

この発明の実施形態において、上記した第１バッファー層の融点は、摂氏１４００度（℃）より高いか又は等しく設定されている。

この発明の実施形態において、上記した第１バッファー層の材質がニッケル、プラチナ、ルテニウムまたは少なくとも前記した１種類の金属を含む合金を包括する。

この発明の実施形態において、上記した第１電極の材質が銀を含み、かつ第１電極中の銀の重量パーセントが８５％以上である。

この発明の実施形態において、上記した第１バッファー層の厚さが、１０００Å〜３０００Åの間にあるものである。

この発明の実施形態において、上記したサーミスター層が厚膜プロセスを利用して形成され、第１バッファー層が薄膜プロセスまたは厚膜プロセスを利用して形成されるものである。

この発明の実施形態において、上記したサーミスター層の焼結温度が摂氏８５０度（℃）および摂氏９５０度（℃）の間にあるものである。

この発明の実施形態において、上記したサーミスター層が更にガラス保護層（glass protective layer）および重合体保護層（polymer protective layer）を含み、そのうち、ガラス保護層が少なくともサーミスター層を被覆し、重合体保護層が少なくともガラス保護層を被覆するものである。

この発明の実施形態において、上記した第１電極が第１表面上に直接配置され、第１バッファー層の一端が第１電極の一部を直接被覆し、第１バッファー層の他端が延伸されて第１表面の一部を直接被覆し、サーミスター層の一端が第１バッファー層を直接被覆し、サーミスター層の他端が延伸されて第１表面の一部を直接被覆し、第２電極の一端がサーミスター層の一部を直接被覆し、第２電極の他端が延伸されて第１表面の一部を直接被覆するものである。

この発明の実施形態において、上記したサーミスターチップが更に第３電極を含み、サーミスター層内に配置する。また、サーミスターチップが更に第３バッファー層を含み、少なくとも第３電極の一部を被覆し、かつ第３バッファー層の融点がサーミスター層の焼結温度および第３電極の融点よりそれぞれ高い。さらに、第３バッファー層の材質がニッケル、プラチナ、ルテニウムまたは少なくとも前記した１種類の金属を含む合金を包括し、前記第３電極の材質が銀を包括するものである。

この発明の実施形態において、上記した第１電極および第２電極が基板の第１表面上にそれぞれ直接配置される。また、サーミスターチップが更に第２バッファー層を含み、少なくとも第２電極の一部を被覆する。サーミスター層が少なくとも第２バッファー層を被覆し、かつ第２バッファー層の融点がサーミスター層の焼結温度および第２電極の融点よりもそれぞれ高い。さらに、第２バッファー層の材質がニッケル、プラチナ、ルテニウムまたは少なくとも前記した１種類の金属を含む合金を包括し、前記第２電極の材質が銀を包括するものである。また、サーミスターチップが更に第４電極を含み、第４電極の一端がサーミスター層の一部を被覆し、かつ第４電極の他端が延伸されて第２電極の一部を被覆するものである。

この発明の実施形態において、上記したサーミスターチップが更に第４電極を含む。第１電極が第１表面の中間位置に直接配置され、第２電極および前記第４電極が間隔をあけてサーミスター層の両端に配置され、第２電極の一端がサーミスター層の一部を被覆し、第２電極の他端が延伸されて第１表面を被覆し、第４電極の一端がサーミスター層の一部を被覆し、かつ第４電極の他端が延伸されて第１表面を被覆する。

この発明は、サーミスターチップの製造方法を提供するものであって、以下のステップを含む。先ず、第１電極を基板の第１表面上に形成する。次に、第１バッファー層を形成して少なくとも第１電極の一部を被覆する。その後、厚膜プロセスおよび焼結プロセスを利用してサーミスター層を形成し少なくとも第１バッファー層を被覆する。第１バッファー層の融点がサーミスター層の焼結温度および第１電極の融点よりそれぞれ高く、かつ第１電極が第１バッファー層およびサーミスター層によって電気的に接続される。その後、第２電極を第１表面上に形成する。第２電極および第１電極が間隔をあけて設置され、サーミスター層に電気的に接続される。

この発明の実施形態において、上記した第１バッファー層の融点が摂氏１４００度（℃）より高く又は等しいものである。

この発明の実施形態において、上記した第１バッファー層が薄膜プロセスを利用して形成される。

この発明の実施形態において、上記したサーミスター層の焼結温度が摂氏８５０度（℃）と摂氏９５０度（℃）との間にある。
＜作用＞

サーミスター層とこれらの電極のうち１つとの間にバッファー層を配置することができ、かつバッファー層の融点がサーミスター層の焼結温度および上記バッファー層に被覆された電極の融点よりもそれぞれ高いので、サーミスター層が焼結プロセスを経て形成される時、バッファー層によって上記バッファー層に被覆された電極のサーミスター層内へのマイグレーションを回避することができる。従って、この発明のサーミスターチップの電気抵抗値が温度変化に従って変化する性質が影響を受けにくくなって、設計者の予め設計したニーズを満足させることができる。言い換えれば、この発明のサーミスターチップの電気的性能が比較的優れたものとなる。

上記をまとめれば、この発明のサーミスターチップは、少なくとも以下のうち１つの利点を備えていることである。
１．サーミスター層とこれらの電極のうち１つとの間にバッファー層を配置することができ、かつバッファー層の融点がサーミスター層の焼結温度ならびに上記バッファー層に被覆される電極の融点よりもそれぞれ高いので、サーミスター層が焼結プロセスを経て形成される時、バッファー層により上記したバッファー層に被覆された電極がマイグレーションを発生させてサーミスター層内に拡散されることを回避することができる。従って、この発明のサーミスターチップの電気抵抗値が温度変化に従う性質が影響を受けにくいものとなって、設計者が予め設計するニーズを満足させることができる。言い換えれば、この発明のサーミスターチップの電気的性能が比較的優れている。
２．バッファー層により上記バッファー層に被覆された電極がマイグレーションを発生させてサーミスター層内に拡散されることを回避することができるので、従来技術と比較して、この発明のサーミスター層の厚さを比較的薄くできる。従って、この発明のサーミスターチップの体積を比較的小さくすることができる。
３．バッファー層により上記バッファー層に被覆された電極がマイグレーションを発生させてサーミスター層内に拡散されることを回避することができるので、従来技術と比較して、この発明の電極材質中のパラジウムの重量パーセントを１５％〜３０％以下にすることができ、甚だしくは銀パラジウム合金の使用を不必要なものとする。従って、この発明のサーミスターチップの材料コストを比較的低くすることができる。

以下、この発明を実施するための最良の形態を、この形態を具体化する実施例について図面を参照して詳細に説明する。
＜第１実施例＞
図２Ａにおいて、この発明の第１実施例のサーミスターチップ２００は、基板２１０と、第１電極２２０と、第２電極２３０と、サーミスター層２４０と、第１バッファー層２５０とを含む。基板２１０が第１表面２１２を有する。第１電極２２０と第２電極２３０とサーミスター層２４０とが基板２１０の第１表面２１２上に配置される。第１電極２２０と第２電極２３０とが間隔をあけて設置される。第１電極２２０が第１バッファー層２５０によりサーミスター層２４０と電気的に接続され、かつ第２電極２３０とサーミスター層２４０とが電気的に接続される。第１バッファー層２５０が少なくとも第１電極の一部を被覆し、かつサーミスター層２４０が少なくとも第１バッファー層２５０を被覆する。第１バッファー層２５０の融点がそれぞれサーミスター層２４０の焼結温度ならびに第１電極２２０の融点よりも高い。図２Ｂにおいて、第１実施例のサーミスターチップ２００の等価回路を図２Ｂに示した電気抵抗Ｒを有する等価回路とする。

図２Ａにおいて、この実施例中、第１電極２２０が第１表面２１２上に直接配置され、第１バッファー層２５０の一端が第１電極２２０の一部を直接被覆し、第１バッファー層２５０の他端が延伸されて第１表面２１２の一部を直接被覆する。サーミスター層２４０の一端が第１バッファー層２５０上を直接被覆し、サーミスター層２４０の他端が延伸されて第１表面２１２の一部を直接被覆する。第２電極２３０の一端がサーミスター層２４０の一部を直接被覆し、第２電極２３０の他端が延伸されて第１表面２１２の一部を直接被覆する。言い換えれば、第１バッファー層２５０が第１電極２２０とサーミスター層２４０との間に配置され、かつサーミスター層２４０が第１電極２２０と第２電極２３０との間に配置される。

第１バッファー層２５０がサーミスター層２４０と第１電極２２０との間に配置され、かつ第１バッファー層２５０の融点がそれぞれサーミスター層２４０の焼結温度および第１電極２２０の融点よりも高いので、サーミスター層２４０が焼結プロセス（詳細は下記）を経て形成される時、サーミスター層２４０は、第１電極２２０がマイグレーションを発生させてサーミスター層２４０内に拡散されることを回避することができる。従って、サーミスターチップ２００の電気抵抗値が温度変化に従う性質は、影響を受けにくくなって設計者の設計要求を満足できるものとなり、サーミスターチップ２００の電気的性能が比較的良いものとなる。しかも、従来技術と比較すると、サーミスター層２４０の厚さＴ２（つまりサーミスター層２４０の基板２１０から離れた第３表面２４２および基板２１０の第１表面２１２間の距離）を比較的薄くすることができる。従って、サーミスター層２４０の体積を比較的小さくすることができる。しかも、第１電極２２０材質中のパラジウムの重量パーセントを従来技術の１５％〜３０％よりも少なくすることができ、このため、銀パラジウム合金を使用する必要がない。従って、サーミスターチップ２００の材料コストを比較的低くすることができる。

この実施例では、第１電極２２０材質が銀を含み、かつ第１電極２２０中の銀の重量パーセントを例えば８５％以上とし、基板の材質がガラスまたは酸化アルミニウムなどの絶縁材料を含む。サーミスター層２４０の焼結温度が摂氏８５０度（℃）と摂氏９５０度（℃）との間に設定され、かつサーミスター層２４０の材質がマンガン、コバルト、ニッケル、銅または二酸化ルテニウムを含む。また、第１バッファー層２５０の融点が摂氏１４００度（℃）より高いか等しいものとすることができ、かつ第１バッファー層２５０の材質がニッケル（Ｎｉ）、プラチナ（Ｐｔ）、ルテニウム（Ｒｕ）または少なくとも前記した１種類の金属を含む合金を包括する。

この実施例のサーミスターチップ２００が更にガラス保護層２６０と重合体保護層２７０と２つの背面電極２８０，２８０と２つの外部電極２９０，２９０とを含む。ガラス保護層２６０が第２電極２３０の一部と第１バッファー層２５０とサーミスター層２４０と第１電極２２０の一部とを被覆し、かつ重合体保護層２７０が少なくともガラス保護層２６０を被覆する。基板２１０の提供する散熱速度が速いため、通常はサーミスターチップ２００のＢ値を不安定なものにするが、ガラス保護層２６０の設置により基板２１０の散熱速度を低下させることができ、サーミスターチップ２００のＢ値不安定現象を改善することができる。

この実施例において、基板２１０が更に第２表面２１４と対向する２つの端面２１６，２１６を有する。第１表面２１２が第２表面２１４に対向し、かつ各端面２１６，２１６が第１表面２１２と第２表面２１４とを連接する。これらの背面電極２８０，２８０が間隔を開けて第２表面２１４上に配置され、これらの外部電極２９０，２９０がこれらの端面２１６，２１６上にそれぞれ配置される。また、これらの外部電極２９０，２９０の１つがこれらの背面電極２８０，２８０の１つに電気的に接続され、かつこれらの外部電極２９０，２９０の別な１つが第２電極２３０とこれらの背面電極２８０，２８０の別な１つに電気的に接続される。

以下、サーミスターチップ２００の製造方法について説明する。先ず、図３Ａにおいて、印刷プロセスまたはスパッタリングプロセスを利用して第１電極２２０を基板２１０の第１表面２１２上に形成する。次に、図３Ｂにおいて、薄膜プロセス、例えばスパッタープロセスを利用して第１バッファー層２５０を第１表面２１２上に形成し、第１バッファー層２５０の一端が第１電極２２０の一部を直接被覆するようにし、かつ第１バッファー層２５０の他端が延伸されて第１表面２１２の一部を直接被覆する。この実施例中、薄膜プロセスが第１バッファー層２５０の厚さを約１０００〜３０００Åに制御するので、第１バッファー層２５０の設置がサーミスターチップ２００の体積を増大させるものとはならない。

その後、図３Ｃにおいて、厚膜プロセス（例えば印刷プロセス）および焼結プロセスを利用してサーミスター層２４０を第１バッファー層２５０と第１表面２１２の一部上に形成し、サーミスター層２４０の一端が第１バッファー層２５０上を直接被覆するようにし、かつサーミスター層２４０の他端が延伸されて第１表面２１２の一部を直接被覆するようにする。ここで説明すべきことは、サーミスター層２４０が予めサーミスター材料を第１バッファー層２５０および第１表面２１２の一部上に印刷しておいてから、焼結プロセスによりサーミスター材料を焼結して形成することができることである。再度強調すべきことは、第１バッファー層２５０の融点がサーミスター層２４０の焼結温度および第１電極２２０の融点よりそれぞれ高いので、サーミスター層２４０が上記した焼結プロセスを経て形成される時、第１バッファー層２５０によって第１電極２２０がマイグレーションを発生させてサーミスター層２４０内へ拡散されることを回避することができる。

それから、図３Ｄにおいて、印刷またはスパッタープロセスを利用して第２電極２３０をサーミスター層２４０の一部および第１表面２１２の一部上に形成し、第２電極２３０の一端がサーミスター層２４０の一部を直接被覆するようにし、かつ第２電極２３０の他端が延伸されて第１表面２１２の一部上を直接被覆する。ここまでで、サーミスターチップ２００が基本的に完成される。

図３Ｄに示した第２電極２３０を形成した後、更に、ガラス保護層２６０と、重合体保護層２７０と、これらの背面電極２８０，２８０と、これらの外部電極２９０，２９０とを形成することができる。次に、図３Ｅにおいて、印刷プロセスを利用してガラス保護層２６０を形成し第２電極２３０の一部と第１バッファー層２５０とサーミスター層２４０と第１電極２２０の一部とを被覆する。次に、印刷プロセスを利用して重合体保護層２７０を形成し少なくともガラス保護層２６０を被覆する。その後、図３Ｆにおいて、印刷プロセスを利用して２つの背面電極２８０，２８０を基板２１０の第２表面２１４上に形成する。スパッターまたはローラーメッキプロセスを利用して２つの外部電極２９０，２９０を基板２１０の両端面２１６，２１６上にそれぞれ形成し、これら外部電極２９０，２９０のうち１つを第１電極２２０およびこれら背面電極２８０，２８０のうちの１つに電気的に接続し、かつこれら外部電極２９０，２９０のうちの別な１つを第２電極２３０およびこれら背面電極２８０，２８０のうちの別な１つに電気的に接続する。注意すべきことは、これら背面電極２８０，２８０もまた第１電極２２０を基板２１０の第１表面２１２に形成する前に、先に印刷方法を利用して基板２１０の第２表面２１４上に形成することができることである。

＜第２実施例＞
図４Ａにおいて、この発明の第２実施例が第１実施例と異なる点は、第２実施例のサーミスターチップ３００の第１電極３２０および第２電極３３０の配置方式であること、およびサーミスターチップ３００が更に第２バッファー層３５０’を含むことである。詳しく言えば、第１電極３２０と第２電極３３０とを基板３１０の第１表面３１２上にそれぞれ直接配置することができ、かつ第１バッファー層３５０および第２バッファー層３５０’が少なくとも第１電極３２０の一部ならびに少なくとも第２電極３３０の一部をそれぞれ被覆することである。サーミスター層３４０が第１バッファー層３５０と第１表面３１２の一部と第２バッファー層３５０’とを被覆する。図４Ｂにおいて、第２実施例のサーミスターチップ３００の等価回路を図４Ｂに示す電気抵抗Ｒを備える等価回路とする。

第１バッファー層３５０の融点がサーミスター層３４０の焼結温度および第１電極３２０の融点よりもそれぞれ高く、かつ第２バッファー層３５０’の融点がサーミスター層３４０の焼結温度および第２電極３３０の融点よりもそれぞれ高い。第１バッファー層３５０および第２バッファー層３５０’の材質がニッケル、プラチナ、ルテニウムまたは少なくとも前記した１種類の金属を含む合金を包括する。また、第１電極３２０が第１バッファー層３５０によってサーミスター層３４０と電気的に接続され、第２電極３３０が第２バッファー層３５０’によってサーミスター層３４０と電気的に接続される。第１電極３２０および第２電極３３０の材質が銀を含み、かつ銀の重量パーセントを８５％以上とする。

第１バッファー層３５０および第２バッファー層３５０’の配置により、サーミスター層３４０が焼結プロセスを行う時、第１バッファー層３５０および第２バッファー層３５０’がマイグレーションを発生させてサーミスター層３４０内へ拡散されることを回避できるので、サーミスターチップ３００の電気的性能が比較的優れ、体積が比較的小さく、材料コストが比較的低くなる。

＜第３実施例＞
図５Ａにおいて、この発明の第３実施例が第１実施例と異なる点は、第３実施例のサーミスターチップ４００が更に第３電極Ｅおよび第３バッファー層Ｂを含み、第３電極Ｅがサーミスター層４４０内に配置され、かつ第１電極４２０が第１バッファー層４５０およびサーミスター層４４０によって第３電極Ｅに電気接続されていることにある。第３バッファー層Ｂが少なくとも第３電極Ｅの一部を被覆し、かつ第３バッファー層Ｂの融点がサーミスター層４４０の焼結温度ならびに第３電極Ｅの融点よりもそれぞれ高い。図５Ｂにおいて、第３実施例のサーミスターチップ４００の等価回路を図５Ｂに示した４つの電気抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４を有する等価回路とする。

以下、サーミスターチップ４００の製造方法を説明する。先ず、図６Ａにおいて、第１電極４２０を基板４１０の第１表面４１２上に形成する。次に、第１バッファー層４５０を第１表面４１２上に形成して、第１バッファー層４５０が第１電極４２０の一部を被覆するようにする。次に、図６Ｂにおいて、サブサーミスター層（sub-thermistor layer）４４０’を第１表面４１２の一部および第１バッファー層４５０上に形成して、サブサーミスター層４４０’が少なくとも第１バッファー層４５０を被覆するようにする。

その後、図６Ｃにおいて、第３電極Ｅをサブサーミスター層４４０’上に形成する。その後、第３バッファー層Ｂを少なくとも第３電極Ｅの一部を被覆するように形成する。そして、別なサブサーミスター層４４０’’をサブサーミスター層４４０’上に形成して、第３バッファー層Ｂを被覆する。サブサーミスター層４４０’およびサブサーミスター層４４０’’がサーミスター層４４０を構成する（compose）。言い換えると、図６Ｂおよび図６Ｃに示したステップについて言えば、サーミスター層４４０を形成する期間に、第３電極Ｅがサーミスター層４４０内に埋め込まれる（embed）。また、第３バッファー層Ｂの材質がニッケル、プラチナ、ルテニウムまたは少なくとも前記した１種類の金属を含む合金を包括し、第３電極Ｅの材質が銀を包括する。

ここで説明すべきことは、第３電極Ｅがサブサーミスター層４４０’’を形成するために必要とされる焼結プロセスを経るだけなので、第３電極Ｅがサブサーミスター層４４０’’にマイグレーションする現象を制御することができる。従って、設計者は、また、図６Ｂに示した第３電極Ｅを形成するステップの後で、第３バッファー層Ｂを形成するステップを省略して、図６Ｃに示したサブサーミスター層４４０’’が少なくとも第３電極Ｅを直接被覆するようにすることもできるが、このような形態は図示していない。

その後、図６Ｄにおいて、第２電極４３０を第１表面４１２の一部およびサーミスター層４４０の一部上に形成し、第２電極４３０がサーミスター層４４０の一部および第１表面４１２の一部を被覆するようにする。次に、ガラス保護層４６０と重合体保護層４７０とこれらの背面電極４８０，４８０とこれらの外部電極４９０，４９０を形成するが、これらの上記構成要素の形成方式は、第１実施例の図３Ｅおよび関連する記載を参考にすることができるので、ここでは改めて説明しない。

＜第４実施例＞
図７Ａにおいて、この発明の第４実施例のサーミスターチップ５００が第２実施例と異なる点は、サーミスターチップ５００が更に第３電極Ｅ１および第４電極Ｅ１’を含むことにある。第１電極５２０および第２電極５３０が基板５１０の第１表面５１２上に配置される。第１バッファー層５５０が少なくとも第１電極５２０の一部を被覆し、かつ第２バッファー層５５０’が少なくとも第２電極５３０の一部を被覆する。サーミスター層５４０が第１バッファー層５５０と第２バッファー層５５０’と第１表面５１２の一部を被覆する。第３電極Ｅ１がサーミスター層５４０内に配置され、かつ第４電極Ｅ１’の一端がサーミスター層５４０の一部を被覆し、第４電極Ｅ１’の他端が延伸されて第２電極５３０の一部を被覆する。図７Ｂにおいて、第４実施例のサーミスターチップ５００の等価回路を図７Ｂに示した５つの電気抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５を有する等価回路とする。

第１バッファー層５５０および第２バッファー層５５０’の配置によって、サーミスター層５４０が焼結プロセスを行う時、第１バッファー層５５０および第２バッファー層５５０’がマイグレーションを発生させてサーミスター層５４０へ拡散されることを回避することができるので、サーミスターチップ５００の電気的性能が比較的優れたものとなり、体積を小さく材料コストを比較的低いものとすることができる。

＜第５実施例＞
図８Ａにおいて、この発明の第５実施例のサーミスターチップ６００は、第１電極６２０と第２電極６３０と第３電極Ｅ２と第４電極Ｅ２’とを含む。第２電極６３０が第４電極Ｅ２’とサーミスター層６４０の両端に間隔を開けて設置される。第１電極６２０が基板６１０の第１表面６１２中間位置に直接配置され、第１バッファー層６５０が第１電極６２０を被覆する。サーミスター層６４０が第１バッファー層６５０と第１電極６２０両端の第１表面６１２の一部を被覆する。第３電極Ｅ２がサーミスター層６４０内に配置される。第２電極６３０の一端がサーミスター層６４０の一部を被覆し、第２電極６３０の他端が延伸されて第１表面６１２を被覆する。第４電極Ｅ２’の一端がサーミスター層６４０の一部を被覆し、第４電極Ｅ２’の他端が延伸されて第１表面６１２を被覆する。図８Ｂにおいて、第５実施例のサーミスターチップ６００の等価回路を図８Ｂに示した電気抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４を有する等価回路とする。

以上のごとく、この発明を最良の実施形態および好ましい実施例により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。

従来のサーミスターチップを示す要部断面図。 この発明の第１実施例にかかるサーミスターチップを示す要部断面図。 図２Ａのサーミスターチップを示す等価回路。 図２Ａのサーミスターチップを製造する工程を示す図。 図２Ａのサーミスターチップを製造する工程を示す図。 図２Ａのサーミスターチップを製造する工程を示す図。 図２Ａのサーミスターチップを製造する工程を示す図。 図２Ａのサーミスターチップを製造する工程を示す図。 図２Ａのサーミスターチップを製造する工程を示す図。 この発明の第２実施例にかかるサーミスターチップを示す要部断面図。 図４Ａのサーミスターチップを示す等価回路。 この発明の第３実施例にかかるサーミスターチップを示す要部断面図。 図５Ａのサーミスターチップを示す等価回路。 図５Ａのサーミスターチップを製造する工程を示す図。 図５Ａのサーミスターチップを製造する工程を示す図。 図５Ａのサーミスターチップを製造する工程を示す図。 図５Ａのサーミスターチップを製造する工程を示す図。 この発明にかかる第４実施例にかかるサーミスターチップを示す要部断面図。 図７Ａのサーミスターチップを示す等価回路。 この発明の第５実施例にかかるサーミスターチップを示す要部断面図。 図８Ａのサーミスターチップを示す等価回路。

符号の説明

１００ サーミスターチップ
１１０ 基板
１１２ 第１表面
１１４ 第２表面
１１６ 端面
１２０ 第１電極
１３０ 第２電極
１４０ サーミスター層
１４２ 第３表面
１５０ 外部電極
１６０ 背面電極
１７０ 保護層
２００，３００，４００，５００，６００ サーミスターチップ
２１０，３１０，４１０，５１０，６１０ 基板
２１２，３１２，４１２，５１２，６１２ 第１表面
２１４，３１４，４１４，５１４ 第２表面
２１６ 端面
２２０，３２０，４２０，５２０，６２０ 第１電極
２３０，３３０，４３０，５３０，６３０ 第２電極
Ｅ，Ｅ１，Ｅ２ 第３電極
Ｅ１’，Ｅ２’ 第４電極
２４０，３４０，４４０，５４０，６４０ サーミスター層
４４０’，４４０’’ サブサーミスター層
２５０，３５０，４５０，５５０，６５０ 第１バッファー層
３５０’，５５０’ 第２バッファー層
Ｂ 第３バッファー層
２６０，４６０ ガラス保護層
２７０，４７０ 重合体保護層
２８０，４８０ 外部電極
２９０，４９０ 背面電極
Ｒ，Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５ 電気抵抗

Claims (12)

1. 第１表面を有する基板と；
   前記第１表面上に配置される第１電極と；
   少なくとも前記第１電極の一部を被覆する第１バッファー層と；
   サーミスター層であって、少なくとも前記第１バッファー層を被覆し、前記第１バッファー層の融点が前記サーミスター層の焼結温度ならびに前記第１電極の融点よりもそれぞれ高く、かつ前記第１電極が前記第１バッファー層および前記サーミスター層によって電気的に接続されるサーミスター層と；
   前記第１電極と間隔をあけて設置され、かつ前記サーミスター層に電気的に接続される第２電極とを含むサーミスターチップ。
2. 前記第１バッファー層の融点が、摂氏１４００度（℃）より高く又は等しい請求項１記載のサーミスターチップ。
3. 前記第１バッファー層が、ニッケル、プラチナ、ルテニウムまたはこれら材料の少なくとも１種類の金属を含む合金から作られている請求項１記載のサーミスターチップ。
4. 前記第１電極の材質が銀を含み、かつ前記第１電極中の銀の重量パーセントが８５％以上である請求項１記載のサーミスターチップ。
5. 前記第１バッファー層の厚さが、１０００Å〜３０００Åの間にある請求項１記載のサーミスターチップ。
6. さらに、ガラス保護層ならびに重合体保護層を含み、前記ガラス保護層が少なくとも前記サーミスター層を被覆し、前記重合体保護層が少なくとも前記ガラス保護層を被覆する請求項１記載のサーミスターチップ。
7. 前記第１電極が前記第１表面上に直接配置され、前記第１バッファー層の一端が前記第１電極の一部を直接被覆し、前記第１バッファー層の他端が延伸されて前記第１表面の一部を直接被覆し、前記サーミスター層の一端が前記第１バッファー層を直接被覆し、前記サーミスター層の他端が延伸されて前記第１表面の一部を直接被覆し、前記第２電極の一端が前記サーミスター層の一部を直接被覆し、前記第２電極の他端が延伸されて前記第１表面の一部を直接被覆する請求項１記載のサーミスターチップ。
8. さらに、第４電極を含み、かつ前記第１電極および前記第２電極がそれぞれ前記基板の前記第１表面上に直接配置され、前記第４電極の一端が前記サーミスター層の一部を被覆し、かつ前記第４電極の別な一端が延伸されて前記第２電極の一部を被覆する請求項１記載のサーミスターチップ。
9. さらに、第４電極を含み、前記第１電極が前記第１表面の中間位置に直接配置され、前記第２電極および前記第４電極が間隔を開けて前記サーミスター層の両端に配置され、前記第２電極の一端が前記サーミスター層の一部を被覆し、前記第２電極の他端が延伸されて前記第１表面を被覆し、前記第４電極の一端が前記サーミスター層の一部を被覆し、かつ前記第４電極の他端が延伸されて前記第１表面を被覆する請求項１記載のサーミスターチップ。
10. 第１電極を基板の第１表面上に形成することと；
    第１バッファー層を形成して少なくとも前記第１電極の一部を被覆することと；
    厚膜プロセスおよび焼結プロセスを利用してサーミスター層を形成し少なくとも前記第１バッファー層を被覆し、前記第１バッファー層の融点が前記サーミスター層の焼結温度ならびに前記第１電極の融点よりもそれぞれ高く、かつ前記第１電極を前記第１バッファー層および前記サーミスター層に電気的に接続し；
    第２電極を前記第１表面上に形成し、前記第２電極および前記第１電極を間隔をあけて設置し、かつ前記サーミスター層と電気的に接続することと
    を含むサーミスターチップの製造方法。
11. 前記第１バッファー層の融点が摂氏１４００度（℃）より高い又は等しい請求項１０記載のサーミスターチップの製造方法。
12. 前記第１バッファー層が薄膜プロセスを利用して形成される請求項１０記載のサーミスターチップの製造方法。

Images