JP6201147B2 - 回路保護素子 - Google Patents

回路保護素子 Download PDF

Info

Publication number
JP6201147B2
JP6201147B2 JP2013236421A JP2013236421A JP6201147B2 JP 6201147 B2 JP6201147 B2 JP 6201147B2 JP 2013236421 A JP2013236421 A JP 2013236421A JP 2013236421 A JP2013236421 A JP 2013236421A JP 6201147 B2 JP6201147 B2 JP 6201147B2
Authority
JP
Japan
Prior art keywords
underlayer
region
filler
element portion
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013236421A
Other languages
English (en)
Other versions
JP2015097141A (ja
Inventor
崇 喜多村
崇 喜多村
智幸 鷲崎
智幸 鷲崎
雄樹 森本
雄樹 森本
敏之 岩尾
敏之 岩尾
和俊 松村
和俊 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2013236421A priority Critical patent/JP6201147B2/ja
Priority to CN201420642839.0U priority patent/CN204167243U/zh
Publication of JP2015097141A publication Critical patent/JP2015097141A/ja
Application granted granted Critical
Publication of JP6201147B2 publication Critical patent/JP6201147B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Fuses (AREA)

Description

本発明は、過電流が流れると溶断して各種電子機器を保護する回路保護素子に関するものである。
従来のこの種の回路保護素子は、図3に示すように、絶縁基板1と、この絶縁基板1の両端部に設けられた一対の上面電極2と、この一対の上面電極2を橋絡するエレメント部3と、このエレメント部3と前記絶縁基板1との間に形成された樹脂からなる下地層4と、絶縁基板1の両端部に形成されかつ前記エレメント部3の上面と接続された端面電極5と、前記エレメント部3を保護する絶縁層6とを備えていた。
なお、この出願の発明に関連する先行技術文献としては、例えば、特許文献1が知られている。
特開2004−319168号公報
近年、電子機器では低消費電流が市場から要望されている。そのため、回路保護素子に求められる特性として低電流で溶断するものが求められている。そして、低電流で溶断させるためには、エレメント部の厚みを薄くする必要があった。
しかしながら、上記従来の構成において、エレメント部3の厚みを薄くした場合に、実装時等に上方から必要以上の圧力が加わると、下地層4が柔らかい樹脂で構成されているため、下地層4が変形し易くなり、これにより、下地層4の上面に位置するエレメント部3が変形、または損傷し易くなってしまう。この結果、エレメント部3の厚みを薄くすることができず、低電流で溶断させることができないという課題を有していた。
本発明は、上記課題を解決するもので、低電流で溶断させることができる回路保護素子を提供することを目的とするものである。
上記目的を達成するために本発明は、絶縁基板と、前記絶縁基板の両端部に設けられた一対の上面電極と、前記一対の上面電極を橋絡するように形成され、かつ前記一対の上面電極と電気的に接続されたエレメント部と、前記エレメント部と前記絶縁基板との間に設けられた第1の下地層と、前記エレメント部に形成された溶断部とを備え、前記第1の下地層はガラスと内部が中空もしくは表面より粗のセラミックスを主成分とする複数のフィラーとの混合物で構成され、前記第1の下地層は第1の領域と前記第1の領域の上部に位置する第2の領域とで構成され、前記第2の領域の前記フィラーの密度は第1の領域の前記フィラーの密度より低い、もしくは前記第2の領域の空隙率は第1の領域の空隙率より小さいものとしたもので、この構成によれば、第1の下地層が樹脂よりも硬いガラスで構成されているため、第1の下地層が応力に強くなって、上方から圧力が加わっても第1の下地層がほとんど変形せず、これにより、第1の下地層の上面のエレメント部も変形したり損傷したりし難くなるため、エレメント部の厚みを薄くすることができ、この結果、低電流で溶断させることができる。また、フィラーの内部に空気が含まれているため、第1の下地層の熱伝導率を低くすることができ、これにより、耐インラッシュ性と速断性を向上させることができる。さらに、フィラーの密度が低く、空隙率が小さい第2の領域がエレメント部と直接接しているため、大気中の水分やガスがエレメント部まで達するのを第2の領域で阻止することができ、これにより、エレメント部の劣化を防止することができるという作用効果が得られるものである。
以上のように本発明の回路保護素子は、樹脂よりも硬いガラスと内部が中空もしくは粗のセラミックスを主成分とする複数のフィラーとの混合物で第1の下地層を構成しているため、第1の下地層が応力に強くなって、上方から圧力が加わっても第1の下地層がほとんど変形せず、これにより、第1の下地層の上面のエレメント部も変形したり損傷したりし難くなるため、エレメント部の厚みを薄くすることができ、この結果、低電流で溶断させることができるという効果を奏するものである。
本発明の実施の形態1における回路保護素子の断面図 本発明の実施の形態2における回路保護素子の断面図 従来の回路保護素子の断面図
(実施の形態1)
図1は本発明の実施の形態1における回路保護素子の断面図を示したもので、この図1に示すように、本発明の実施の形態1における回路保護素子は、絶縁基板11と、この絶縁基板11の上面の両端部に設けられた一対の上面電極12と、この一対の上面電極12を橋絡するように形成され、かつ前記一対の上面電極12と電気的に接続されたエレメント部13と、このエレメント部13と前記絶縁基板11との間に設けられた第1の下地層14と、前記第1の下地層14の上面に位置するエレメント部13に形成された溶断部15とを備えた構成において、前記第1の下地層14をガラスと内部が中空のシリカを主成分とする複数のフィラーとの混合物で構成したものである。
さらに、第1の下地層14は第1の領域14aと、第1の領域14aの上部に位置する第2の領域14bとで構成されており、第2の領域14bのフィラーの密度は第1の領域14aのフィラーの密度より低くなっている。
また、前記絶縁基板11の両端部には前記エレメント部13の一部に重なるように銀系の材料からなる端面電極層16が形成されており、かつこの端面電極層16の表面にはめっき膜(図示せず)が形成される。さらに、前記エレメント部13を覆うように、シリコン樹脂からなる絶縁層17が設けられている。
上記構成において、前記絶縁基板11は、その形状が方形状であり、そしてAl23を55%〜96%含有するアルミナで構成されている。
また、前記一対の上面電極12は、絶縁基板11の上面の両端部に設けられ、かつAg等を印刷することによって形成されている。
そしてまた、前記エレメント部13は、絶縁基板11の略全面を覆うようにスパッタすることで形成し、第1の下地層14および一対の上面電極12の上面に位置して設けられている。このエレメント部13は、TiやCuをスパッタした後、Al、Zn、Snをスパッタして形成する。このように、エレメント部13はスパッタのみで構成されるため、エレメント部13の厚みを薄くすることができる。なお、エレメント部13は、他の材料を用いてもよく、さらに、薄くめっきすることによって形成してもよい。
また、前記エレメント部13の中心部には、レーザによってトリミング溝18が2ヶ所、互いに対向するエレメント部13の側面からエレメント部13の中心方向に向かって形成されているもので、そしてこの2つのトリミング溝18で囲まれた領域が、過電流が印加されたときに溶融して断線する溶断部15となっている。なお、溶断部15は、エレメント部13をパターンニングすることによって形成してもよい。
そしてまた、前記第1の下地層14は絶縁基板11の上面の中央部に設けられており、かつこの第1の下地層14は前記一対の上面電極12間に位置するエレメント部13と絶縁基板11との間に設けられている。さらに、この第1の下地層14は、SiO2等からなるガラスと、内部が中空のシリカを主成分とする粒径が約10μmのフィラーとを混合させたもので構成している。なお、フィラーの主成分は、非晶質のセラミックスであれば、シリカ以外の例えばアルミナを用いることができる。このとき、内部が中空のセラミックスを第1の下地層14に混合させているため、第1の下地層14は所定の空隙率を有している。
そして、この第1の下地層14は第1の領域14aと、第1の領域14aより上方に位置する第2の領域14bとからなり、第2の領域14bのフィラーの密度は第1の領域14aのフィラーの密度より低くなっている。
なお、第1の領域14aと第2の領域14bとは層状にせず、フィラーの密度が第1の下地層14の下面から上面に向かって徐々に低くなるようにしてもよい。
ここで、フィラーの密度とは、個々のフィラー単体における密度ではなく、第1の下地層14全体に対するフィラーの含有量の割合を表すもので、フィラーの密度が高いと、中空の量が多くなって、空隙率が大きくなり、フィラーの密度が低いと、中空の量が少なくなって、空隙率が小さくなる。
また、この第1の下地層14は、フィラーの混合割合を10〜90体積%とし、さらに、このフィラーの混合割合は第1の領域14aでは30体積%以上とし、第2の領域14bでは70体積%以下とするのが特に好ましい。ここで、第1の領域14aでのフィラーの混合割合が30体積%より小さいと、第1の下地層14の内部の空気が少なくなるため、エレメント部13で発生した発熱が、絶縁基板11に逃げ易くなる可能性があり、これにより、速断性が劣化(低下)する場合がある。また、第2の領域14bでのフィラーの混合割合が70体積%より大きいと、その表面の凹凸が大きくなるため、エレメント部13が形成できない可能性が生じる。
さらに、このフィラーは、セラミックスのうちシリカあるいはアルミナを主成分とするのが好ましく、そして、このシリカまたはアルミナは化学的に安定し、かつ耐熱性、耐火性に優れているため、過電流が流れてエレメント部13が高温となっても、溶断特性や溶断後の絶縁抵抗を安定化させることができる。なお、フィラーとしては表面の密度より内部の密度が粗になっているものを使用してもよい。
次に、本発明の一実施の形態における回路保護素子の製造方法について説明する。
図1において、まず、Al23を55%〜96%含有するアルミナで構成された絶縁基板11の上面の両端部に、銀ペーストまたは銀を主成分とする銀パラジウム合金導体ペーストを印刷し、約850℃で焼成することにより一対の上面電極12を形成する。
次に、絶縁基板11の中央部に、ガラスと、内部が中空のシリカを主成分とするフィラーとを混合させた混合物を印刷して第1の下地層14を形成する。ここで、第1の下地層14は、まず、その第1の領域14aを印刷後、第1の領域14aのフィラーの密度より低いフィラー密度の第2の領域14bを印刷することによって設ける。その後、約850℃で焼成して第1の下地層14を形成する。
このとき、第1の下地層14は主成分がガラスであるため、一対の上面電極12と第1の下地層14を同時に焼成することができ、これにより、生産性を向上させることができる。
次に、第1の下地層14および一対の上面電極12の上面にエレメント部13を形成する。この場合、エレメント部13は一対の上面電極12間を橋絡して一対の上面電極12と電気的に接続されるように構成する。
そして、このエレメント部13は、まず、TiやCuをスパッタし、その後、Al、Zn、Snを順にスパッタして形成される。
次に、第1の下地層14の上面におけるエレメント部13の中心部の2ヶ所を、互いに対向するエレメント部13の側面からエレメント部13の中心方向に向かってレーザで切削してトリミング溝18を形成することにより、この2つのトリミング溝18で囲まれた領域に、過電流が印加されたときに溶融して断線する溶断部15を設ける。
次に、シリコン等の樹脂を少なくとも溶断部15を覆うようにエレメント部13上に形成し、絶縁層17を設ける。
次に、絶縁基板11の両端部においてエレメント部13の一部と重なるように樹脂銀ペーストを塗布して硬化させることにより端面電極層16を形成する。なお、この端面電極層16はスパッタ等の薄膜プロセスによって形成してもよい。
最後に、前記端面電極層16に、ニッケルと錫の2層構造からなるめっき膜(図示せず)を形成して、本発明の一実施の形態における回路保護素子を製造するものである。
上記した本発明の一実施の形態においては、樹脂よりも硬い、すなわち応力が印加されても変形しにくいガラスと内部が中空のシリカを主成分とする複数のフィラーとの混合物で第1の下地層14を構成しているため、第1の下地層14が応力に強くなって、上方から圧力が加わっても第1の下地層14がほとんど変形せず、これにより、第1の下地層14の上面に位置するエレメント部13の厚みを薄くしてもエレメント部13は変形したり損傷したりし難くなるため、例えばmAオーダーの低電流でも溶断させることができるという効果が得られるものである。
また、フィラーはその内部に空気が含まれているため、熱伝導率が非常に低く、さらにガラスも熱伝導率が低いため、エレメント部13の熱が絶縁基板11内へ拡散するのを抑制することができる。したがって、第1の下地層14を断熱層として使用できるため、耐インラッシュ性を向上させるためにエレメント部13の断面積を大きくしても、エレメント部13で発生した熱をエレメント部13内に蓄熱することができ、これにより、過電流が流れた際にはエレメント部13を速く溶融させることができるため、耐インラッシュ性と速断性を両立させることができる。
なお、上記したように耐インラッシュ性と速断性を両立させるためには、フィラーの熱伝導率を低くする必要があるため、主成分をシリカとするのが好ましい。
さらに、第1の下地層14は第1の領域14aと、第1の領域14aより上方に位置する第2の領域14bとで構成し、第2の領域14bのフィラーの密度は第1の領域14aのフィラーの密度より低くなっているため、第1の下地層14が絶縁基板11の側面に露出して、外部の大気中の水分やガス等が第1の下地層14に浸入しても、内部が中空のシリカを主成分としたフィラーの密度が低い、空隙率が小さい第2の領域14bがエレメント部13と直接接しているため、大気中の水分やガスがエレメント部13まで達するのを第2の領域14bで阻止することができ、これにより、エレメント部13の劣化を防止することができる。
また、第2の領域14bは、第1の領域14aよりフィラーの密度が低いため、第2の領域14bの熱伝導率は、第1の領域14aの熱伝導率よりは高い。したがって、定格電流が印加された場合、発生した熱は拡散され易くなる。
なお、第1の下地層14にガラスとセラミックス(シリカ、アルミナ)が含まれていることから、アルミナからなる絶縁基板11と第1の下地層14との密着性が向上する。
(実施の形態2)
図2は本発明の実施の形態2における回路保護素子の断面図である。なお、この本発明の実施の形態2においては、上記した本発明の実施の形態1と同様の構成を有するものについては、同一符号を付しており、その説明は省略する。
本発明の実施の形態2が上記した本発明の実施の形態1と相違する点は、図2に示すように、第1の下地層14とエレメント部13との間に第2の下地層19を設け、すなわち、第1の下地層14の上部かつエレメント部13の下部に第2の下地層19を形成した点である。
このとき、第2の下地層19のフィラーの密度を第1の下地層14のフィラーの密度より低くし、第2の下地層19は溶断部15と接するようにする。
この場合も、内部が中空のシリカを主成分としたフィラーの密度が低い、すなわち空隙率が小さい第2の下地層19によって、エレメント部13に大気中の水分やガスが達するのを阻止できるため、エレメント部13の劣化を防止することができる。
さらに、第2の下地層19にフィラーが混合されていないガラス、エポキシ樹脂等の絶縁物を使用してもよい。この構成によれば、第2の下地層19には空隙がほとんど形成されないため、第2の下地層19に接するエレメント部13に大気中の水分やガスが達するのをより効果的に阻止でき、エレメント部13の劣化を確実に防止することができる。
特に、第2の下地層19にフィラーが混合されていないガラスを用いれば、過電流が印加されてエレメント部13が溶融、断線したとき、エレメント部13の断線後の絶縁抵抗が向上し、かつアークの発生が抑制される。これは、エレメント部13の溶断部15が溶断する時にガラスも同時に溶融するため、溶断した溶断部15の切断距離を長くすることができ、これにより、エレメント部13が再度電気的に接続することを防止できるため、回路保護素子に電流が流れなくなり、そして、高電圧が印加されてもアークが発生しにくくなるからである。一方、第2の下地層19がなく、フィラーが混合された第1の下地層14に直接エレメント部13が接している場合は、溶融するガラスの量がフィラーの分だけ少なくなり、エレメント部13の切断距離が短くなって、絶縁抵抗が悪化しアークが発生する恐れがある。
さらにまた、第1の下地層14の周囲が第2の下地層19で覆われるようにする、すなわち、第1の下地層14の上面だけでなく、その端部も第2の下地層19で覆うようにすれば、第1の下地層14の端部もエレメント部13に接することはないため、第1の下地層14の端部から大気中の水分やガスがエレメント部13に達するのを防ぐことができる。
そして、エレメント部13の上面は第2の下地層19と同一材料で覆われるようにしてもよい。これにより、大気中の水分やガスがエレメント部13に達するのを確実に防ぐことができる。このとき、第2の下地層19がフィラーが混合されていないガラスの場合は、ガラス溶断箇所に流入する溶融したガラスの量がより多くなり、絶縁抵抗、およびアーク発生の抑制効果が向上する。
そして、上記した本発明の実施の形態1、2においては、回路保護素子について説明したが、溶断特性の安定化が要求されるヒューズ抵抗等の他の電子部品にも本発明は適用できる。
本発明に係る回路保護素子は、低電流で溶断させることができるという効果を有するものであり、特に過電流が流れると溶断して各種電子機器を保護する回路保護素子等において有用となるものである。
11 絶縁基板
12 上面電極
13 エレメント部
14 第1の下地層
14a 第1の領域
14b 第2の領域
15 溶断部
19 第2の下地層

Claims (6)

  1. 絶縁基板と、
    前記絶縁基板の両端部に設けられた一対の上面電極と、
    前記一対の上面電極を橋絡するように形成され、かつ前記一対の上面電極と電気的に接続されたエレメント部と、
    前記エレメント部と前記絶縁基板との間に設けられた第1の下地層と、
    前記エレメント部に形成された溶断部とを備え、
    前記第1の下地層はガラスと内部が中空もしくは表面より粗のセラミックスを主成分とする複数のフィラーとの混合物で構成され、
    前記第1の下地層は第1の領域と前記第1の領域の上部に位置する第2の領域とで構成され、
    前記第2の領域の前記フィラーの密度は第1の領域の前記フィラーの密度より低い、もしくは前記第2の領域の空隙率は第1の領域の空隙率より小さいものとした回路保護素子。
  2. 絶縁基板と、
    前記絶縁基板の両端部に設けられた一対の上面電極と、
    前記一対の上面電極を橋絡するように形成され、かつ前記一対の上面電極と電気的に接続されたエレメント部と、
    前記エレメント部と前記絶縁基板との間に設けられた第1の下地層と、
    前記エレメント部に形成された溶断部とを備え、
    前記第1の下地層はガラスと内部が中空もしくは表面より粗のセラミックスを主成分とする複数のフィラーとの混合物で構成され、
    前記第1の下地層と前記エレメント部との間に位置する第2の下地層を形成し、
    前記第2の下地層のフィラーの密度は前記第1の下地層のフィラーの密度より低い、もしくは前記第2の下地層の空隙率は前記第1の下地層の空隙率より小さいものとした回路保護素子。
  3. 前記第2の下地層には前記フィラーが混合されていない請求項2記載の回路保護素子。
  4. 前記第2の下地層はガラスで構成された請求項3記載の回路保護素子。
  5. 前記第1の下地層の周囲が前記第2の下地層で覆われた請求項2記載の回路保護素子。
  6. 前記エレメント部の上面は前記第2の下地層と同一材料で覆われた請求項2記載の回路保護素子。
JP2013236421A 2013-11-15 2013-11-15 回路保護素子 Active JP6201147B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013236421A JP6201147B2 (ja) 2013-11-15 2013-11-15 回路保護素子
CN201420642839.0U CN204167243U (zh) 2013-11-15 2014-10-31 电路保护元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013236421A JP6201147B2 (ja) 2013-11-15 2013-11-15 回路保護素子

Publications (2)

Publication Number Publication Date
JP2015097141A JP2015097141A (ja) 2015-05-21
JP6201147B2 true JP6201147B2 (ja) 2017-09-27

Family

ID=52540903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013236421A Active JP6201147B2 (ja) 2013-11-15 2013-11-15 回路保護素子

Country Status (2)

Country Link
JP (1) JP6201147B2 (ja)
CN (1) CN204167243U (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6311115B2 (ja) * 2014-03-14 2018-04-18 パナソニックIpマネジメント株式会社 回路保護素子およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0963454A (ja) * 1995-08-29 1997-03-07 Kyocera Corp チップヒューズ
JP5287154B2 (ja) * 2007-11-08 2013-09-11 パナソニック株式会社 回路保護素子およびその製造方法
JP5306139B2 (ja) * 2009-10-08 2013-10-02 北陸電気工業株式会社 チップヒューズ
JP2011159410A (ja) * 2010-01-29 2011-08-18 Panasonic Corp 回路保護素子
JP6135895B2 (ja) * 2012-03-19 2017-05-31 パナソニックIpマネジメント株式会社 回路保護素子
JP2014096272A (ja) * 2012-11-09 2014-05-22 Panasonic Corp 回路保護素子

Also Published As

Publication number Publication date
CN204167243U (zh) 2015-02-18
JP2015097141A (ja) 2015-05-21

Similar Documents

Publication Publication Date Title
US20160240342A1 (en) Current fuse
US20100289612A1 (en) Current protection device and the method for forming the same
JP5306139B2 (ja) チップヒューズ
US8664744B2 (en) Anti-fuse element without defective opens
US3401452A (en) Method of making a precision electric fuse
WO2013166788A1 (zh) 表面贴装熔断器
JP6201147B2 (ja) 回路保護素子
JP5711212B2 (ja) チップヒューズ
JP6311115B2 (ja) 回路保護素子およびその製造方法
JP2014096272A (ja) 回路保護素子
US10763018B2 (en) Chip resistor
JP5381352B2 (ja) 回路保護素子
JP2013197002A (ja) 回路保護素子
JP2005191206A (ja) 抵抗器およびその製造方法
JP4037248B2 (ja) 回路保護素子とその製造方法
JP2011159410A (ja) 回路保護素子
JP6754941B2 (ja) 回路保護素子およびその製造方法
JP4741016B2 (ja) ヒューズ抵抗器
JP2013206672A (ja) 回路保護素子
JP4303063B2 (ja) ヒューズ素子
JP5458785B2 (ja) 回路保護素子の製造方法
JPH08102244A (ja) チップヒューズ
JP2011023213A (ja) 回路保護素子
JP6454870B2 (ja) 回路保護素子およびその製造方法
JP5556196B2 (ja) 回路保護素子の製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20160519

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170718

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170731

R151 Written notification of patent or utility model registration

Ref document number: 6201147

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151