JP2004088019A - 電極組成物および電子部品 - Google Patents

電極組成物および電子部品 Download PDF

Info

Publication number
JP2004088019A
JP2004088019A JP2002250052A JP2002250052A JP2004088019A JP 2004088019 A JP2004088019 A JP 2004088019A JP 2002250052 A JP2002250052 A JP 2002250052A JP 2002250052 A JP2002250052 A JP 2002250052A JP 2004088019 A JP2004088019 A JP 2004088019A
Authority
JP
Japan
Prior art keywords
electrode
thermistor
ruo
electrodes
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002250052A
Other languages
English (en)
Other versions
JP4298239B2 (ja
Inventor
Satoshi Moriya
守谷 敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2002250052A priority Critical patent/JP4298239B2/ja
Publication of JP2004088019A publication Critical patent/JP2004088019A/ja
Application granted granted Critical
Publication of JP4298239B2 publication Critical patent/JP4298239B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

【課題】マイグレーションの発生がない電極材料、および電子部品を提供する。
【解決手段】サーミスタの電極材料、および導電材料として二酸化ルテニウム(RuO)、または酸化ルテニウム化合物からなる導電性金属酸化物を使用する。より具体的には、二酸化ルテニウム(RuO)、または酸化ルテニウム化合物からなる導電性金属酸化物と、ガラス粉と、ビヒクルとを混合して電極組成物を得て、それを電子部品の電極に使用する。
【選択図】    図2

Description

【0001】
【発明の属する技術分野】
本発明は、例えば、サーミスタ素子、チップ抵抗器等に使用する電極組成物(電子部品用電極ペースト)、およびそれを用いた電子部品に関するものである。
【0002】
【従来の技術】
近年における電子機器の小型化、高性能化に伴い、それらの機器に使用される回路部品も、機器の小型軽量化の要求に応えるべく、小型で高性能なものが開発されている。すなわち、これらの機器に使用する電子部品も、その容積を小さくしたり、実装に要する面積を最小に抑える等、小型化のための設計が行われている。
【0003】
また、これらの電子部品の電極材料には、従来より銀(Ag)、または銀(Ag)/パラジウム(Pd)等の合金材料が、広く使用されている。
【0004】
【発明が解決しようとする課題】
しかしながら、Ag系の材料は、電圧がかかった状態で水分が存在する環境下では、電解作用による金属の移行現象であるマイグレーションを起こして、抵抗値の低下や短絡が発生する。そして、かかるマイグレーションの発生により、機器の性能低下や安全面における問題が生じる。
【0005】
特に近年は、電子部品の小型化によって電極間隔が狭くなり、また、積層部品の場合、低抵抗化あるいは高性能化のため、積層する層を薄くする傾向にあり、上述した問題が重大化しつつあることも無視できない。
【0006】
【課題を解決するための手段】
本発明は、上述した課題に鑑みてなされたもので、その目的とするところは、マイグレーションの発生がない電極組成物および電子部品を提供することである。
【0007】
かかる目的を達成し、上述した課題を解決する一手段として、例えば、以下の構成を備える。すなわち、本発明に係る電極組成物は、二酸化ルテニウム(RuO)、あるいは酸化ルテニウム化合物からなる導電性金属酸化物と、ガラス粉と、ビヒクルとを混合してなることを特徴とする。
【0008】
上述した課題を解決する他の手段として、例えば、以下の構成を備える。すなわち、本発明に係る電極組成物は、二酸化ルテニウム(RuO)、あるいは酸化ルテニウム化合物からなる導電性金属酸化物を30〜100重量パーセント、およびガラス粉を0〜70重量パーセント含有することを特徴とする。
【0009】
さらに、上述した課題を解決する他の手段として、例えば、以下の構成を備える。すなわち、本発明に係る電極組成物は、二酸化ルテニウム(RuO)、あるいは酸化ルテニウム化合物からなる導電性金属酸化物とガラス粉とをそれぞれ(70〜90):(5〜30)の重量比で混合し、前記混合物全体に対して30〜55重量パーセントのビヒクルを混合してなることを特徴とする。
【0010】
また、上述した課題を解決する他の手段として、例えば、以下の構成を備える。すなわち、本発明に係る電子部品は、上記の発明に係る電極組成物を使用して電極を形成したことを特徴とする。
【0011】
例えば、上記の電極間に形成する抵抗材として、マンガン(Mn)、コバルト(Co)、および鉄(Fe)それぞれを1:1:(0〜0.6)のモル比で含有するサーミスタペーストと、二酸化ルテニウム(RuO)と、ガラス粉と、ビヒクルとを使用したことを特徴とする。
【0012】
また、例えば、対向する上記の電極間に上記抵抗材をサーミスタ層として挟み込んだ構造を有することを特徴とする。
【0013】
【発明の実施の形態】
以下、添付図面および表を参照して、本発明に係る実施の形態例を詳細に説明する。ここでは、本実施の形態例に係る厚膜電子部品あるいは積層電子部品(以下、単に電子部品ともいう)としてサーミスタ、およびチップ抵抗器を例に挙げ、その電極材料として、従来のAg系電極に代えて、例えば、二酸化ルテニウムを導電成分とした導電性ペースト(電子部品用電極ペースト)によって電極を形成する。
【0014】
[実施の形態例1]
本発明の実施の形態例1に係る電子部品として、サーミスタ素子を例にとって説明する。本実施の形態例1に係るサーミスタは、二酸化ルテニウム(RuO)、ガラス粉、およびビヒクルを混合することで、電極材としての導電性ペーストを得る。また、サーミスタ層には、サーミスタペースト、二酸化ルテニウム、ガラス粉、およびビヒクルからなる抵抗材を使用している。
【0015】
より具体的には、導電成分としての二酸化ルテニウム(RuO)、あるいは、PbRu,BiRu等の酸化ルテニウム化合物からなる導電性金属酸化物より選択した、少なくとも1種類以上の導電物を30〜100重量パーセント、後述する基板との密着成分であるガラス粉を0〜70重量パーセント、そして、ビヒクルとして樹脂を含んだ溶剤を混合して、導電性ペーストを得る。
【0016】
なお、上記の導電物として、その導電率から二酸化ルテニウム(RuO)が好ましく、その割合も、30重量パーセント以下では比抵抗が高く、実用的ではない。また、ガラス粉についても、上記の密着性と導電率とから5〜30重量パーセントであることが好ましい。
【0017】
本実施の形態例では、より好適な結果が得られる場合として、導電性ペーストについて、例えば、二酸化ルテニウム(RuO)とガラス粉を、重量比(70〜90):(5〜30)で計り取り、それを十分に混合して混合粉を得た。そして、この混合粉の全体量に対して、ビヒクルを30〜55重量パーセント加え、3本ロールミルで混錬して、導電性ペーストを作製した。
【0018】
ここでガラス粉には、二酸化珪素(SiO)・酸化硼素(B)・一酸化鉛(PbO)を主成分とし、軟化点700℃、比重3.5、平均粒径0.9μmのものを使用した。また、ビヒクルとして、エチルセルロース8重量%含有のブチルカルビトールアセテートを使用した。
【0019】
一方、抵抗材であるサーミスタペーストを、以下のようにして作製した。すなわち、マンガン(Mn):コバルト(Co):鉄(Fe)=1:1:(0〜0.6)(モル比)のうち、例えば、Mn:Co:Fe=1:1:0.6(モル比)を、1000℃で2時間、反応させ、それを平均粒径0.9μmに粉砕して、遷移金属酸化物系のサーミスタ材を得た。そして、得られたサーミスタ材と二酸化ルテニウム、およびガラス粉を、サーミスタ材:二酸化ルテニウム(RuO):ガラス粉=(20〜60):(0.1〜1.0):(30〜70)(重量比)のうち、例えば、各々を44:1:55(重量比)で混合し、この混合材全体量に対して、さらにビヒクルを(10〜50)重量パーセントのうち、例えば、30重量パーセント添加し、混錬して、サーミスタペーストを作製した。
【0020】
なお、サーミスタペーストの作製に使用した二酸化ルテニウム(RuO)、ガラス粉、およびビヒクルは、上記の導電性ペーストの作製に使用したものと同様である。
【0021】
次に、本実施の形態例に係る電子部品(サーミスタ素子)の製造工程について説明する。図1は、本実施の形態例に係るサーミスタの製造工程を示すフローチャートである。また、図2は、本実施の形態例に係るサーミスタの構造を示しており、同図の(a)は平面図であり、(b)は断面図である。
【0022】
サーミスタの絶縁性基体としては、例えば、アルミナ系基板、フォルステライト系基板、ムライト系基板、窒化アルミニウム系基板、ガラスセラミック系基板等を用いることができる。本実施の形態例に係るサーミスタでは、基板としてアルミナ96wt%のアルミナ基板(以下、単に基板1という)を使用する。なお、基板形状としては、例えば、製造単位の大きさの、矩形の基板を製造するが、製造する基板の大きさは任意である。
【0023】
そこで、図1のステップS1において、上記の基板1の下面(部品実装時のはんだ面)に、スクリーン印刷により電極の厚膜印刷をし、それを焼成することにより裏面電極5a,5bを形成する。具体的には、基板1の裏面に、銀ペーストを印刷し、乾燥させて、空気雰囲気中で、例えば850℃で焼成して裏面電極5a,5bを形成する。
【0024】
次に、ステップS2において、基板1の上面に、例えば、スクリーン印刷により、下面電極2として、上述した導電性ペーストの厚膜印刷をし、空気(エアー)雰囲気の下、例えば850℃で焼成する。続くステップS3では、下面電極2の上にサーミスタ層3を印刷する。そして、このサーミスタ層3を、例えば、空気(エアー)雰囲気の下、850℃で焼成する。
【0025】
ステップS4において、サーミスタ層3の上に、上述した導電性ペーストを印刷し、焼成して、上面電極4を形成する。ステップS5では、下面電極2および上面電極4それぞれの上に表面電極6a,6bを形成し、焼成する。そして、ステップS6において、上記のようにして形成されたサーミスタ層3等の上にガラスコート厚膜を印刷等し、その後、焼成を行って、保護コート7を形成する。
【0026】
ステップS7では、基板1の端面に、例えば、スッパタリング法によりNiCr合金膜を形成し、端部電極7a,7bを形成する。そして、これらの裏面電極や端部電極の表面を、例えば、ニッケル(Ni)/スズ(Sn)めっき処理する。なお、NiCr合金膜の形成は、スパッタリング法に限定されるものではなく、蒸着等により形成してもよい。
【0027】
このような焼成後における各膜厚は、例えば、下面電極2が20μm、サーミスタ層3が40μm、そして、上面電極4が14μmであった。また、下面電極2と上面電極4とが対向する面積は、0.4×0.65mmであった。
【0028】
次に、電極材料として二酸化ルテニウム(RuO)を使用した、本実施の形態例に係るサーミスタと、電極に銀(Ag)/パラジウム(Pd)を使用して作製したサーミスタとを比較する。
【0029】
なお、Ag/Pd電極を有するサーミスタのAg/Pdの組成等は、Ag:Pd=(60〜80):(20〜40)(重量パーセント)のうち、例えば、Ag:Pd=70:30(重量パーセント)、導体抵抗が35mΩ/□以下である。また、このサーミスタは、電極以外は、本実施の形態例に係るサーミスタと同一材料、および同一条件で作製した。
【0030】
以下の表1は、本実施の形態例に係るサーミスタの、表2は、Ag/Pd電極を有するサーミスタのそれぞれの抵抗値を測定した結果であり、サンプル数は20個である。抵抗値の測定条件は、25℃、74.1℃であり、オイルバス中で測定した。また、2点間の抵抗値からB定数を計算で求めた。
【0031】
【表1】
Figure 2004088019
【0032】
【表2】
Figure 2004088019
【0033】
このように、電極材料として二酸化ルテニウム(RuO)を使用したサーミスタの場合、従来のように電極にAg/Pdを使用した場合と比較して、抵抗値、およびB定数に差はなく、RuOがAg/Pd電極材料に代替可能であることが分かる。
【0034】
さらに、本実施の形態例に係るサーミスタと、Ag/Pd電極を使用した従来のサーミスタとにおいて、強制的にマイグレーションを起こして、それらの電気的な性能を比較した結果について説明する。
【0035】
ここでは、サーミスタ素子に純水を滴下し、さらに、電極間に5mW(約6V)の電力を60秒間、印加して強制的にマイグレーションを起こした。なお、表3が、本実施の形態例に係るサーミスタについての、表4が、Ag/Pd電極を有する従来のサーミスタについての測定結果である。
【0036】
【表3】
Figure 2004088019
【0037】
【表4】
Figure 2004088019
【0038】
これら表3、および表4から分かることは、Ag/Pd電極を有するサーミスタでは、マイグレーションにより、大きな抵抗値変化が発生したのに対して、二酸化ルテニウム(RuO)を電極として使用した、本実施の形態例に係るサーミスタでは、マイグレーションによる抵抗値変化が起こらないことである。
【0039】
以上説明したように、本実施の形態例によれば、サーミスタの電極材料、および導電材料として二酸化ルテニウム(RuO)を使用することにより、Ag/Pdを使用した場合と比較して、抵抗値、およびB定数に差異はなく、RuOによりAg/Pd電極材料に代替することができる。
【0040】
また、二酸化ルテニウム(RuO)をサーミスタ電極として使用することで、マイグレーションの発生を抑止し、それに伴う性能の低下、例えば、抵抗材の抵抗値変化を回避することができる。
【0041】
なお、上記実施の形態例1に係るサーミスタの形状は、図2に示す平板状のものに限定されず、積層タイプのサーミスタ素子であってもよい。図3は、積層サーミスタ素子の断面構成図である。同図に示す積層サーミスタは、複数のサーミスタ層33と複数の内部電極(RuOよりなる)31とが交互に積層する構造を有する。
【0042】
これらのサーミスタ層33や内部電極31には、上記の実施の形態例1に係るサーミスタ素子と同様の導電性ペーストと抵抗材を使用している。また、積層サーミスタの上面側および下面側には、それぞれガラスによる保護コート36,37が施され、両端面側には、外部電極34,35が配されている。さらに、外部電極34,35の表面には、例えば、銀(Ag)/ニッケル(Ni)めっき、はんだめっきが施されている。
【0043】
このように、積層タイプのサーミスタ素子においても、電極材料、および導電材料として二酸化ルテニウム(RuO)を使用することにより、その抵抗値、およびB定数に関して、従来のAg/Pdを使用した場合と比較しても差異のない特性を得ることができる。同時に、積層する層を薄くしても、マイグレーションの発生を抑えることができる。
【0044】
[実施の形態例2]
本発明の実施の形態例2に係る電子部品として、チップ抵抗器を例にとって説明する。なお、本実施の形態例2に係るチップ抵抗器における電極材としての導電性ペースト(電子部品用電極ペースト)は、上述した実施の形態例1に係るサーミスタと同様であるため、ここでは、それらの詳細な説明を省略する。
【0045】
そこで、本実施の形態例に係る電子部品(チップ抵抗器)の製造工程について説明する。図4は、本実施の形態例に係るチップ抵抗器の製造工程を示すフローチャートである。また、図5は、本実施の形態例に係るチップ抵抗器の構造であり、(a)は、その平面図、(b)は断面図である。
【0046】
図5において、基板51は、所定サイズのチップ形状を有する、例えば、電気絶縁性のセラミックス基板(絶縁性基体)である。基板51上には、例えば、スクリーン印刷等で抵抗ペーストを塗布した後、焼成して、抵抗層53を形成する。なお、本実施の形態例2に係るチップ抵抗器においても、基板51としてアルミナ96wt%のアルミナ基板を使用する。
【0047】
基板51上の両端部分であって、抵抗層53の両端には、上述した導電性電極ペースト(RuOよりなる)を厚膜印刷し、それを焼成して、基板51上に電極52,54が形成されている。また、電極52,54上には、それらと電気的に接触する上部電極(表面電極)56a,56bが形成され、基板51下部の端部には、下部電極(裏面電極)55a,55bが形成されている。そして、抵抗層53の上部等は、ガラス、あるいは樹脂からなる保護コート57で覆われ、保護されている。
【0048】
一方、基板51の各端部側面には、上部電極56a,56bと下部電極55a,55bを電気的に接続するため、これらの電極間に端部電極57a,57bが配設されている。さらに、下部電極55aと端部電極57a上には、それらを覆うように、例えば、ニッケル/スズめっき処理がされている。下部電極55bと端部電極57bについても、同様のめっき処理がされている。
【0049】
次に、図4を参照して、上記の構成を備える本実施の形態例2に係るチップ抵抗器の製造工程を説明する。図4のステップS11において、上述した基板51を製造する工程を実行する。なお、基板形状としては、例えば、製造単位の大きさの、矩形の基板を製造するが、製造する基板の大きさは任意であり、1つの抵抗器毎の大きさの基板であっても、あるいは多数個分の抵抗器の大きさの基板を同時に製造してもよい。
【0050】
続くステップS12において、基板51の下面に、スクリーン印刷により裏面電極の厚膜印刷をし、焼成することにより、下部電極(裏面電極)55a,55bを形成する。具体的には、アルミナ基板の裏面に銀(Ag)ペーストを印刷し、その後、乾燥させて、空気雰囲気中において、例えば、850℃で10分間焼成して、裏面電極を形成する。
【0051】
次に、ステップS13において、基板51の上面両端部分に、例えば、スクリーン印刷により、RuOからなる導電性ペーストを厚膜印刷し、焼成して、電極52,54を形成する。そして、続くステップS14で、例えば、スクリーン印刷により、電極52,54上に電極ペーストを印刷し、焼成することにより、上部電極(表面電極)56a,56bを形成する。ここでは、電極52,54として銀ペーストを印刷し、それを乾燥させて、空気雰囲気中で、例えば、850℃で10分間焼成して、表面電極を形成する。
【0052】
ステップS15では、抵抗体ペーストを、図5に示すように、電極52,54、および上部電極(表面電極)56a,56b間に、その一部が電極52,54に重なるように塗布することで、抵抗体ペースト厚膜を形成する。そして、この抵抗体ペースト厚膜を乾燥後、空気(エアー)雰囲気の下、例えば、850℃で10分間、焼成して、抵抗体(抵抗体層)53を形成する。
【0053】
なお、抵抗体ペーストを用いて抵抗器を製造する場合における、抵抗体ペーストの焼成方法と焼成後の抵抗体については、抵抗体ペーストを600℃〜1000℃で焼成するのが好ましい。
【0054】
次に、ステップS16において、必要に応じて抵抗体53のトリミング(抵抗値調整)を行う。このトリミングは、例えば、レーザビームやサンドブラスト等によって、抵抗体53のパターンに切れ込みを入れることによって抵抗値を調整する。
【0055】
ステップS17では、上記のように形成された抵抗体層53の上にガラスコート厚膜を印刷等で形成し、乾燥させた後、焼成を行って、ガラス保護コート57を形成する。ここでは、抵抗体層53上に、例えば、硼珪酸亜鉛ガラスペーストを印刷し、その後、それを乾燥させて、空気雰囲気中で、例えば、600℃で10分間、焼成して、ガラス保護コート57を形成する。
【0056】
なお、ガラスペーストは、硼珪酸亜鉛ガラスペーストに限るものではなく、上述した硼珪酸バリウム系ガラス、硼珪酸カルシウム系ガラス、硼珪酸バリウムカルシウム系ガラス、硼酸鉛系ガラス、硼珪酸鉛亜鉛系ガラス等を用いることができる。
【0057】
また、例えば、ガラス保護コートと上部電極を覆うようにエポキシ系樹脂をスクリーン印刷等によって形成し、それを硬化させて、絶縁膜としての機能をも有する保護膜であるオーバーコートを形成するようにしてもよい。その後、必要に応じてオーバーコート(保護膜)上にエポキシ系樹脂を印刷し、それを硬化させた後、抵抗値等を表示するための表示部を形成する。
【0058】
次のステップS18において、Aブレイク(1次ブレーク)を行い、アルミナ基板を短冊状に分割する。続くステップS19では、短冊上のアルミナ基板の端面にスッパタリング法によりNiCr合金膜を形成し、端部電極57a,57bを形成する。なお、NiCr合金膜の形成は、スパッタリング法に限定されるものではなく、蒸着等により形成してもよい。
【0059】
ステップS20では、Bブレイク(2次ブレーク)を行い、端部電極57a,57bを形成した短冊状のアルミナ基板をさらに分割し、個片(チップ)にする。得られた個片(チップ)の大きさは、例えば、1.0mm×0.5mmである。
【0060】
そして、ステップS21において、下部電極55a,55b、および端部電極57a,57bの表面を、例えば、ニッケル(Ni)/スズ(Sn)めっき処理をする。
【0061】
以上のようにして製造された、チップサイズ1.0mm×0.5mmの抵抗器は、例えば、電極の膜厚が15μm、抵抗体層の厚さが12μmであった。また、抵抗体の面積は、0.3×0.3mmであった。さらに、レーザトリミングで抵抗体を初期値の1.2倍に切り上げてチップ抵抗器とした。
【0062】
次に、本実施の形態例2に係るチップ抵抗器の抵抗値を測定した結果を示す。表5は、本実施の形態例に係るチップ抵抗器(サンプル数20個)について、25℃における抵抗値の測定結果を示している。
【0063】
【表5】
Figure 2004088019
【0064】
また、本実施の形態例に係るチップ抵抗器において、強制的にマイグレーションを起こし、その電気的な性能を測定した結果について説明する。表6は、チップ抵抗器に純水を滴下し、さらに、電極間に5Vの電圧を60秒間、印加して強制的にマイグレーションを起こしたときの結果(抵抗値変化率)である。
【0065】
【表6】
Figure 2004088019
【0066】
このように、二酸化ルテニウム(RuO)をチップ抵抗器の電極として使用した場合、その抵抗値変化率は、無視し得るほど小さく、マイグレーションによる抵抗値変化が発生しないことが分かる。
【0067】
以上説明したように、本実施の形態例によれば、チップ抵抗器の電極材料として二酸化ルテニウム(RuO)を使用することにより、マイグレーションの発生を抑止し、それに伴う抵抗値変化を回避することができる。
【0068】
【発明の効果】
以上説明したように、本発明によれば、マイグレーションの発生がない電極材料(電子部品用電極ペースト)、および、それを使用した電子部品を提供できる。
【図面の簡単な説明】
【図1】本発明の実施の形態例1に係る電子部品用電極ペーストを使用したサーミスタの製造工程を示すフローチャートである。
【図2】実施の形態例1に係るサーミスタの構造を示す図である。
【図3】積層サーミスタ素子の断面構成を示す図である。
【図4】本発明の実施の形態例2に係る電子部品用電極ペーストを使用したチップ抵抗器の製造工程を示すフローチャートである。
【図5】実施の形態例2に係るチップ抵抗器の構造を示す図である。
【符号の説明】
1,51  基板
2  下面電極
3,33  サーミスタ層
4  上面電極
5a,5b,55a,55b  下部電極(裏面電極)
6a,6b,56a,56b  上部電極(表面電極)
7,36,37,57  保護コート
7a,7b,57a,57b  端部電極
31  内部電極
34,35  外部電極
52,54  電極
53  抵抗層
57  ガラス保護コート

Claims (6)

  1. 二酸化ルテニウム(RuO)、あるいは酸化ルテニウム化合物からなる導電性金属酸化物と、ガラス粉と、ビヒクルとを混合してなることを特徴とする電極組成物。
  2. 二酸化ルテニウム(RuO)、あるいは酸化ルテニウム化合物からなる導電性金属酸化物を30乃至100重量パーセント、およびガラス粉を0乃至70重量パーセント含有することを特徴とする電極組成物。
  3. 二酸化ルテニウム(RuO)、あるいは酸化ルテニウム化合物からなる導電性金属酸化物とガラス粉とをそれぞれ(70乃至90):(5乃至30)の重量比で混合し、前記混合物全体に対して30乃至55重量パーセントのビヒクルを混合してなることを特徴とする電極組成物。
  4. 請求項1乃至3のいずれかに記載の電極組成物を使用して電極を形成したことを特徴とする電子部品。
  5. 前記電極間に形成する抵抗材として、マンガン(Mn)、コバルト(Co)、および鉄(Fe)それぞれを1:1:(0乃至0.6)のモル比で含有するサーミスタペーストと、二酸化ルテニウム(RuO)と、ガラス粉と、ビヒクルとを使用したことを特徴とする請求項4記載の電子部品。
  6. 対向する前記電極間にサーミスタ層として前記抵抗材を挟み込んだ構造を有することを特徴とする請求項5記載の電子部品。
JP2002250052A 2002-08-29 2002-08-29 電極組成物および電子部品 Expired - Lifetime JP4298239B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002250052A JP4298239B2 (ja) 2002-08-29 2002-08-29 電極組成物および電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002250052A JP4298239B2 (ja) 2002-08-29 2002-08-29 電極組成物および電子部品

Publications (2)

Publication Number Publication Date
JP2004088019A true JP2004088019A (ja) 2004-03-18
JP4298239B2 JP4298239B2 (ja) 2009-07-15

Family

ID=32056978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002250052A Expired - Lifetime JP4298239B2 (ja) 2002-08-29 2002-08-29 電極組成物および電子部品

Country Status (1)

Country Link
JP (1) JP4298239B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005353620A (ja) * 2004-06-08 2005-12-22 Koa Corp 抵抗組成物およびそれを用いた抵抗器
JP2007180523A (ja) * 2005-11-29 2007-07-12 Tateyama Kagaku Kogyo Kk サーミスタ
JP2009076838A (ja) * 2007-09-19 2009-04-09 Qiankun Kagi Kofun Yugenkoshi サーミスターチップおよびその製造方法
CN108962516A (zh) * 2018-08-10 2018-12-07 广东风华高新科技股份有限公司 一种片式电阻器及其制造方法
WO2019139162A1 (ja) * 2018-01-15 2019-07-18 三菱マテリアル株式会社 サーミスタ素子及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005353620A (ja) * 2004-06-08 2005-12-22 Koa Corp 抵抗組成物およびそれを用いた抵抗器
JP2007180523A (ja) * 2005-11-29 2007-07-12 Tateyama Kagaku Kogyo Kk サーミスタ
JP2009076838A (ja) * 2007-09-19 2009-04-09 Qiankun Kagi Kofun Yugenkoshi サーミスターチップおよびその製造方法
WO2019139162A1 (ja) * 2018-01-15 2019-07-18 三菱マテリアル株式会社 サーミスタ素子及びその製造方法
JP2019125653A (ja) * 2018-01-15 2019-07-25 三菱マテリアル株式会社 サーミスタ素子及びその製造方法
US11017924B2 (en) 2018-01-15 2021-05-25 Mitsubishi Materials Corporation Thermistor element and method for manufacturing same
CN108962516A (zh) * 2018-08-10 2018-12-07 广东风华高新科技股份有限公司 一种片式电阻器及其制造方法
CN108962516B (zh) * 2018-08-10 2024-04-30 广东风华高新科技股份有限公司 一种片式电阻器及其制造方法

Also Published As

Publication number Publication date
JP4298239B2 (ja) 2009-07-15

Similar Documents

Publication Publication Date Title
JP2001307947A (ja) 積層チップ部品及びその製造方法
JP4623921B2 (ja) 抵抗組成物および抵抗器
JP4244466B2 (ja) 導電性ペーストおよびそれを用いた半導体セラミック電子部品
JP4431052B2 (ja) 抵抗器の製造方法
JPH0837127A (ja) 積層セラミックコンデンサおよびその製造方法
JP3754748B2 (ja) スルーホール充填用導体ペースト、セラミック回路基板及びパッケージ基板
JP2004119692A (ja) 抵抗体組成物および抵抗器
US6198618B1 (en) Conductive paste and ceramic electronic part including the same
JP4298239B2 (ja) 電極組成物および電子部品
JP4397279B2 (ja) 抵抗組成物およびそれを用いた抵抗器
JPH06215908A (ja) チップ型サーミスタ及びその製造方法
JPH10116707A (ja) チップ型サーミスタ及びその製造方法
JP2003347102A (ja) 抵抗体ペースト、抵抗器およびその製造方法
JPH07111921B2 (ja) チップ抵抗器
JPH06302406A (ja) チップ型サーミスタ及びその製造方法
JP3642100B2 (ja) チップ抵抗器およびその製造方法
JPH11135303A (ja) 厚膜サーミスタ組成物
JPH04154104A (ja) 積層セラミックコンデンサ
JP2839262B2 (ja) チップ抵抗器とその製造方法
JPH09246004A (ja) 抵抗器とその製造方法
JP2968316B2 (ja) 積層型セラミックコンデンサ
JP2004119561A (ja) 抵抗体ペーストおよび抵抗器
JP2760035B2 (ja) 厚膜回路基板
JP2001135501A (ja) チップ型サーミスタ
JP4257134B2 (ja) 抵抗体組成物およびそれを用いた抵抗器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090407

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090415

R150 Certificate of patent or registration of utility model

Ref document number: 4298239

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130424

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130424

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140424

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term