CN108962516A - 一种片式电阻器及其制造方法 - Google Patents

一种片式电阻器及其制造方法 Download PDF

Info

Publication number
CN108962516A
CN108962516A CN201810908999.8A CN201810908999A CN108962516A CN 108962516 A CN108962516 A CN 108962516A CN 201810908999 A CN201810908999 A CN 201810908999A CN 108962516 A CN108962516 A CN 108962516A
Authority
CN
China
Prior art keywords
electrode
chip resistor
front electrode
protective layer
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810908999.8A
Other languages
English (en)
Other versions
CN108962516B (zh
Inventor
麦俊
林瑞芬
练洁兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Fenghua Advanced Tech Holding Co Ltd
Original Assignee
Guangdong Fenghua Advanced Tech Holding Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Fenghua Advanced Tech Holding Co Ltd filed Critical Guangdong Fenghua Advanced Tech Holding Co Ltd
Priority to CN201810908999.8A priority Critical patent/CN108962516B/zh
Publication of CN108962516A publication Critical patent/CN108962516A/zh
Application granted granted Critical
Publication of CN108962516B publication Critical patent/CN108962516B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/02Housing; Enclosing; Embedding; Filling the housing or enclosure
    • H01C1/032Housing; Enclosing; Embedding; Filling the housing or enclosure plural layers surrounding the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/02Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistors with envelope or housing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/30Apparatus or processes specially adapted for manufacturing resistors adapted for baking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

本发明涉及一种片式电阻器及其制造方法,该片式电阻器包括:绝缘基板;第一正面电极,所述第一正面电极包括第一正面电极大电极和第一正面电极小电极,第一正面大电极和第一正面电极小电极分别设置于绝缘基板上表面两端且两者之间留有空隙;电阻层,所述电阻层覆盖部分第一正面电极且填充两个第一正面电极之间的空隙;第二正面电极,所述第二正面电极包括第二正面小电极和第二正面大电极,所述第二正面小电极与第一正面大电极面连接,所述第二正面大电极与第一正面电极小电极以及电阻层面连接;第一保护层,所述第一保护层覆盖部分第二正面电极大电极且填充两个第二正面电极之间的空隙。本发明提供的片式电阻器具有电阻值低和TCR水平高的优点。

Description

一种片式电阻器及其制造方法
技术领域
本发明涉及一种片式电阻器,尤其涉及一种具有低电阻值和低TCR的片式电阻器,及其制造方法。
背景技术
近年来,随着便携式电话、摄像机、平板电脑的发展,对小型电子装置的需求日益增长。这些小型电子装置的性能与运用在这些电子装置中的电子器件直接相关,尤其是与超低阻值的片式电阻器的性能直接相关。片式超低阻通常有厚膜超低阻、合金膜超低阻、纯合金超低阻三个主流种类,按阻值覆盖划分厚膜超低阻覆盖1000mΩ≥R≥10mΩ,合金膜超低阻覆盖500mΩ≥R≥1mΩ,纯合金超低阻覆盖200mΩ≥R≥0.5mΩ。按TCR性能从高到低排序纯合金超低阻≥合金膜超低阻>厚膜超低阻。按功率性能从高到低排序纯合金超低阻>合金膜超低阻>厚膜超低阻。按成本从高到低排序纯合金超低阻>合金膜超低阻>厚膜超低阻。TCR值越低、性能越高,TCR值越高、性能越低。
如图2所示,为现有常用的厚膜超低阻产品结构图,在基板100的下表面印刷一对背面银导电层601、602,在基板100上表面印刷一对正面银导电层201、202,然后烧成。在基板100表面印刷一层电阻层300,且与正面银导电层201、202搭接相连,然后烧成。在电阻层300上印刷第一绝缘保护层400,然后烧成。在第一绝缘保护层上印刷第二绝缘保护层500,然后烧成。这种采用的跨接式的厚膜片式电阻器的电阻结构,受制于电阻浆料电阻率,通常只能取得10mΩ的最低阻值。10~100mΩ由于电阻浆料中银含量的大幅增加,TCR值水平急剧升高。
本发明就是从解决上述问题出发,提供一种电阻值低至0.5mΩ且TCR水平低的厚膜片式电阻器。
发明内容
本发明针对现有技术中存在的问题,提供一种片式电阻器及其制造方法,该片式电阻器最低阻值可以达到0.5mΩ且其TCR水平高。
为实现上述目的,本发明提供的技术方案如下:
一种片式电阻器,包括:绝缘基板;第一正面电极,所述第一正面电极包括第一正面电极大电极和第一正面电极小电极,第一正面大电极和第一正面电极小电极分别设置于绝缘基板上表面两端且两者之间留有空隙;电阻层,所述电阻层覆盖部分第一正面电极且填充两个第一正面电极之间的空隙;第二正面电极,所述第二正面电极包括第二正面小电极和第二正面大电极,所述第二正面小电极与第一正面大电极面连接,所述第二正面大电极与第一正面电极小电极以及电阻层面连接,两个第二正面电极之间留有空隙;第一保护层,所述第一保护层覆盖部分第二正面电极大电极且填充两个第二正面电极之间的空隙。
进一步地,所述片式电阻器还包括第二保护层,所述第二保护层覆盖第一保护层以及部分第二正面电极。
进一步地,所述电阻层的厚度为10~50um。
进一步地,所述第一正面电极、第二正面电极的材质为银钯合金,所述银钯合金中钯的重量百分百为0.1~30%。
本发明还提供一种片式电阻器的制备方法,包括:
在绝缘基板正面两端,采用厚膜印刷方式涂布银导体浆料,烧成得到一对第一正面电极的步骤;
在绝缘基板正面及第一正面电极上,采用厚膜印刷方式涂布电阻浆料,烧成得到电阻层的步骤;
在第一正面电极及电阻层上,采用厚膜印刷方式涂布银导体浆料,烧成得到一对第二正面电极的步骤;
在第二正面电极上,采用厚膜印刷方式涂布玻璃浆料,烧成得到第一保护层的步骤。
进一步地,其特征在于:所述方法还包括在第一保护层的垂直投影方向采用激光打孔、或闭合矩形、或闭合环形切割方式,将烧成的叠层结构贯穿去除或割离部分,实现阻值修调的步骤。
进一步地,所述方法还包括在进行阻值修调后,在第一保护层及第二正面电极上,采用厚膜印刷方式涂布玻璃或环氧树脂浆料,烧成得到第二保护层的步骤。
进一步地,所述第一正面电极的烧成温度为880~900℃。
进一步地,所述电阻层的烧成温度为840~860℃。
进一步地,所述第二正面电极的烧成温度为800~830℃。
与现有技术相比,本发明具有如下有益效果:采用本发明提供的厚膜片式电阻器,其最低阻值可以达到0.5mΩ且其TCR水平高。
附图说明
图1为本发明片式电阻器的结构示意图;
图2为现有技术的片式电阻器的结构示意图;
图3为本发明片式电阻器的制造方法的流程图;
图4为现有技术的片式电阻器的电阻有效结构图;
图5为本发明片式电阻器的电阻有效结构图;
图6为本发明片式电阻器电阻修调的示意图;
图7到图14为本发明片式电阻器烧结过程的示意图。
具体实施方式
下面结合附图和实施例,对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明,但不用来限制本发明的范围。
如图1所示,为本发明一种片式电阻器的一种实施例,该片式电阻器包括:
绝缘基板10,绝缘基板10可以为长方体,其可以用陶瓷材料制成。
第一正面电极,所述第一正面电极包括第一正面电极大电极21和第一正面电极小电极22,第一正面大电极21和第一正面电极小电极22分别设置于绝缘基板10上表面两端且两者之间留有空隙,第一正面电极一大一小,分别设置在绝缘基板10上表面的两端,两个正面电极之间预设一定的间距,第一正面电极的材质可以为银钯合金,当为银钯合金材质时第一正面电极采用厚膜工艺印刷以880~900℃烧成,其中钯的重量百分比占0.1~30%,优选为0.5%。
电阻层30,所述电阻层30覆盖部分第一正面电极且填充两个第一正面电极之间的空隙,如图1所示,电阻层30覆盖部分第一正面电极大电极21和第一正面电极小电极22且填充两个第一正面电极之间的空隙,但是电阻层30并不完全覆盖第一正面电极大电极21和第一正面电极小电极22,在两个第一正面电极靠近绝缘基板10的两端,并没有覆盖电阻层30,电阻层30的厚度为10~50μm,优选为20~25μm,电阻层30可以采用成本较低的中阻阻浆印刷达制成,电阻层30可以以840~860℃的温度烧成。
第二正面电极,所述第二正面电极包括第二正面小电极41和第二正面大电极42,第二正面小电极41与第一正面大电极21面连接,第二正面大电极42与第一正面电极小电极22以及电阻层30面连接,两个第二正面电极之间留有空隙,如图1所示,第二正面电极小电极41设置在第一正面电极大电极21上,与第一正面电极大电极21面连接,但第二正面电极小电极41与电阻层30以及第二正面电极大电极42不连接,之间留有空隙,第二正面电极大电极42设置在第一正面电极小电极22以及电阻层30上,其与第一正面电极小电极22面连接同时与电阻层30面连接,第二正面电极的材质可以为银钯合金,当为银钯合金材质时第二正面电极采用厚膜工艺印刷以800~830℃烧成,优选815℃,其中钯的重量百分比占0.1~30%,优选为0.5%。
第一保护层50,所述第一保护层50覆盖部分第二正面电极大电极42且填充两个第二正面电极之间的空隙,如图1所示,第一保护层50覆盖在第二正面大电极上42且填充第二正面大电极42和第二正面小电极41之间的空隙,但第一保护层50并没有全部覆盖第二正面大电极42,而是留出第二正面大电极42靠近绝缘基板10端部的一部没有覆盖,第一保护层50的可以用玻璃浆料烧成。
如图1所示,所述片式电阻器还包括第二保护层60,所述第二保护层60覆盖第一保护层50以及部分第二正面电极,第二保护层60可以用玻璃或环氧树脂浆料烧成。
如图1所示,从第二保护层60中间位置的向下垂直投影方向方向,从上到下分别为第二保护层60、第一保护层50、第二正面电极大电极42、电阻层30、第一正面电极大电极21以及绝缘基板10。
如图1所示,所述片式电阻器还包括一对背面电极71、72,背面电极71、72设置在绝缘基板10下表面两端,背面电极71、72通过一溅射层80与第一正面电极以及第二正面电极连接,溅射层80外面包覆第一镀锡层90,第一镀锡层90外面包覆第二镀锡层100,溅射层80、第一镀锡层90、第二镀锡层100与第二保护层60紧密连接。
厚膜电阻器的阻值计算:设电阻长度为l、宽度为w、厚度为t、电阻材料电阻率为ρo,厚膜电阻膜层阻值可由以下公式确定:R=ρo●(l/s)=ρo●(l/(t●w))。
图4为普通厚膜片式超低阻值电阻器(参考图2)电阻有效结构图,其R1=ρo●(l1/(t1●w1))。
图5为本发明超低阻值片式电阻器(参考图1)电阻有效结构图,其R2=ρo●(l2/(t2●w2)),由于l2远小于l1,t2●w2远大于t1●w1,所以R2会远小于R1,由此可得,在采用本发明结构下的电阻值远低于普通厚膜片式超低阻值电阻器结构下的电阻值,采用本发明结构下的电阻值可低至0.5mΩ阻值。
图3为本发明的片式电阻器的制造方法的流程图,该制造片式电阻器的方法包括:
S100,在绝缘基板正面两端,采用厚膜印刷方式涂布银导体浆料,烧成得到一对第一正面电极;
S200,在绝缘基板正面及第一正面电极上,采用厚膜印刷方式涂布电阻浆料,烧成得到电阻层;
S300,在第一正面电极及电阻层上,采用厚膜印刷方式涂布银导体浆料,烧成得到一对第二正面电极;
S400,在第二正面电极上,采用厚膜印刷方式涂布玻璃浆料,烧成得到第一保护层。
S500,在第一保护层的垂直投影方向采用激光打孔、或闭合矩形、或闭合环形切割方式,将烧成的叠层结构贯穿去除或割离部分,实现电阻值修调。
S600,在第一保护层及第二正面电极上,采用厚膜印刷方式涂布玻璃或环氧树脂浆料,烧成得到第二保护层。
图7为在烧成得到一对第一正面电极前绝缘基板的状态,图8为在绝缘基板采用厚膜印刷方式涂布银导体浆料后的状态,图9为对涂布银导体浆料后对烧结后得到一对第一正面电极后的状态,图10为在绝缘基板正面及第一正面电极上,采用厚膜印刷方式涂布电阻浆料,烧结得到电阻层的状态;图11为在第一正面电极及电阻层上,采用厚膜印刷方式涂布银导体浆料,烧结得到一对第二正面电极后的状态;图12为在第二正面电极上,采用厚膜印刷方式涂布玻璃浆料,烧结得到第一保护层后的状态;图13为对上述烧结成的叠层结果进行电阻修调后的状态;图14为在第一保护层及第二正面电极上,采用厚膜印刷方式涂布玻璃或环氧树脂浆料,烧结得到第二保护层的状态。
电阻修调,电阻修调为片式电阻器的电阻值进行细微调整的过程。现有的片式电阻器常用的电阻修调方式有直线、L型、多刀对切等激光修调方式。但本本发明采用的电阻膜层结构决定了采用现有的直线、L型、多刀对切等激光修调方式不能有效的改变其阻值。本发明的片式电阻器电阻修调点采用打点修调、闭合矩形、闭合环形三种激光修调方式形成,优选闭合环形激光修调方式。
如图6所示,激光沿黑色箭头方向雕刻,在第二正面电极大电极52表面成闭环切割口,并且切割口垂直贯穿第二正面电极大电极52、电阻层4、第一正面电极大电极31,使闭环切割口内部各金属层形成孤岛,改变电阻层横截面积,达到阻值修调目的。
厚膜低阻电阻浆料烧结时与电极有明显的相互扩散,采用叠层结构由于上下电极与电阻层均有显著的扩散影响,因此如果采用常规片式电阻膜层的5~15μm膜厚,受电极扩散影响其TCR水平较高甚至超过1000ppm。本发明通过加厚电阻层至20~25μm,并且采用第一面电极烧成温度900℃,电阻层烧成温度850℃,第二面电极烧成问题800℃,烧成温度阶梯递减,减少重复烧成时高温造成的层间扩散加剧,有效降低了TCR水平。
本发明提供一种片式电阻器及其制造方法,通过改变片式电阻器的结构,使其最低电阻值达到0.5mΩ且其TCR水平低。
以上所述仅为本发明的较佳实施例,并不用于限制本发明,凡在本发明的精神和原则内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种片式电阻器,其特征在于,包括:
绝缘基板;
第一正面电极,所述第一正面电极包括第一正面电极大电极和第一正面电极小电极,第一正面大电极和第一正面电极小电极分别设置于绝缘基板上表面两端且两者之间留有空隙;
电阻层,所述电阻层覆盖部分第一正面电极且填充两个第一正面电极之间的空隙;
第二正面电极,所述第二正面电极包括第二正面小电极和第二正面大电极,所述第二正面小电极与第一正面大电极面连接,所述第二正面大电极与第一正面电极小电极以及电阻层面连接,两个第二正面电极之间留有空隙;
第一保护层,所述第一保护层覆盖部分第二正面电极大电极且填充两个第二正面电极之间的空隙。
2.根据权利要求1所述的片式电阻器,其特征在于:所述片式电阻器还包括第二保护层,所述第二保护层覆盖第一保护层以及部分第二正面电极。
3.根据权利要求1或2所述的片式电阻器,其特征在于:所述电阻层的厚度为10~50um。
4.根据权利要求1或2所述的片式电阻器,其特征在于:所述第一正面电极、第二正面电极的材质为银钯合金,所述银钯合金中钯的重量百分百为0.1~30%。
5.一种片式电阻器的制备方法,其特征在于,包括:
在绝缘基板正面两端,采用厚膜印刷方式涂布银导体浆料,烧成得到一对第一正面电极的步骤;
在绝缘基板正面及第一正面电极上,采用厚膜印刷方式涂布电阻浆料,烧成得到电阻层的步骤;
在第一正面电极及电阻层上,采用厚膜印刷方式涂布银导体浆料,烧成得到一对第二正面电极的步骤;
在第二正面电极上,采用厚膜印刷方式涂布玻璃浆料,烧成得到第一保护层的步骤。
6.根据权利要求5所述片式电阻器的制备方法,其特征在于:所述方法还包括在第一保护层的垂直投影方向采用激光打孔、或闭合矩形、或闭合环形切割方式,将烧成的叠层结构贯穿去除或割离部分,实现阻值修调的步骤。
7.根据权利要求6所述的片式电阻器的制备方法,其特征在于:所述方法还包括在进行阻值修调后,在第一保护层及第二正面电极上,采用厚膜印刷方式涂布玻璃或环氧树脂浆料,烧成得到第二保护层的步骤。
8.根据权利要求5至7任一所述的片式电阻器的制备方法,其特征在于:所述第一正面电极的烧成温度为880~900℃。
9.根据权利要求5至7任一所述的片式电阻器的制备方法,其特征在于:所述电阻层的烧成温度为840~860℃。
10.根据权利要求5至7任一所述的片式电阻器的制备方法,其特征在于:所述第二正面电极的烧成温度为800~830℃。
CN201810908999.8A 2018-08-10 2018-08-10 一种片式电阻器及其制造方法 Active CN108962516B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810908999.8A CN108962516B (zh) 2018-08-10 2018-08-10 一种片式电阻器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810908999.8A CN108962516B (zh) 2018-08-10 2018-08-10 一种片式电阻器及其制造方法

Publications (2)

Publication Number Publication Date
CN108962516A true CN108962516A (zh) 2018-12-07
CN108962516B CN108962516B (zh) 2024-04-30

Family

ID=64469225

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810908999.8A Active CN108962516B (zh) 2018-08-10 2018-08-10 一种片式电阻器及其制造方法

Country Status (1)

Country Link
CN (1) CN108962516B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113690003A (zh) * 2021-07-12 2021-11-23 华南理工大学 一种厚膜片式电阻器及其制造方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10116704A (ja) * 1996-10-09 1998-05-06 Murata Mfg Co Ltd サーミスタチップ及びその製造方法
JP2000077205A (ja) * 1998-09-01 2000-03-14 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
US20020021203A1 (en) * 1997-07-07 2002-02-21 Junji Kojima Chip ptc thermistor and method for manufacturing the same
JP2003068502A (ja) * 2001-08-22 2003-03-07 Taiyosha Electric Co Ltd チップ抵抗器
JP2003188001A (ja) * 2001-12-18 2003-07-04 Tateyama Kagaku Kogyo Kk 厚膜型チップ抵抗器
JP2004088019A (ja) * 2002-08-29 2004-03-18 Koa Corp 電極組成物および電子部品
JP2009246147A (ja) * 2008-03-31 2009-10-22 Panasonic Corp チップ抵抗器の製造方法
CN103165250A (zh) * 2013-04-09 2013-06-19 昆山厚声电子工业有限公司 厚膜抗硫化贴片电阻器及其制造方法
JP2013247220A (ja) * 2012-05-25 2013-12-09 Panasonic Corp チップ抵抗器
CN204332568U (zh) * 2014-12-25 2015-05-13 广东风华高新科技股份有限公司 侧向搭接片式电阻器
CN105304241A (zh) * 2014-06-20 2016-02-03 昆山厚声电子工业有限公司 厚膜高功率低阻值贴片电阻器及其制造方法
CN106960708A (zh) * 2016-01-08 2017-07-18 三星电机株式会社 片式电阻器元件及其形成方法
CN208690033U (zh) * 2018-08-10 2019-04-02 广东风华高新科技股份有限公司 一种片式电阻器

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10116704A (ja) * 1996-10-09 1998-05-06 Murata Mfg Co Ltd サーミスタチップ及びその製造方法
US20020021203A1 (en) * 1997-07-07 2002-02-21 Junji Kojima Chip ptc thermistor and method for manufacturing the same
JP2000077205A (ja) * 1998-09-01 2000-03-14 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JP2003068502A (ja) * 2001-08-22 2003-03-07 Taiyosha Electric Co Ltd チップ抵抗器
JP2003188001A (ja) * 2001-12-18 2003-07-04 Tateyama Kagaku Kogyo Kk 厚膜型チップ抵抗器
JP2004088019A (ja) * 2002-08-29 2004-03-18 Koa Corp 電極組成物および電子部品
JP2009246147A (ja) * 2008-03-31 2009-10-22 Panasonic Corp チップ抵抗器の製造方法
JP2013247220A (ja) * 2012-05-25 2013-12-09 Panasonic Corp チップ抵抗器
CN103165250A (zh) * 2013-04-09 2013-06-19 昆山厚声电子工业有限公司 厚膜抗硫化贴片电阻器及其制造方法
CN105304241A (zh) * 2014-06-20 2016-02-03 昆山厚声电子工业有限公司 厚膜高功率低阻值贴片电阻器及其制造方法
CN204332568U (zh) * 2014-12-25 2015-05-13 广东风华高新科技股份有限公司 侧向搭接片式电阻器
CN106960708A (zh) * 2016-01-08 2017-07-18 三星电机株式会社 片式电阻器元件及其形成方法
CN208690033U (zh) * 2018-08-10 2019-04-02 广东风华高新科技股份有限公司 一种片式电阻器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113690003A (zh) * 2021-07-12 2021-11-23 华南理工大学 一种厚膜片式电阻器及其制造方法

Also Published As

Publication number Publication date
CN108962516B (zh) 2024-04-30

Similar Documents

Publication Publication Date Title
US4219448A (en) Screenable contact structure and method for semiconductor devices
CN208690033U (zh) 一种片式电阻器
TW424245B (en) Resistor and its manufacturing method
JP3462438B2 (ja) チップ部品およびその製造方法
US9336931B2 (en) Chip resistor
KR20120098695A (ko) 도전막 및 그 제조 방법, 그리고 터치 패널
CN108962516A (zh) 一种片式电阻器及其制造方法
CN100498986C (zh) 具有低电阻值的芯片电阻器及其制造方法
CN107230537B (zh) 金属箔片式电流检测电阻器及其制作工艺
CN106910584B (zh) 电阻器及其制备方法
JP2014135427A (ja) チップ抵抗器
CN105576598B (zh) 一种薄型自控制型保护器及其制造方法
CN106092203A (zh) 一种多功能传感器设备及其制备方法
CN207909610U (zh) 一种电阻器
CN208127878U (zh) 一种并联式rc阻容组件
JP2009277834A (ja) チップ抵抗器の製造方法及びチップ抵抗器
CN207818503U (zh) 一种可以耐受高压的自控制型保护器
CN205508539U (zh) 金属箔片式电流检测电阻器
CN208315303U (zh) 薄膜芯片电阻
JPH08274434A (ja) 導電性ペースト及びそれを用いたセラミック回路基板
JP2001143903A (ja) 抵抗器およびその製造方法
CN115148434B (zh) 电阻结构及其制作方法
JP3630144B2 (ja) 抵抗器
CN107393784A (zh) 一种可以耐受高压的自控制型保护器及其制备方法
KR101148259B1 (ko) 칩 저항기 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant