KR0147211B1 - 도전성 마이크로 브릿지의 제조방법 - Google Patents

도전성 마이크로 브릿지의 제조방법

Info

Publication number
KR0147211B1
KR0147211B1 KR1019940021586A KR19940021586A KR0147211B1 KR 0147211 B1 KR0147211 B1 KR 0147211B1 KR 1019940021586 A KR1019940021586 A KR 1019940021586A KR 19940021586 A KR19940021586 A KR 19940021586A KR 0147211 B1 KR0147211 B1 KR 0147211B1
Authority
KR
South Korea
Prior art keywords
sacrificial layer
film
layer
forming
metal
Prior art date
Application number
KR1019940021586A
Other languages
English (en)
Inventor
이돈희
Original Assignee
이헌조
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이헌조, 엘지전자주식회사 filed Critical 이헌조
Priority to KR1019940021586A priority Critical patent/KR0147211B1/ko
Priority to JP7243950A priority patent/JP2926158B2/ja
Priority to US08/520,806 priority patent/US5641709A/en
Application granted granted Critical
Publication of KR0147211B1 publication Critical patent/KR0147211B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4821—Bridge structure with air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N19/00—Integrated devices, or assemblies of multiple devices, comprising at least one thermoelectric or thermomagnetic element covered by groups H10N10/00 - H10N15/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

본 발명은 평면 마이크로 가공 기술을 이용한 마이크로 브릿지에 관한 것으로, 특히 열적고법을 극대화한 구조를 갖는 금속-산화물 혼합체로된 도전성 마이크로 브릿지의 제조방법에 관한 것이다.
이와같은 본 발명의 도전성 마이크로 브릿지의 제조 방법은 절연막이 형성되어 있는 기판의 소정 부위에 희생층을 형성하는 공정과, 상기 희생층을 감싸도록 희생층 위에 금속-산화물 혼합체막을 형성하는 공정과, 상기 희생층을 제거하여 공기층을 형성하는 공정을 포함하여 이루어진 것이다.

Description

도전성 마이크로 브릿지의 제조방법
제1도는 종래의 평면 마이크로 가공기술에 의한 마이크로 브릿지 공정 단면도.
제2도는 본 발명 제1 실시예의 도전성 마이크로 브릿지 공정 단면도.
제3도는 본 발명 제2 실시예의 도전성 마아크로 브릿지 공정 단면도.
제4도는 본 발명을 이용한 적외선 센서의 구조 단면도.
제5도는 일반적인 적외선 센서의 회로 구성도.
* 도면의 주요부분에 대한 부호의 설명
1,15,25 : 실리콘 기판 7,16 : SiO2또는 Si3N4/SiO2
8,11,18,20 : 포토레지스트 9 : PSG
10,19 : 희생층 12,21 : 금속-산화물 혼합체
13,23,33 : 공기층 14,22 : 마이크로 브릿지
17 : 폴리아미드 26 : 게이트 절연막
27 : 콘택홀 28,29 : 소오스/드레인 불순물 영역
30 : 게이트 전극 31 : 드레인 패드
32 : 하부전극 34 : 강유전체 박막
35 : 상부전극
본 발명은 평면 마이크로 가공 기술을 이용한 마이크로 브릿지에 관한 것으로, 특히 열적고립특성을 극대화한 구조를 갖는 금속-산화물 혼합체로된 도전성 마이크로 브릿지의 제조방법에 관한 것이다.
일반적으로 마이크로 브릿지(micro bridge)를 제조하는 방법은 크게 두가지로 대별되는데, 하나는 실리콘의 이방성 에칭(anisotropic etching)특성을 이용한 벌크 마이크로 가공(bulk micromaching)기술이며, 다른 하나는 희생층(sacrificial layer)를 이용한 평면 마이크로 가공(surface micromaching)기술이다.
이러한 마이크로 가공기술은 실리콘기판을 이용하기 때문에 스위칭 FET(switchig field effect transistor)이 매트릭스(matrix)로 형성되어 있는 실리콘 기판에 응용하여 집적화된 소자를 제작할 수 있는 장점을 갖고 있다.
한예로 평면 마이크로 가공기술을 이용하여 실리콘 스위칭 매트릭스위에 직접 마이크로 브릿지를 형성하고 그위에 강유전체 박막을 형성하면 고감도의 집적화된 적외선 이미지를 제작할 수가 있다.
종래의 평면 마이크로 가공기술에 의한 마이크로 브릿지는 희생층으로 PSG(Phosphosilicate glass)를, 도전성 마이크로 브릿지 재료로는 중 도핑한 다결정 실리콘(heavlly doped polycrystallincsilicon)을 주로 이용하여 제조하고 있다.
이와같은 종래의 평면 마이크로 가공기술에 의한 마이크로 브릿지의 제조방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
제1도는 종래의 평면 마이크로 가공기술에 의한 마이크로 브릿지의 제조방법을 나타낸 것으로, 먼저 제1도의 (a)와 같이 SiO2또는 Si2N4/SiO2(2)가 형성되어 있는 실리콘기판(1)상의 소정 부위에 희생층인 PSG(3)을 LPCVD(Low Pressure Chemical Vapor Deposition)로 형성하고 그위에 PSG막(3)을 감싸도록 중농도 도핑된 다결정실리콘막(4)을 LPCVD로 두께 1μm 정도가 되게 형성한다.
중농도 도핑된 다결정실리콘막(4)은 전기전도성이 우수하기 때문에 전극 또는 배선재료로로도 사용된다.
다결정실리콘막(4)의 형성 후, 제1도의 (b)와 같이 PSG층(3)을 불산으로 제거하여 공기층(air gap)(5)을 형성하므로써 다결정실리콘 멤브레인(membrane)으로 된 마이크로 브릿지(4)를 제조하며, 이렇게 형성된 마이크로 브릿지는 1000℃ 정도에서 열처리하여 공정중에 발생된 내부 응력(stress)을 완화하여 공정을 마치게 된다.
이와같이 형성한 마이크로 브릿지는 다음과 같은 문제점이 있었다. 첫째, 상술한 종래의 마이크로 브릿지는 다결정실리콘막으로 형성하기 때문에, 이것을 이용하여 박막소자 예를 들어, 박막 적외선 이미저와 같은 것을 제작할 경우 마이크로 브릿지위에 형성되는 강유전체 박막의 결정성장 온도가 높아(약 600℃ 이상) Pb계 강유전체의 경우 강유전체 박막중의 납(Pb)성분과 마이크로 브릿지의 실리콘(Si) 성분이 상호 확산(interdiffuse), 반응하여 강유전체의 물리적특성, 예를들어 단일 페로브스카이트(perivskite)결정상의 생성이 어려워 박막의 유전특성이 나빠진다.
둘째, 마이크로 브릿지의 제조온도 및 내부 응력제거를 위한 열처리 온도가 높ㅇ(1000℃) 실리콘 스위칭 매트릭스의 FET등이 열화되는 단점을 가지고 있다.
본 발명은 상술한 문제점을 해결하기 위하여 안출한 것으로 금속-산화물 혼합체를 이용하여 화학적으로 안정한 도전성 마이크로 브릿지를 제조하므로써 강유전체 박막 증착시 상호확산 또는 화학적 반응을 억제하여 결정성이 좋은 강유전체 박막을 형성할 수 있도록 하였으며, 또한 마이크로 브릿지의 형상을 상온에서 하므로써 제조공정을 쉽게 그리고 실리콘 스위칭 매트릭스의 열화를 방지할 수 있게 하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 도전성 마이크로 브릿지 제조방법은 우수한 열적고립(thermal isolation)특성을 마이크로 브릿지를 제조하기 위하여 평면 마이크로 가공기술을 이용하였으며, 그 재질을 금속-산화물 혼합체(metal-oxide composite)로 하여 기계적 강도도 유지하며 도전성도 갖도록 한 것으로 절연막이 형성되어 있는 기판의 소정 부위에 희생층을 형성하는 공정과, 상기 희생층을 감싸도록 희생층 위에 금속-산화물 혼합체막을 형성하는 공정과, 상기 희생층을 제거하여 공기층을 형성하는 공정을 포함하여 이루어짐에 그 특징이 있다.
이와같은 본 발명의 도전성 마이크로 브릿지의 제조방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
먼저 표면으로 부터 수직한 열흐름에 의한 열전도도(thermal conducivity)는 다음과 같은 식으로 표현된다.
H = kA(∂R/∂n)
여기서, H는 열(heat), k는 전도도, A는 전도부의 면적, (∂R/∂n)은 표면에서의 열편차(thermal gradient)이다.
이것을 간단히 나타내면
H = K△T
여기서, K는 감지재료의 열전도도, △T는 온도차이며
K = kA/L
여기서, L은 열전도부의 길이이다.
윗식으로 부터 전도에 의한 열손실을 작게하기 위해서는 1) 마이크로 브릿지의 열용량이 적어야하며, 2)A/L비가 작거나 열전도 통로를 가능한한 차단해야 한다.
본 발명에서는 상기의 목적을 달성하기 위하여 박막으로된 마이크로 브릿지를 제제하여 자체의 열용량을 최소화하였으며, 마이크로 브릿지의 하부에 공기층(air gap)을 형성하여 열의 전도에 의한 손실을 최대한 차단하였다.
제2도는 본 발명 제1 실시예의 도전성 마이크로 브릿지 공정 단면도이다. 본 발명 제1 실시예의 도전성 마이크로 브릿지 제조방법은 제2도(a)와 같이 실리콘기판(6)위에 SiO2또는 Si3N4/SiO2(7)를 형성하고 그 위에 포토레지스트(photoreg-ister)막(8)을 증착한 다음, 사진식각(phot-olithography)공정으로 희생층을 형성한 부위를 제외한 영역에만 남도록 포토레지스트막(8)을 패터닝한다.
제2도의 (b)와 같이 상기 포토레지스트막(8)을 형성후 전면에 PSG막(9)을 LPCVD로 증착하고, 리프트 오프(lift-off)공정으로 포토레지스트막(8)과 PSG막(9)을 선택적으로 제거하여 PSG막으로된 희생층(10)을 형성한다.
제2도의 (c)와 같이 희생층(10) 형성후 전면에 포토레지스트막(11)을 형성하여 사진식각공정으로 희생층(10)과 일정한 거리를 갖는 양측에만 남도록 패터닝하고, 기판 전면에 마이크로 브릿지 형상을 위해 박막증착장비, 예를들어 마그네트론 스퍼터(magnetron sputter)를 이용하여 동시 스퍼터링(co-sputtering)방법으로 금속-산화물 혼합체막(예를들면, PtTiO2또는 PtTaO2막 등)(12)을 두께 1-3μm호 증착한다.
여기서, 상기 금속-산화물 혼합체막(12)인 PtTiO2또는 PtTaO2막은 백금(Pt)과 타이타늄(Ti) 타켓 또는 백금과 탄탈륨(Ta) 타켓에 가해지는 파워(power)로 각각의 증착속도를 조절하면서 동시에 증착한다.
이렇게 형성한 PtTiO2또는 PtTaO2막은 백금과 산화물(TiO2, TaO2)이 혼합체를 이뤄 백금에 의해 전기적으로 도전이되며, 또한 금속-산화물 혼합에 의해 기계적 강도를 갖게된다.
제2도(d)와 같이 금속-산화물 혼합체막(12) 증착후 리프트 오프 공정으로 포토레지스트(11) 및 금속-산화물 혼합체막(12)을 선택적으로 제거하여 희생층(10)을 금속-산화물 혼합체막(12)이 감싸도록 형성하고, 불산으로 PSG 희생층(10)을 측면 에칭(lateral etching)하여 공기층(13)이 하부에 형성된 도전성 마이크로 브릿지(14)를 제조한다.
한편, 제3도는 본 발명의 제2 실시예의 도전성 마이크로 브릿지 공정 단면도로써, 희생층으로 폴리이미드(polyimide)를 이용하여 마이크로 브릿지를 제조한 것이다.
본 발명에서는 마이크로 브릿지의 제작이 300℃ 이하에서 이루어지므로 폴리이미드를 이용하는 것이 가능하다.
첨부된 도면에 의거 설명하면, 제3도 (a)와 같이 실리콘기판(15)상에 SiO2또는 Si3N4/SiO2(16)와, 폴리이미드(17)막을 차례로 형성하고 폴리이미드(17)막을 1차, 2차에 걸쳐 베이킹(baking)한후, 그위에 포토레지스트(18)을 형성한다.
제3도 (b)와 같이 폴리이미드(17)막의 에칭(etching)을 위하여 사진 식각방법으로 포토레지스트패턴(pattern)작업을 하여 포토레지스트(18)와 폴리이미드(17)를 디벨롭퍼(developer)로 동시에 에칭하여 제거한다.
다음에 제3도 (c)와 같이 폴리이미드(17)과 포토레지스트(18)에 선택성이 있는 에칭용액, 예를들어 n-BCA로 포토레지스트(18)를 제거하여 폴리이미드로(17)된 희생층(19)을 제작한다.
제3도의 (d)와 같이 전면에 포토레지스트(20)를 형성하고 사진식각 공정으로 희생층(19)과 일정거리를 갖는 양측에만 남도록 포토레지스트(20)를 패터닝 한 다음, 마이크로 브릿지의 형성을 위해 전면에 PtTiO2또는 PtTaO2막 등의 금속-산화물 혼합체막(21)을 본 발명 제1 실시예와 같은 방법으로 증착한다.
제3도의 (e)와 같이 PtTiO2또는 PtTaO2막 등의 금속-산화물 혼합체막(21) 형성후 리프트-오프법으로 포토레지스트(20)와 포토레지스트(20)위의 금속-산화물 혼합체막(21)을 선택적으로 제거하여 희생층(19)을 금속-산화물 혼합체막(21)이 감싸도록 형성하고, 상기 희생층(19)을 본 발명 제1 실시예와 같은 방법으로 제거하여 공기층(23)이 하부에 형성된 마이크로 브릿지(22)를 제작한다.
또 한편, 제4도에 본 발명에 의한 마이크로 브릿지를 응용한 박막 적외선 이미저 소자의 구조 단면도이고, 제5도는 박막 적외선 이미저 소자의 회로도이다.
본 발명에 의한 도전성 마이크로 브릿지를 하부전극으로 이용한 박막 적외선 이미저(imager)소자는 다음과 같다.
제5도와 같이 스위칭 FET이 매트릭스로 형성되어 있는 실리콘기판(25) 상에 게이트 절연막(26)을 형성한 뒤, 스위칭 FET 영역 위에 폴리실리콘 또는 금(Au) 등으로 게이트 전극(30)을 형성하고, 게이트 전극(30) 양측의 실리콘기판(25)에 소오스;드레인 불순물 영역(28)(29)을 형성한다.
그리고 상기 드레인 불순물 영역(29)상에 콘택 홀(27)을 형성하고 그 위에 드레인 패드(drain pad)(31)을 형성한 다음, 게이트전극(30)위에 공기층을 만들기위한희생층을 본 발명의 제1 실시예 또는 제2 실시예와 같은 방법에 의해 게이트전극(30)을 감싸도록 PSG막 또는 폴리이미드막을 형성하고, 그위에 본 발명의 제1 실시예 또는 제2 실시예의 방법으로 PtTiO2또는 PtTaO2막 등의 금속-산화물 혼합체막을 형성하여 도전성 마이크로 브릿지, 즉 하부전극(32)으로 형성한다.
이때, 하부전극(32)은 소오스 불순물 영역상의 게이트 절연막(26)를 에칭하여만든 콘택 홀(27)을 통하여 FET 스위치의 소오스 불순물 영역(28)과 연결된다.
하부전극(32) 형성후 본 발명 제1, 제2 실시예의 방법으로 희생층을 제거하여 공기층(33)을 형성하고, 하부전극(32)위에 솔-겔(sol-gel), CVD(Chemical Vapor Deposition) 또는 스퍼터링(sputtering)과 같은 방법으로 강유전체박막(34), 예를들어 Pb(Zr, Ti)O3, PB(Sc, Ta)O3, 또는 (Ba, Sr)TiO3등을 두께 1-4μm의 박막으로 형성한다.
강유전체 박막(34) 형성 후 그 위에 적외선 흡수를 위해 니켈-크롬(Ni-Cr) 또는 금흑(gold-black)을 상부전극(35)으로 형성하여서 제작한다.
상기의 실리콘 스위칭 매트릭스는 P형 실리콘 반도체 기판을 확산(diffusion)에 의해 소오스 불순물 영역(28)과 드레인 불순물 영역(29)이라 불리는 두개의 N형 불순물 영역(N-region)이 형성된 FET 스위치가 매트릭스로 형성된 것이다.
상기의 방법으로 제작된 소자는 제5도와 같이 와이어 본딩(wire bonding)과 같은 방법으로 각각의 FET 스위치의 드레인 패드(31)를 바이어스(bias) 전원(36)에, 상부전극(35)을 X-어드레싱(X-addressing circuit)(37)과 연결된 프리앰프(pream-plifier)(38)에 연결하고, 그리고, FET 스위치의 게이트전극(30)을 Y-어드레싱 회로(T-addressing circuit)(39)에 연결한다.
이상과 같은 방법으로 제작한 박막 적외선 이미저 소자는 그 구조가 적외선을 감지하는 강유전체 박막(34) 하부에 공기층(33)이 형성되어 있어 강유전체 박막으로 부터 하부로의 열전달을 차단하는 열싱크(heat-sink)를 갖고 있으며, 또한 감지소자(34)를 박막 형태로 형성하므로써 그자체의 열용량을 최소화하도록 하였다.
본 발명에 의한 도전성 마이크로 브릿지는 금속-산화물 혼합체로 이루어져 있어 기계적, 화학적으로 안정하며, 특히 강유전체와 같은 박막 증착시 그 구성 물질간의 상호 확산 또는 반응을 억제할 수 있어 결정성이 좋은 강유전체 박막을 형성할 수 있다.
또한 마이크로 브릿지의 제조를 저온에서 행하므로써, 실리콘기판을 이용한 집적화된 소자, 예를들어 스위칭 매트릭스를 이용한 박막 적외선 이미저와 같은 소자의 제조시 열에 의한 스위칭 매트릭스의 열화를 방지할 수 있을 뿐만아니라 제조공정을 쉽게할 수가 있다.

Claims (13)

  1. 절연막을 형성되어 있는 기판의 소정 부위에 희생층을 형성하는 공정과, 상기 희생층을 감싸도록 희생층 위에 금속-산화물 혼합체막을 형성하는 공정과, 상기 희생층을 제거하여 공기층을 형성하는 공정을 포함하여 이루어짐을 특징으로 하는 도전성 마이크로 브릿지의 제조방법.
  2. 제1항에 있어서, 희생층을 PSG로 형성함을 특징으로 하는 도전성 마이크로 브릿지의 제조방법.
  3. 제1항에 있어서, 희생층을 폴리이미드로 형성함을 특징으로 하는 도전성 마이크로 브릿지의 제조방법.
  4. 제1항 또는 제2항에 있어서, 희생층 형성 공정은 희생층이 형성될 영역을 제외한 기판위에 제1 포토레지스트 패턴을 형성하는 공정과, 전면에 PSG를 증착하는 리프트-오프 방법으로 제1 포토레지스터와 제1 포토레지스터상측의 PSG를 동시에 제거하는 공정을 포함하여 이루어짐을 특징으로 하는 도전성 마이크로 브릿지의 제조방법.
  5. 제1항 또는 제3항에 있어서, 희생층 형성 공정은 기판에 폴리이미드막을 형성하고 열처리하는 공정과, 상기 폴리이미드막위에 포토레지스트막을 형성하는 공정과, 상기 포토레지스트를 가진 식각법으로 패터닝하여 희생층 영역을 정의한 뒤 노출된 폴리이미드를 제거하고 나머지 포토레지스트를 제거하여 폴리이미드 희생층을 형성하는 공정을 포함하여 이루어짐을 특징으로 하는 도전성 마이크로 브릿지의 제조방법.
  6. 제5항에 있어서, 폴리이미드 열처리는 2차에 걸쳐 열처리함을 특징으로 하는 도전성 마이크로 브릿지의 제조방법.
  7. 제1항에 있어서, 금속-산화물 혼합체막 형성 공정은 희생층 양측 기판상에 희생층과 일정거리를 갖도록 제2 포토레지스트 패턴을 형성하는 공정과, 전면에 금속-산화물 혼합체막을 증착하고 리프트-오프 방법으로 제2 포토레지스트와 제2 포토레지스트상측의 금속-산화물 환합체막을 동시에 제거하는 공정을 포함하여 이루어짐을 특징으로 하는 도전성 마이크로 브릿지의 제조방법.
  8. 제1항에 있어서, 상기 절연막은 SiO2또는 Si8N4/SiO2층으로 이루어진것을 특징으로 하는 도전성 마이크로 브릿지의 제조방법.
  9. 제1항에 있어서, 상기 금속-산화물 혼합체막은 PtTiO2또는 PtTaO2막로 이루어진것을 특징으로 하는 도전성 마이크로 브릿지의 제조방법.
  10. 제9항에 있어서, PtTiO2층은Pt과 Ti를 동시에 스퍼터링하여 이루어진 것을 것을 제1항에 있어서, 상기 금속-산화물 혼합체막은 PtTiO2또는 PtTaO2막로 이루어진것을 특징으로 하는 도전성 마이크로 브릿지의 제조방법.
  11. 제9항에 있어서, PtTaO2층은Pt과 Ta를 동시 스퍼터링하여 이루어진 것을 특징으로 하는 도전성 마이크로 브릿지의 제조방법.
  12. 제1항 또는 제9항에 있어서, 금속-산화물 혼합체막은 1-3μm 두께로 이루어진 것을 특징으로 하는 도전성 마이크로 브릿지의 제조방법.
  13. 제1항 또는 제2항 또는 제3항을 이용하여 적외선 센서를 제조함을 특징으로 한는 것을 특징으로 하는 도전성 마이크로 브릿지의 제조방법.
KR1019940021586A 1994-08-30 1994-08-30 도전성 마이크로 브릿지의 제조방법 KR0147211B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940021586A KR0147211B1 (ko) 1994-08-30 1994-08-30 도전성 마이크로 브릿지의 제조방법
JP7243950A JP2926158B2 (ja) 1994-08-30 1995-08-30 導電性マイクロブリッジの製造方法
US08/520,806 US5641709A (en) 1994-08-30 1995-08-30 Method of manufacturing a conductive micro bridge

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940021586A KR0147211B1 (ko) 1994-08-30 1994-08-30 도전성 마이크로 브릿지의 제조방법

Publications (1)

Publication Number Publication Date
KR0147211B1 true KR0147211B1 (ko) 1998-11-02

Family

ID=19391497

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940021586A KR0147211B1 (ko) 1994-08-30 1994-08-30 도전성 마이크로 브릿지의 제조방법

Country Status (3)

Country Link
US (1) US5641709A (ko)
JP (1) JP2926158B2 (ko)
KR (1) KR0147211B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5599745A (en) * 1995-06-07 1997-02-04 Micron Technology, Inc. Method to provide a void between adjacent conducting lines in a semiconductor device
US6518168B1 (en) * 1995-08-18 2003-02-11 President And Fellows Of Harvard College Self-assembled monolayer directed patterning of surfaces
US6576976B2 (en) 1997-01-03 2003-06-10 Integrated Device Technology, Inc. Semiconductor integrated circuit with an insulation structure having reduced permittivity
JP3460810B2 (ja) 1999-07-26 2003-10-27 日本電気株式会社 熱分離構造を有する熱型赤外線検出器
KR100695756B1 (ko) * 1999-11-15 2007-03-15 (주) 인텔리마이크론즈 리가 공정 및 이를 이용한 미세 구조물의 제조 방법
US7427526B2 (en) * 1999-12-20 2008-09-23 The Penn State Research Foundation Deposited thin films and their use in separation and sacrificial layer applications
JP2004507880A (ja) * 2000-04-17 2004-03-11 ザ　ペン　ステイト　リサーチ　ファンデーション 堆積された薄膜、並びに分離及び犠牲層への適用におけるその使用
WO2003001251A1 (en) * 2001-06-25 2003-01-03 Massachusetts Institute Of Technology Air gaps for optical applications
US20040005258A1 (en) * 2001-12-12 2004-01-08 Fonash Stephen J. Chemical reactor templates: sacrificial layer fabrication and template use
US7309620B2 (en) * 2002-01-11 2007-12-18 The Penn State Research Foundation Use of sacrificial layers in the manufacture of high performance systems on tailored substrates
US6693355B1 (en) * 2003-05-27 2004-02-17 Motorola, Inc. Method of manufacturing a semiconductor device with an air gap formed using a photosensitive material
US6915054B2 (en) * 2003-07-15 2005-07-05 Agilent Technologies, Inc. Methods for producing waveguides
US20050011673A1 (en) * 2003-07-15 2005-01-20 Wong Marvin Glenn Methods for producing air bridges
RU2685082C1 (ru) * 2018-06-19 2019-04-16 Федеральное государственное бюджетное учреждение науки Институт радиотехники и электроники им. В.А. Котельникова Российской академии наук Способ изготовления воздушных мостиков в качестве межэлектродных соединений интегральных схем
CN113764261B (zh) * 2020-10-15 2023-08-22 腾讯科技（深圳）有限公司 空桥结构及其制作方法、超导量子芯片及其制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52123871A (en) * 1976-04-12 1977-10-18 Hitachi Ltd Thin film forming method
JPS5937494B2 (ja) * 1977-05-27 1984-09-10 三菱電機株式会社 薄膜のパタ−ン形成法
JPH0656903B2 (ja) * 1982-06-28 1994-07-27 日本電信電話株式会社 酸化物超伝導体回路形成法
JP2615608B2 (ja) * 1987-04-07 1997-06-04 日本電気株式会社 半導体装置の製造方法
US4948757A (en) * 1987-04-13 1990-08-14 General Motors Corporation Method for fabricating three-dimensional microstructures and a high-sensitivity integrated vibration sensor using such microstructures
JPS6461025A (en) * 1987-08-31 1989-03-08 Sharp Kk Method of finely processing polyimide film
JPH01260831A (ja) * 1988-04-12 1989-10-18 New Japan Radio Co Ltd 感光性ポリイミドのパターニング方法
US5059556A (en) * 1988-09-28 1991-10-22 Siemens-Bendix Automotive Electronics, L.P. Low stress polysilicon microstructures
US5164339A (en) * 1988-09-30 1992-11-17 Siemens-Bendix Automotive Electronics L.P. Fabrication of oxynitride frontside microstructures
US5013693A (en) * 1989-02-16 1991-05-07 Wisconsin Alumni Research Foundation Formation of microstructures with removal of liquid by freezing and sublimation
JPH0410638A (ja) * 1990-04-27 1992-01-14 Mitsubishi Electric Corp 半導体装置
US5270574A (en) * 1991-08-01 1993-12-14 Texas Instruments Incorporated Vacuum micro-chamber for encapsulating a microelectronics device
US5508231A (en) * 1994-03-07 1996-04-16 National Semiconductor Corporation Apparatus and method for achieving mechanical and thermal isolation of portions of integrated monolithic circuits
US5489556A (en) * 1994-06-29 1996-02-06 United Microelectronics Corp. Method for the fabrication of electrostatic microswitches

Also Published As

Publication number Publication date
JP2926158B2 (ja) 1999-07-28
JPH0886850A (ja) 1996-04-02
US5641709A (en) 1997-06-24

Similar Documents

Publication Publication Date Title
KR0147211B1 (ko) 도전성 마이크로 브릿지의 제조방법
JP3605487B2 (ja) 浮遊式微細構造を製造するための方法および浮遊式微細構造処理アセンブリ
JP4138036B2 (ja) 表面微細加工構造を集積化したモノリシック半導体素子の製造方法
CN100546178C (zh) 制造压电薄膜器件的方法和压电薄膜器件
US6787387B2 (en) Electronic device and method for fabricating the electronic device
JPH08271344A (ja) 焦電膜を備えたモノリシック感熱検出器およびその製造方法
EP0893827B1 (en) Electronic device and method for forming a membrane for an electronic device
US5645976A (en) Capacitor apparatus and method of manufacture of same
KR950004608A (ko) 프로그램가능한 안티-퓨즈 소자(Antifuse element) 및 그 제조방법
JPH08306508A (ja) 薄膜型サーミスタ素子およびその製造方法
JP3062698B2 (ja) 光弁基板用単結晶薄膜半導体装置
JPS59172774A (ja) アモルファスシリコン薄膜トランジスタ
US6993828B2 (en) Method for manufacturing metal thin film resistor
KR100264368B1 (ko) 집적회로 메모리 엘레멘트가 되는 pzt 캐패시터 및 그의 제조방법
JPH0743216A (ja) 赤外線センサおよびその製造方法
KR100212539B1 (ko) 박막형 광로조절장치의 엑츄에이터 및 제조방법
KR100209426B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR0177228B1 (ko) 광로 조절 장치의 제조방법
KR100578259B1 (ko) 전자장치및전자장치용막형성방법
KR100237604B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100209400B1 (ko) 광로조절장치의 제조방법
JPH03246949A (ja) 薄膜トランジスタおよびその製造方法
KR100197377B1 (ko) 광로조절 장치의 제조방법
KR100237602B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100209428B1 (ko) 박막형 광로 조절 장치의 초기 틸팅 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060502

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee