KR950004608A - 프로그램가능한 안티-퓨즈 소자(Antifuse element) 및 그 제조방법 - Google Patents

프로그램가능한 안티-퓨즈 소자(Antifuse element) 및 그 제조방법 Download PDF

Info

Publication number
KR950004608A
KR950004608A KR1019930014240A KR930014240A KR950004608A KR 950004608 A KR950004608 A KR 950004608A KR 1019930014240 A KR1019930014240 A KR 1019930014240A KR 930014240 A KR930014240 A KR 930014240A KR 950004608 A KR950004608 A KR 950004608A
Authority
KR
South Korea
Prior art keywords
electrode
film
insulating film
field oxide
insulating
Prior art date
Application number
KR1019930014240A
Other languages
English (en)
Other versions
KR960015326B1 (ko
Inventor
강상원
백종태
Original Assignee
양승택
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 재단법인 한국전자통신연구소 filed Critical 양승택
Priority to KR1019930014240A priority Critical patent/KR960015326B1/ko
Priority to JP6146735A priority patent/JP2828597B2/ja
Publication of KR950004608A publication Critical patent/KR950004608A/ko
Application granted granted Critical
Publication of KR960015326B1 publication Critical patent/KR960015326B1/ko
Priority to US08/917,171 priority patent/US5789796A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체장치의 기술에 관한 것으로서, 구체적으로는 전기적으로 프로그램가능한 안티-퓨즈 소자(electrically antifuse elements) 및 이를 제조하는 방법에 관한 것으로, 기능소자가 형성된 반도체기판(1)상에 층간막을 사이에 두고 이층구조의 전극을 형성하는 전기적으로 프로그램가능한 안티-퓨즈 소자에 있어서, 상기 반도체기판(1)상에 형서오딘 필드산화막(2)과, 상기 필드산화막(2)상에 소정패턴으로 형성된 제 1 전극(3)과, 상기 제 1 전극(3)의 양단의 상부를 걸치면서 상기 필드산화막(2)상에 형성된 제 1 절연막(4)과, 상기 제 1 절연막(4) 사이에서 상기 제 1 전극(3)의 노출된 표면상에 형성되어 상기 층간막으로 사용된 제 2 절연막(5)과, 상기 제 2 절연막(5)상에 제 2 전극(6)을 포함하는 것이다.

Description

프로그램가능한 안티-퓨즈소자(Antifuse element) 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 종래의 FPGA용 안티-퓨즈 스위칭소자의 구조를 보인 단면도, 제 2A 도 내지 제 2C 도는 본 발명의 실시예에 따른 안티-퓨즈소자를 제조하는 공정을 보인 단면도, 제 3 도는 본 발명의 다른 실시예에 따라 제조된 안티-퓨즈소자의 구조를 보인 단면도.

Claims (19)

  1. 기능소자가 형성된 반도체기판(1)상에 층간막을 사이에 두고 이층구조의 전극을 형성하는 전기적으로 프로그램가능한 안티-퓨즈 소자에 있어서, 상기 반도체기판(1)상에 형성된 필드산화막(2)과, 상기 필드산화막(2)상에 소정패턴으로 형성된 제 1 전극(3)과, 상기 제 1 전극(3)의 양단의 상부를 걸치면서 상기 필드산화막(2)상에 형성된 제 1 절연막(4)과, 상기 제 1 절연막(4) 사이에서 상기 제 1 전극(3)의 노출된 표면상에 형성되어 상기 층간막으로 사용된 제 2 절연막(5)과, 상기 제 2 절연막(5)상에 제 2 전극(6)을 포함하는 것을 특징으로 하는 안티퓨즈 소자.
  2. 제 1 항에 있어서, 상기 제 2 전극(6)은 적어도 2개의 전극으로 이루어지되 각 전극은 상기 제 1 절연막(4)에 의해 전기적으로 서로 격리되어 있는 것을 특징으로 하는 안티퓨즈 소자.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 제 2 전극(6)은 알루미늄계의 금속인 것을 특징으로 하는 안티퓨즈 소자.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 절연막(4)은 저온산화막인 것을 특징으로 하는 안티퓨즈 소자.
  5. 제 1 항에 있어서, 상기 제 1 전극(3)은 고농도의 불순물이 주입된 다결정실리콘막인 것을 특징으로 하는안티퓨즈 소자.
  6. 제 5 항에 있어서, 상기 불순물은 P+형의 불순물이온인 것을 특징으로 하는 안티퓨즈 소자.
  7. 제 1 항에 있어서, 상기 제 2 절연막(5)은 SiO2, Si3N4, 규소질화질화막등의 절연물질로 이루어진 것을 특징으로 하는 안티퓨즈 소자.
  8. 제 1 항에 있어서, 상기 제 2 절연막(5)은 비정질실리콘등의 유전물질로 이루어진 것을 특징으로 하는 안티퓨즈 소자.
  9. 제 1 항에 있어서, 상기 제 2 절연막(5)은 절연물질과 유전물질이 혼합된 층간막인 것을 특징으로 하는 안티퓨즈 소자.
  10. 기능소자가 형성된 반도체기판(1)상에 층간막을 사이에 두고 이층구조의 전극을 형성하는 전기적으로 프로그램가능한 안티-퓨즈 소자의 제조방법에 있어서, 상기 반도체기판(1)상에 필드산화막(2)을 형성하는 공정과, 상기 필드산화막(2)상에 소정패턴의 제 1 전극(3)을 형성하는 공정과, 상기 제 1 전극(3)을 포함하여 상기 필드산화막(2)상에 제1 절연막(4)을 피복하는 공정과, 상기 제 1 절연막(4)을 식각하여 상기 제 1 전극(3)의 일부표면이 노출되게 하는 공정과, 상기 노출된 표면상에 상기 층간막으로서의 제 2 절연막(5)을 형성하는 공정과, 상기 제 2 절연막(5)상에 제 2 전극(6)을 형성하는 공정을 포함하는 것을 특징으로 하는 안티퓨즈 소자의 제조방법.
  11. 제 10 항에 있어서, 상기 제 1 전극(3)을 형성하는 공정은, 실제로 상기 필드산화막(2)상에 다결정실리콘막을 피복하는 공정과, 이 다결정실리콘막으로 P+형의 불순물이온을 도핑하는 공정과, 이어 상기의 하층 전극을 형성하도록 사진식각방법을 사용하여 식각하는 공정을 포함하는 것을 특징으로 하는 안티퓨즈 소자의 제조방법.
  12. 제 10 항에 있어서, 상기 제 2 전극(6)을 형성하는 공정은, 실제로 상기 제 2 절연막(5)은 물론 상기 제1 절연막(4)의 표면상에 알루미늄금속막을 코팅하는 공정과, 상기와 같은 사진식각방법으로 상기 알루미늄금속막을 소정패턴으로 식각하여 상기 제 2 절연막(5)상에 제 2 전극(6)이 형성되는 공정을 포함하는 것을 특징으로 하는 안티퓨즈 소자의 제조방법.
  13. 제 10 항에 있어서, 상기 제 2 전극(6)은 적어도 2개의 전극으로 이루어지되 각 전극은 상기 제 1 절연막(4)에 의해 전기적으로 서로 격리되어 있는 것을 특징으로 하는 안티퓨즈 소자의 제조방법.
  14. 제 10 항 또는 제 13 항에 있어서, 상기 제 2 전극(6)은 알루미늄계의 금속인 것을 특징으로 하는 안티퓨즈 소자의 제조방법.
  15. 제 10 항 또는 제 13 항에 있어서, 상기 제 1 절연막(4)은 저온산화막인 것을 특징으로 하는 안티퓨즈 소자의 제조방법.
  16. 제 10 항에 있어서, 상기 제 1 전극(3)은 고농도의 불순물이 주입된 다결정실리콘막인 것을 특징으로 하는 안티퓨즈 소자의 제조방법.
  17. 제 16 항에 있어서, 상기 불순물은 P++형의 불순물이온인 것을 특징으로 하는 안티퓨즈 소자의 제조방법.
  18. 제 10 항에 있어서, 상기 제 2 절연막(5)은 SiO2, Si3N4, 규소질화질화막등의 절연물질로 이루어진 것을 특징으로 하는 안티퓨즈 소자의 제조방법.
  19. 제 10 항에 있어서, 상기 제 2 절연막(5)은 비정질실리콘등의 유전물질로 이루어진 것을 특징으로 하는 안티퓨즈 소자의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930014240A 1993-07-26 1993-07-26 프로그램가능한 안티-퓨즈소자(Antifuse element) 및 그 제조방법 KR960015326B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019930014240A KR960015326B1 (ko) 1993-07-26 1993-07-26 프로그램가능한 안티-퓨즈소자(Antifuse element) 및 그 제조방법
JP6146735A JP2828597B2 (ja) 1993-07-26 1994-06-28 プログラム可能なアンチヒューズ素子およびその製造方法
US08/917,171 US5789796A (en) 1993-07-26 1997-08-25 Programmable anti-fuse device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930014240A KR960015326B1 (ko) 1993-07-26 1993-07-26 프로그램가능한 안티-퓨즈소자(Antifuse element) 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR950004608A true KR950004608A (ko) 1995-02-18
KR960015326B1 KR960015326B1 (ko) 1996-11-07

Family

ID=19360081

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930014240A KR960015326B1 (ko) 1993-07-26 1993-07-26 프로그램가능한 안티-퓨즈소자(Antifuse element) 및 그 제조방법

Country Status (3)

Country Link
US (1) US5789796A (ko)
JP (1) JP2828597B2 (ko)
KR (1) KR960015326B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5581111A (en) * 1993-07-07 1996-12-03 Actel Corporation Dielectric-polysilicon-dielectric antifuse for field programmable logic applications
US5485031A (en) 1993-11-22 1996-01-16 Actel Corporation Antifuse structure suitable for VLSI application
US5986322A (en) * 1995-06-06 1999-11-16 Mccollum; John L. Reduced leakage antifuse structure
US5811869A (en) 1996-01-04 1998-09-22 Micron Technology, Inc. Laser antifuse using gate capacitor
US5742555A (en) 1996-08-20 1998-04-21 Micron Technology, Inc. Method of anti-fuse repair
US6836000B1 (en) 2000-03-01 2004-12-28 Micron Technology, Inc. Antifuse structure and method of use
US6630724B1 (en) 2000-08-31 2003-10-07 Micron Technology, Inc. Gate dielectric antifuse circuits and methods for operating same
US6936909B2 (en) * 2002-08-29 2005-08-30 Micron Technology, Inc. Gate dielectric antifuse circuit to protect a high-voltage transistor
US6751150B2 (en) * 2002-08-29 2004-06-15 Micron Technology, Inc. Circuits and method to protect a gate dielectric antifuse
US6879519B1 (en) 2004-07-30 2005-04-12 Micron Technology, Inc. Non-volatile programmable fuse apparatus in a memory device
US7110278B2 (en) * 2004-09-29 2006-09-19 Intel Corporation Crosspoint memory array utilizing one time programmable antifuse cells
US7321502B2 (en) * 2004-09-30 2008-01-22 Intel Corporation Non volatile data storage through dielectric breakdown
US9105637B2 (en) 2012-05-18 2015-08-11 International Business Machines Corporation Anti-fuse structure and fabrication
US8736020B2 (en) 2012-09-10 2014-05-27 International Business Machines Corporation Electronic anti-fuse

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148256A (en) * 1981-02-23 1992-09-15 Unisys Corporation Digital computer having an interconnect mechanism stacked above a semiconductor substrate
US5210598A (en) * 1988-08-23 1993-05-11 Seiko Epson Corporation Semiconductor element having a resistance state transition region of two-layer structure
US4914055A (en) * 1989-08-24 1990-04-03 Advanced Micro Devices, Inc. Semiconductor antifuse structure and method
US5989943A (en) * 1989-09-07 1999-11-23 Quicklogic Corporation Method for fabrication of programmable interconnect structure
JP2990783B2 (ja) * 1989-11-30 1999-12-13 セイコーエプソン株式会社 半導体記憶装置
US5311039A (en) * 1990-04-24 1994-05-10 Seiko Epson Corporation PROM and ROM memory cells
US5087958A (en) * 1990-11-05 1992-02-11 Actel Corporation Misalignment tolerant antifuse
EP0509631A1 (en) * 1991-04-18 1992-10-21 Actel Corporation Antifuses having minimum areas
US5242851A (en) * 1991-07-16 1993-09-07 Samsung Semiconductor, Inc. Programmable interconnect device and method of manufacturing same
JPH05102313A (ja) * 1991-10-11 1993-04-23 Matsushita Electron Corp プログラマブル素子
US5233206A (en) * 1991-11-13 1993-08-03 Micron Technology, Inc. Double digitlines for multiple programming of prom applications and other anti-fuse circuit element applications
US5373169A (en) * 1992-12-17 1994-12-13 Actel Corporation Low-temperature process metal-to-metal antifuse employing silicon link

Also Published As

Publication number Publication date
US5789796A (en) 1998-08-04
KR960015326B1 (ko) 1996-11-07
JP2828597B2 (ja) 1998-11-25
JPH0758209A (ja) 1995-03-03

Similar Documents

Publication Publication Date Title
US5057451A (en) Method of forming an antifuse element with substantially reduced capacitance using the locos technique
US5482884A (en) Low-temperature process metal-to-metal antifuse employing silicon link
KR950004608A (ko) 프로그램가능한 안티-퓨즈 소자(Antifuse element) 및 그 제조방법
EP0500034A1 (en) Sidewall anti-fuse structure and method for making
KR20010072659A (ko) 반도체 부품 제조 방법
KR900019239A (ko) 집적회로용 로칼인터커넥트
KR880006781A (ko) 반도체 집적회로 및 그 제조방법
KR890008984A (ko) 반도체 집적회로 장치 및 그 제조방법
US4598462A (en) Method for making semiconductor device with integral fuse
US4364165A (en) Late programming using a silicon nitride interlayer
US5365105A (en) Sidewall anti-fuse structure and method for making
TW413854B (en) Manufacturing method for semiconductor device with effective hydrogen passivation
KR930001460A (ko) 반도체 집적회로장치 및 그 제조방법
KR910013571A (ko) 유전물질에 의해 분리되어 있는 전극쌍이 포함된 다양한 소자를 구비한 직접회로의 제조방법
KR950028136A (ko) 반도체 장치 및 그 제조방법
KR900004026A (ko) 반도체 소자 및 그 제조방법
US4780428A (en) Mosfet semiconductor device and manufacturing method thereof
KR940003606B1 (ko) 반도체장치
KR20000075706A (ko) 반도체 및 반도체-관련 방법
JPH0396267A (ja) 半導体集積回路装置
JPH02137256A (ja) 半導体集積回路
JPS6226854A (ja) 半導体装置の製造方法
JP2695812B2 (ja) 半導体装置
JP2826239B2 (ja) コンデンサ
JPS61150376A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee