JP2826239B2 - コンデンサ - Google Patents
コンデンサInfo
- Publication number
- JP2826239B2 JP2826239B2 JP4305317A JP30531792A JP2826239B2 JP 2826239 B2 JP2826239 B2 JP 2826239B2 JP 4305317 A JP4305317 A JP 4305317A JP 30531792 A JP30531792 A JP 30531792A JP 2826239 B2 JP2826239 B2 JP 2826239B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity diffusion
- capacitor
- diffusion region
- semiconductor substrate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】この発明は半導体基板にに作り込
まれたコンデンサに関する。
まれたコンデンサに関する。
【０００２】
【従来の技術】ＩＣなどの場合、コンデンサはトランジ
スタなどの半導体素子と共に半導体基板に作り込まれて
いる。図１１は半導体基板に設けた従来のコンデンサを
あらわす。コンデンサ７０は一対の電極の間に誘電体が
設けられてなる構成であって、ｎ型半導体基板７１の表
面に設けられた絶縁膜７２が誘電体であって、これ挟む
ｐ+ 型不純物拡散領域７３とポリシリコン層７４が一対
の電極となっているのである。半導体基板では図示外に
はトランジスタなどの半導体素子も設けられている。
スタなどの半導体素子と共に半導体基板に作り込まれて
いる。図１１は半導体基板に設けた従来のコンデンサを
あらわす。コンデンサ７０は一対の電極の間に誘電体が
設けられてなる構成であって、ｎ型半導体基板７１の表
面に設けられた絶縁膜７２が誘電体であって、これ挟む
ｐ+ 型不純物拡散領域７３とポリシリコン層７４が一対
の電極となっているのである。半導体基板では図示外に
はトランジスタなどの半導体素子も設けられている。
【０００３】しかしながら、コンデンサ７０の場合には
大容量化を図ることが難しい。アナログ回路をＩＣ化す
る場合など大容量コンデンサが必要なのであるが、これ
が難しいのである。コンデンサの容量を増すには、絶縁
膜７２の厚みを薄くすることが考えられるが、厚みを薄
くすると絶縁膜を利用している半導体素子の耐圧が低下
してしまう。半導体基板に設けるコンデンサは他の半導
体素子と併設されるのが普通であるから、大容量化が出
来ても半導体素子の耐圧が低下したのでは意味がない。
大容量化を図ることが難しい。アナログ回路をＩＣ化す
る場合など大容量コンデンサが必要なのであるが、これ
が難しいのである。コンデンサの容量を増すには、絶縁
膜７２の厚みを薄くすることが考えられるが、厚みを薄
くすると絶縁膜を利用している半導体素子の耐圧が低下
してしまう。半導体基板に設けるコンデンサは他の半導
体素子と併設されるのが普通であるから、大容量化が出
来ても半導体素子の耐圧が低下したのでは意味がない。
【０００４】また、絶縁膜の材料を比誘電率の大きなも
のに変え大容量化を図ることも考えられるが、比誘電率
が高く従来の絶縁膜と同じように使える材料はないのが
現状である。勿論、絶縁膜面積を大きくすれば大容量化
が図れるが、この場合はチップ面積の増大を伴い、コス
トが上昇するだけでなく集積化が阻まれるため現実的で
はない。
のに変え大容量化を図ることも考えられるが、比誘電率
が高く従来の絶縁膜と同じように使える材料はないのが
現状である。勿論、絶縁膜面積を大きくすれば大容量化
が図れるが、この場合はチップ面積の増大を伴い、コス
トが上昇するだけでなく集積化が阻まれるため現実的で
はない。
【０００５】
【発明が解決しようとする課題】この発明は、上記事情
に鑑み、チップ面積の増大や併設半導体素子の耐圧低下
を伴わず、勿論、新規の誘電体材料も使わずに大容量化
が図れるコンデンサを提供することを課題とする。
に鑑み、チップ面積の増大や併設半導体素子の耐圧低下
を伴わず、勿論、新規の誘電体材料も使わずに大容量化
が図れるコンデンサを提供することを課題とする。
【０００６】
【課題を解決するための手段】前記課題を解決するた
め、この発明にかかる半導体基板に設けられたコンデン
サは、一対の電極の間に誘電体が設けられてなる構成で
あって、前記半導体基板の一側に形成された溝の内の表
面に設けられた絶縁膜が前記誘電体であり、前記溝の内
面部分に不純物を拡散することにより設けられた不純物
拡散領域からなる電極と、前記絶縁膜の表面に設けられ
た電極とが前記一対の電極であるコンデンサ（以下、
「第１発明のコンデンサ」という）、あるいは、一対の
電極の間にｐｎ接合が設けられてなる構成であって、前
記半導体基板の一側に形成された溝の内面部分に不純物
を拡散することにより設けられた逆導電型の不純物拡散
領域のｐｎ接合が前記一対の電極の間のｐｎ接合であ
り、前記不純物拡散領域の表面にコンタクトする電極
と、前記半導体基板の他側における基板と同導電型の半
導体領域の表面にコンタクトする電極とが前記一対の電
極であるコンデンサ（以下、「第２発明のコンデンサ」
と言う）である。
め、この発明にかかる半導体基板に設けられたコンデン
サは、一対の電極の間に誘電体が設けられてなる構成で
あって、前記半導体基板の一側に形成された溝の内の表
面に設けられた絶縁膜が前記誘電体であり、前記溝の内
面部分に不純物を拡散することにより設けられた不純物
拡散領域からなる電極と、前記絶縁膜の表面に設けられ
た電極とが前記一対の電極であるコンデンサ（以下、
「第１発明のコンデンサ」という）、あるいは、一対の
電極の間にｐｎ接合が設けられてなる構成であって、前
記半導体基板の一側に形成された溝の内面部分に不純物
を拡散することにより設けられた逆導電型の不純物拡散
領域のｐｎ接合が前記一対の電極の間のｐｎ接合であ
り、前記不純物拡散領域の表面にコンタクトする電極
と、前記半導体基板の他側における基板と同導電型の半
導体領域の表面にコンタクトする電極とが前記一対の電
極であるコンデンサ（以下、「第２発明のコンデンサ」
と言う）である。
【０００７】この発明のコンデンサにおいて、半導体基
板の他側より不純物拡散領域に達するように不純物を拡
散することにより形成された前記不純物拡散領域と同導
電型の不純物拡散領域が設けられており、この同導電型
の不純物拡散領域の表面にコンタクトする電極も半導体
基板の他側に設けられている形態は非常に有用性が高
い。
板の他側より不純物拡散領域に達するように不純物を拡
散することにより形成された前記不純物拡散領域と同導
電型の不純物拡散領域が設けられており、この同導電型
の不純物拡散領域の表面にコンタクトする電極も半導体
基板の他側に設けられている形態は非常に有用性が高
い。
【０００８】この発明のコンデンサが設けられる半導体
基板には、普通、トランジスタなどの半導体素子が併設
されている。つまり、この発明のコンデンサはＩＣ（集
積回路）の一要素としてのコンデンサとなるものなので
あって、半導体基板に設けられる溝は、半導体素子形成
域の裏面であって、溝の本数は一本でもよいし多数本で
あってもよい。溝は両端が繋がって環状となっていても
よいし、両端が繋がっていなくてもよい。
基板には、普通、トランジスタなどの半導体素子が併設
されている。つまり、この発明のコンデンサはＩＣ（集
積回路）の一要素としてのコンデンサとなるものなので
あって、半導体基板に設けられる溝は、半導体素子形成
域の裏面であって、溝の本数は一本でもよいし多数本で
あってもよい。溝は両端が繋がって環状となっていても
よいし、両端が繋がっていなくてもよい。
【０００９】
【作用】第１発明のコンデンサは、半導体基板の一側に
形成された溝の内の表面の絶縁膜が誘電体である。半導
体基板の溝形成側を裏面として併設半導体素子用の絶縁
膜と誘電体の絶縁膜を別とすることが出来る。その結
果、誘電体用の絶縁膜を薄くしコンデンサの大容量化を
行っても、半導体素子用の絶縁膜の厚みを薄くするわけ
ではないため半導体素子の耐圧が低下を伴わない。ま
た、半導体素子形成域の下方の裏面を利用して溝や電極
用不純物拡散領域を形成すればチップ面積の増加を伴な
わずにすむ。電極用不純物拡散領域に引き出しのため半
導体基板の表面から不純物を拡散することにより同導電
型の不純物拡散領域を到達させる必要があるけれども、
溝が掘り込まれている分だけ拡散距離が短いため、同導
電型の不純物拡散領域の形成は容易である。従来の１０
〜１００倍の容量で尚かつ面積を小さくすることも不可
能ではない。勿論、誘電体用の絶縁膜の材料は従来と同
じものでよい。
形成された溝の内の表面の絶縁膜が誘電体である。半導
体基板の溝形成側を裏面として併設半導体素子用の絶縁
膜と誘電体の絶縁膜を別とすることが出来る。その結
果、誘電体用の絶縁膜を薄くしコンデンサの大容量化を
行っても、半導体素子用の絶縁膜の厚みを薄くするわけ
ではないため半導体素子の耐圧が低下を伴わない。ま
た、半導体素子形成域の下方の裏面を利用して溝や電極
用不純物拡散領域を形成すればチップ面積の増加を伴な
わずにすむ。電極用不純物拡散領域に引き出しのため半
導体基板の表面から不純物を拡散することにより同導電
型の不純物拡散領域を到達させる必要があるけれども、
溝が掘り込まれている分だけ拡散距離が短いため、同導
電型の不純物拡散領域の形成は容易である。従来の１０
〜１００倍の容量で尚かつ面積を小さくすることも不可
能ではない。勿論、誘電体用の絶縁膜の材料は従来と同
じものでよい。
【００１０】第２発明のコンデンサは、ｐｎ接合による
容量を利用していて、絶縁膜を使わないため、併設され
る半導体素子の耐圧低下の心配がない。半導体基板の溝
形成を併設半導体素子の形成域の下側の裏面とすること
で、溝の側面・底面を全面的に利用して不純物拡散領域
を広く形成すれば、チップ面積の拡大を伴わずに広い面
積のｐｎ接合が形成出来て大容量化が図れる。勿論、新
規な誘電体用の材料が不要なことは言うまでもない。
容量を利用していて、絶縁膜を使わないため、併設され
る半導体素子の耐圧低下の心配がない。半導体基板の溝
形成を併設半導体素子の形成域の下側の裏面とすること
で、溝の側面・底面を全面的に利用して不純物拡散領域
を広く形成すれば、チップ面積の拡大を伴わずに広い面
積のｐｎ接合が形成出来て大容量化が図れる。勿論、新
規な誘電体用の材料が不要なことは言うまでもない。
【００１１】半導体基板の他側より不純物拡散領域に達
するように不純物を拡散することにより形成された前記
不純物拡散領域と同導電型の不純物拡散領域が設けられ
ており、この同導電型の不純物拡散領域の表面にコンタ
クトする電極も半導体基板の他側に設けられている場
合、コンデンサの両電極とも配線の接続が半導体基板の
表面側で行えるため、利用し易いコンデンサであること
になる。
するように不純物を拡散することにより形成された前記
不純物拡散領域と同導電型の不純物拡散領域が設けられ
ており、この同導電型の不純物拡散領域の表面にコンタ
クトする電極も半導体基板の他側に設けられている場
合、コンデンサの両電極とも配線の接続が半導体基板の
表面側で行えるため、利用し易いコンデンサであること
になる。
【００１２】
【実施例】以下、実施例のコンデンサを図面を参照しな
がら詳しく説明する。 −実施例１− 図１は、第１発明の実施例にかかる半導体基板に設けら
れたコンデンサをあらわしている。
がら詳しく説明する。 −実施例１− 図１は、第１発明の実施例にかかる半導体基板に設けら
れたコンデンサをあらわしている。
【００１３】コンデンサ１は、一対の電極の間に誘電体
が設けられてなる構成のコンデンサである。コンデンサ
１は、ｎ型半導体基板２の裏面に設けられた溝３の内の
表面に設けられた絶縁膜４が誘電体である。そして、溝
３の内面部分に不純物を拡散することにより設けられた
左右のｐ+ 型不純物拡散領域（図示外で繋がっている）
５を一方の電極とし、絶縁膜４の表面に設けられた電極
６を他方の電極とし、両電極の間に誘電体である絶縁膜
４が設けられコンデンサとなっているのである。
が設けられてなる構成のコンデンサである。コンデンサ
１は、ｎ型半導体基板２の裏面に設けられた溝３の内の
表面に設けられた絶縁膜４が誘電体である。そして、溝
３の内面部分に不純物を拡散することにより設けられた
左右のｐ+ 型不純物拡散領域（図示外で繋がっている）
５を一方の電極とし、絶縁膜４の表面に設けられた電極
６を他方の電極とし、両電極の間に誘電体である絶縁膜
４が設けられコンデンサとなっているのである。
【００１４】不純物拡散領域５と同時にｐ+ 型の不純物
拡散領域７が形成されており、さらに、半導体基板２の
表面から不純物を拡散することにより、不純物拡散領域
５に達するｐ+ 型の不純物拡散領域８と不純物拡散領域
７に達するｐ+ 型の不純物拡散領域９とが形成されてい
る。そして、電極１０が絶縁膜１１を通して不純物拡散
領域８にコンタクとしており、また、電極６は絶縁膜３
を通して不純物拡散領域７にコンタクトするとともに電
極１２が不純物拡散領域９にコンタクトしていて、両電
極６，１０が不純物拡散領域７，９を通して接続されて
いる。つまり、コンデンサ１の両電極は半導体基板２の
表面側に引き出されていて非常に配線接続が容易となっ
ている。
拡散領域７が形成されており、さらに、半導体基板２の
表面から不純物を拡散することにより、不純物拡散領域
５に達するｐ+ 型の不純物拡散領域８と不純物拡散領域
７に達するｐ+ 型の不純物拡散領域９とが形成されてい
る。そして、電極１０が絶縁膜１１を通して不純物拡散
領域８にコンタクとしており、また、電極６は絶縁膜３
を通して不純物拡散領域７にコンタクトするとともに電
極１２が不純物拡散領域９にコンタクトしていて、両電
極６，１０が不純物拡散領域７，９を通して接続されて
いる。つまり、コンデンサ１の両電極は半導体基板２の
表面側に引き出されていて非常に配線接続が容易となっ
ている。
【００１５】なお、半導体基板１では不純物拡散領域
８，９は部分的に形成されているだけであって溝３の上
は大部分空いており、ここにトランジスタなどの併設半
導体素子を設け、集積化構成とすることが出来る。続い
て、コンデンサ１の作製の仕方を説明する。図３にみる
ように、素子未形成のｎ型のシリコン半導体基板２の両
面に熱酸化により厚み５０００Åの熱酸化膜４０，４１
を形成する。図では上側（熱酸化膜４０側）が最終的に
は裏面となる。
８，９は部分的に形成されているだけであって溝３の上
は大部分空いており、ここにトランジスタなどの併設半
導体素子を設け、集積化構成とすることが出来る。続い
て、コンデンサ１の作製の仕方を説明する。図３にみる
ように、素子未形成のｎ型のシリコン半導体基板２の両
面に熱酸化により厚み５０００Åの熱酸化膜４０，４１
を形成する。図では上側（熱酸化膜４０側）が最終的に
は裏面となる。
【００１６】ついで、図４にみるように、フォトリソグ
ラフィ工程とＲＩＥ工程によるパターンニングで熱酸化
膜４０の一部を除去し窓４２を開け、８０℃程度のＫＯ
Ｈ水溶液などのエッチャントに浸漬する異方性エッチン
グを行い、熱酸化膜を除去した箇所を掘り下げ、５４．
５°の角度の傾斜の溝３を形成する。ついで、図５にみ
るように、全面に再び３０００Åの熱酸化膜４４を形成
し、図６にみるように、フォトリソグラフィ工程とＲＩ
Ｅ工程によるパターンニングで熱酸化膜４４の一部を除
去し窓４５を開け、図７にみるように、残った熱酸化膜
をマスクにして５０ＫｅＶでボロンを３ＥＩ５イオン注
入する。イオン注入後、図８にみるように、裏面の熱酸
化膜を除去し改めて厚み５００Åの熱酸化膜３を形成す
る。この時、イオン注入したｐ+ 型不純物拡散領域を形
成するようになる。
ラフィ工程とＲＩＥ工程によるパターンニングで熱酸化
膜４０の一部を除去し窓４２を開け、８０℃程度のＫＯ
Ｈ水溶液などのエッチャントに浸漬する異方性エッチン
グを行い、熱酸化膜を除去した箇所を掘り下げ、５４．
５°の角度の傾斜の溝３を形成する。ついで、図５にみ
るように、全面に再び３０００Åの熱酸化膜４４を形成
し、図６にみるように、フォトリソグラフィ工程とＲＩ
Ｅ工程によるパターンニングで熱酸化膜４４の一部を除
去し窓４５を開け、図７にみるように、残った熱酸化膜
をマスクにして５０ＫｅＶでボロンを３ＥＩ５イオン注
入する。イオン注入後、図８にみるように、裏面の熱酸
化膜を除去し改めて厚み５００Åの熱酸化膜３を形成す
る。この時、イオン注入したｐ+ 型不純物拡散領域を形
成するようになる。
【００１７】次に、図９に示すように、フォトリソグラ
フィ工程とＲＩＥ工程によるパターンニングで半導体基
板２の表面側の絶縁膜（熱酸化膜）１１の一部を除去し
窓４８を開け、残った絶縁膜をマスクにして５０ＫｅＶ
でボロンを３ＥＩ５イオン注入する。イオン注入後、拡
散炉に入れて拡散処理し、図１０にみるように、不純物
拡散領域５は不純物拡散領域８と、不純物拡散領域７は
不純物拡散領域９とそれぞれ繋がるようにｐ+ 型領域を
形成し、フォトリソグラフィ工程とＲＩＥ工程げ絶縁膜
３，１１の電極コンタクト部分を除去してから、アルミ
ニウム電極形成工程を経て、電極６，１０，１２を設け
れば図１のコンデンサ１が出来る。なお、半導体素子を
併設する場合はコンデンサの作り込みと平行ないし前後
して半導体素子の併作り込みを行い集積化構成すること
になる。
フィ工程とＲＩＥ工程によるパターンニングで半導体基
板２の表面側の絶縁膜（熱酸化膜）１１の一部を除去し
窓４８を開け、残った絶縁膜をマスクにして５０ＫｅＶ
でボロンを３ＥＩ５イオン注入する。イオン注入後、拡
散炉に入れて拡散処理し、図１０にみるように、不純物
拡散領域５は不純物拡散領域８と、不純物拡散領域７は
不純物拡散領域９とそれぞれ繋がるようにｐ+ 型領域を
形成し、フォトリソグラフィ工程とＲＩＥ工程げ絶縁膜
３，１１の電極コンタクト部分を除去してから、アルミ
ニウム電極形成工程を経て、電極６，１０，１２を設け
れば図１のコンデンサ１が出来る。なお、半導体素子を
併設する場合はコンデンサの作り込みと平行ないし前後
して半導体素子の併作り込みを行い集積化構成すること
になる。
【００１８】−実施例２− 図２は、第２発明の実施例にかかる半導体基板に設けら
れたコンデンサをあらわしている。コンデンサ２１は、
一対の電極の間にｐｎ接合が設けられてなる構成のコン
デンサである。コンデンサ２１は、ｎ型の半導体基板２
２の裏面に設けられた溝２３の内面部分に不純物を拡散
することにより設けられたｐ+ 型の不純物拡散領域２４
のｐｎ接合に出来る空乏層２５を利用しており、不純物
拡散領域２４の表面にコンタクトする電極２６を一方の
電極とし、半導体基板２２の表面側のｎ+ 型の不純物拡
散領域２７の表面に絶縁膜３０を通してコンタクトする
電極２８を他方の電極とし、両電極の間に不純物拡散領
域２４のｐｎ接合が設けられコンデンサとなっているの
である。
れたコンデンサをあらわしている。コンデンサ２１は、
一対の電極の間にｐｎ接合が設けられてなる構成のコン
デンサである。コンデンサ２１は、ｎ型の半導体基板２
２の裏面に設けられた溝２３の内面部分に不純物を拡散
することにより設けられたｐ+ 型の不純物拡散領域２４
のｐｎ接合に出来る空乏層２５を利用しており、不純物
拡散領域２４の表面にコンタクトする電極２６を一方の
電極とし、半導体基板２２の表面側のｎ+ 型の不純物拡
散領域２７の表面に絶縁膜３０を通してコンタクトする
電極２８を他方の電極とし、両電極の間に不純物拡散領
域２４のｐｎ接合が設けられコンデンサとなっているの
である。
【００１９】一方、半導体基板２２の表面から不純物を
拡散することにより、不純物拡散領域２４に達するｐ+
型の不純物拡散領域３１が形成されていて、この不純物
拡散領域３１に絶縁膜３０を通して電極３３がコンタク
トしており、両電極２６，３３が不純物拡散領域２４，
３１を通して接続されている。つまり、コンデンサ２１
の両電極は半導体基板２２の表面側に引き出されていて
非常に配線接続が容易となっている。
拡散することにより、不純物拡散領域２４に達するｐ+
型の不純物拡散領域３１が形成されていて、この不純物
拡散領域３１に絶縁膜３０を通して電極３３がコンタク
トしており、両電極２６，３３が不純物拡散領域２４，
３１を通して接続されている。つまり、コンデンサ２１
の両電極は半導体基板２２の表面側に引き出されていて
非常に配線接続が容易となっている。
【００２０】なお、半導体基板２２では不純物拡散領域
２７，３１は部分的に形成されているだけであって溝２
３の上は大部分空いており、ここにトランジスタなどの
併設半導体素子を設け、集積化構成とすることが出来
る。また、溝２３が底面に凹凸の付いた波打ち形状であ
れば、ｐｎ接合面に凹凸が付き面積が広くなり、容量を
増す上で有利である。
２７，３１は部分的に形成されているだけであって溝２
３の上は大部分空いており、ここにトランジスタなどの
併設半導体素子を設け、集積化構成とすることが出来
る。また、溝２３が底面に凹凸の付いた波打ち形状であ
れば、ｐｎ接合面に凹凸が付き面積が広くなり、容量を
増す上で有利である。
【００２１】
【発明の効果】第１，２発明のコンデンサは、半導体基
板の一側に形成された溝を旨く利用して、新規な誘電体
材料を使わず、チップ面積の増大や併設する半導体素子
の耐圧低下も伴わずに容量を大きくとれる構成であるた
め、非常に有用である。また、半導体基板の溝形成側に
設ける電極を反対側に引き出した場合には、配線が容易
となるため有用性はより高くなる。
板の一側に形成された溝を旨く利用して、新規な誘電体
材料を使わず、チップ面積の増大や併設する半導体素子
の耐圧低下も伴わずに容量を大きくとれる構成であるた
め、非常に有用である。また、半導体基板の溝形成側に
設ける電極を反対側に引き出した場合には、配線が容易
となるため有用性はより高くなる。
【図１】実施例１のコンデンサの要部構成をあらわす断
面図。
面図。
【図２】実施例２のコンデンサの要部構成をあらわす断
面図。
面図。
【図３】実施例１のコンデンサの製造での熱酸化膜形成
工程を示す断面図。
工程を示す断面図。
【図４】実施例１のコンデンサの製造での溝形成工程を
示す断面図。
示す断面図。
【図５】実施例１のコンデンサの製造での溝内への熱酸
化膜形成工程を示す断面図。
化膜形成工程を示す断面図。
【図６】実施例１のコンデンサの製造でのイオン注入用
マスク形成工程を示す断面図。
マスク形成工程を示す断面図。
【図７】実施例１のコンデンサの製造でのイオン注入工
程を示す断面図。
程を示す断面図。
【図８】実施例１のコンデンサの製造での誘電体用絶縁
膜形成工程を示す断面図。
膜形成工程を示す断面図。
【図９】実施例１のコンデンサの製造でのイオン注入工
程を示す断面図。
程を示す断面図。
【図10】実施例１のコンデンサの製造での不純物拡散工
程を示す断面図。
程を示す断面図。
【図11】従来のコンデンサの要部構成をあらわす断面
図。
図。
１ コンデンサ ２ 半導体基板 ３ 溝 ４ 絶縁膜 ５ 不純物拡散領域 ６ 電極 ７ 不純物拡散領域 ８ 不純物拡散領域
Claims (2)
- 【請求項１】 一対の電極の間に誘電体が設けられてな
る構成であって半導体基板に設けられたコンデンサにお
いて、前記半導体基板の一側に形成された溝の内の表面
に設けられた絶縁膜が前記誘電体であり、前記溝の内面
部分に不純物を拡散することにより設けられた不純物拡
散領域からなる電極と、前記絶縁膜の表面に設けられた
電極とが前記一対の電極であり、さらに、半導体基板の
他側より不純物拡散領域に達するように不純物を拡散す
ることにより形成された前記不純物拡散領域と同導電型
の不純物拡散領域が設けられており、この同導電型の不
純物拡散領域の表面にコンタクトする電極も半導体基板
の他側に設けられていることを特徴とするコンデンサ。 - 【請求項２】 一対の電極の間にｐｎ接合が設けられて
なる構成であって半導体基板に設けられているコンデン
サにおいて、前記半導体基板の一側に形成された溝の内
面部分に不純物を拡散することにより設けられた逆導電
型の不純物拡散領域のｐｎ接合が前記一対の電極の間の
ｐｎ接合であり、前記不純物拡散領域の表面にコンタク
トする電極と、前記半導体基板の他側における基板と同
導電型の半導体領域の表面にコンタクトする電極とが前
記一対の電極であり、さらに、半導体基板の他側より不
純物拡散領域に達するように不純物を拡散することによ
り形成された前記不純物拡散領域と同導電型の不純物拡
散領域が設けられており、この同導電型の不純物拡散領
域の表面にコンタクトする電極も半導体基板の他側に設
けられていることを特徴とするコンデンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4305317A JP2826239B2 (ja) | 1992-11-16 | 1992-11-16 | コンデンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4305317A JP2826239B2 (ja) | 1992-11-16 | 1992-11-16 | コンデンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06151709A JPH06151709A (ja) | 1994-05-31 |
| JP2826239B2 true JP2826239B2 (ja) | 1998-11-18 |
Family
ID=17943656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4305317A Expired - Fee Related JP2826239B2 (ja) | 1992-11-16 | 1992-11-16 | コンデンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2826239B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6034231B2 (ja) * | 2012-07-25 | 2016-11-30 | 株式会社Kelk | 半導体製造装置用温度調整装置、半導体製造におけるｐｉｄ定数演算方法、及び半導体製造装置用温度調整装置の運転方法 |
| JP7135576B2 (ja) * | 2018-08-17 | 2022-09-13 | セイコーエプソン株式会社 | 振動デバイス、振動デバイスの製造方法、電子機器および移動体 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63204637A (ja) * | 1987-02-20 | 1988-08-24 | Hitachi Ltd | 半導体接合容量素子 |
| JPS63132453U (ja) * | 1987-02-20 | 1988-08-30 | ||
| JPH03227046A (ja) * | 1990-01-31 | 1991-10-08 | Mitsubishi Electric Corp | 高周波集積回路 |
-
1992
- 1992-11-16 JP JP4305317A patent/JP2826239B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06151709A (ja) | 1994-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950005969B1 (ko) | 적층형 용량을 갖는 반도체 메모리와 그의 제조방법 | |
| KR0133921B1 (ko) | 반도체 장치 | |
| JPH0648719B2 (ja) | 半導体記憶装置 | |
| JPS60213053A (ja) | 半導体メモリ素子 | |
| US5066609A (en) | Method of manufacturing a semiconductor device including a trench capacitor | |
| JPH1093018A (ja) | Ｍｏｓ容量を含む半導体装置およびその製造方法 | |
| JP2826239B2 (ja) | コンデンサ | |
| JPH0936307A (ja) | Ｍｏｓキャパシタ | |
| KR20000066725A (ko) | 반도체 소자의 커패시터 및 제조방법 | |
| JP2739965B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JP2000252422A (ja) | 半導体装置及びその製造方法 | |
| JPS62193275A (ja) | ３次元１トランジスタ・セル装置およびその製造方法 | |
| JPH06132477A (ja) | Ｍｏｓコンデンサを有する半導体装置 | |
| JPS61225851A (ja) | 半導体装置及びその製造方法 | |
| JPS63199454A (ja) | 半導体装置 | |
| JPH07111312A (ja) | 半導体容量素子 | |
| JPS6342164A (ja) | 半導体集積回路装置の製造方法 | |
| JPH01220856A (ja) | 半導体装置 | |
| JP3194303B2 (ja) | 半導体装置 | |
| JPS61239661A (ja) | 半導体記憶装置 | |
| JP3152290B2 (ja) | 容量素子を含む半導体装置の製造方法 | |
| JPH0529574A (ja) | 半導体装置の製造方法 | |
| JPH06291276A (ja) | 半導体メモリ及びその製造方法 | |
| JPS6159866A (ja) | Ｍｏｓ形ダイナミツクメモリおよびその製造方法 | |
| JPS59184556A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |