JPS59184556A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS59184556A JPS59184556A JP5886383A JP5886383A JPS59184556A JP S59184556 A JPS59184556 A JP S59184556A JP 5886383 A JP5886383 A JP 5886383A JP 5886383 A JP5886383 A JP 5886383A JP S59184556 A JPS59184556 A JP S59184556A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- film
- electrode
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 239000012535 impurity Substances 0.000 abstract description 17
- 239000000758 substrate Substances 0.000 abstract description 17
- 150000004767 nitrides Chemical class 0.000 abstract description 16
- 239000003990 capacitor Substances 0.000 abstract description 9
- 229910052751 metal Inorganic materials 0.000 abstract description 7
- 239000002184 metal Substances 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 5
- 229910052782 aluminium Inorganic materials 0.000 abstract description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 241000238557 Decapoda Species 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、％ｒＣ牛導体集積回路に使われる電気容量素
子に関するものである。
子に関するものである。
集積回路における容量素子ＶＣは、ＰＮ接合の接合容量
を利用したものと、酸化膜等の絶縁膜を誘電体としたＭ
ＩＤ（電極層−誘電体層一半導体層）型のものとがある
。ところで、集積回路においては、半導体基板の表面に
選択的に厚いフィールド酸化膜をつくるためＶＣ選択酸
化法が利用されている。そこで、ＭＩＤ型の容量素子に
は、選択酸化のために使われる絶縁性の耐酸化性膜を誘
電体として利用したものがある。
を利用したものと、酸化膜等の絶縁膜を誘電体としたＭ
ＩＤ（電極層−誘電体層一半導体層）型のものとがある
。ところで、集積回路においては、半導体基板の表面に
選択的に厚いフィールド酸化膜をつくるためＶＣ選択酸
化法が利用されている。そこで、ＭＩＤ型の容量素子に
は、選択酸化のために使われる絶縁性の耐酸化性膜を誘
電体として利用したものがある。
すなわち、第１図に示すように、シリコン基板１７０表
面に熱酸化により選択的にフィールド酸化膜１３を形成
するために使用された耐酸化膜としての窒化膜１２を誘
電体とし、選択酸化に先だって半導体基板表面の一部に
形成された高不純物濃度のＮ型領域１４を一方の電極と
し、そして窒化膜１２の上に他方の電極１５を形成して
構成するものである。
面に熱酸化により選択的にフィールド酸化膜１３を形成
するために使用された耐酸化膜としての窒化膜１２を誘
電体とし、選択酸化に先だって半導体基板表面の一部に
形成された高不純物濃度のＮ型領域１４を一方の電極と
し、そして窒化膜１２の上に他方の電極１５を形成して
構成するものである。
しかし、領域１４のようにＮ型不純物がシリコン基板中
に高濃度で含まれていると、霊化膜工２の形成に先だっ
てシリコン基板を軽く熱酸化して形成するＮ 型領域１
４上の酸化膜１６の厚さが厚くなるため、コンデンサ容
量が小さくなるという欠点が生じた０選択酸化前にＮ型
不純物を導入して領域１４を形成する余分な工程も経な
ければならなかった。
に高濃度で含まれていると、霊化膜工２の形成に先だっ
てシリコン基板を軽く熱酸化して形成するＮ 型領域１
４上の酸化膜１６の厚さが厚くなるため、コンデンサ容
量が小さくなるという欠点が生じた０選択酸化前にＮ型
不純物を導入して領域１４を形成する余分な工程も経な
ければならなかった。
本発明の目的は、単位面積容量が大きい容量素子を提供
することｖｃある。
することｖｃある。
不発明の他の目的は、Ｎ型不純物領域を作るという余分
な工程が不要にすることにある。
な工程が不要にすることにある。
本発明は、シリコン基板に高不純物濃度のＰ型領域全形
成してこれ全コンデンサの一方の電極とし、このＰ型領
域表面に誘電体層としての酸化膜及びシリコン窒化膜を
形成し、その上にポリシリコン膜あるいは金属膜等の電
極を層状に形成してこれ全他方の電極とすることを特徴
とする・以下、図面を参照して本発明の一実施例を説明
する。
成してこれ全コンデンサの一方の電極とし、このＰ型領
域表面に誘電体層としての酸化膜及びシリコン窒化膜を
形成し、その上にポリシリコン膜あるいは金属膜等の電
極を層状に形成してこれ全他方の電極とすることを特徴
とする・以下、図面を参照して本発明の一実施例を説明
する。
第２図は不発明の一実施例を示す工程断面図であり、ま
ず、Ｐ型シリコン基板ａ ＶＣ高不純物濃度Ｎ型領域１
’ｅＮＰＮ トランジスタのコレクタ埋込み領域を形成
するのと同時に形成し１次にエピタキシャル成長によっ
てシリコン基板表面にＮ型半導体層２を形成する（同図
（イ））０次ＶＣ１Ｎ型領域２全島状に絶縁するための
高不純物濃度Ｐ属領域４を形成し、これと同時にコンデ
ンサの一方の電極となる高不純濃度Ｐ型領域５を形成す
る（同図（ロ））。
ず、Ｐ型シリコン基板ａ ＶＣ高不純物濃度Ｎ型領域１
’ｅＮＰＮ トランジスタのコレクタ埋込み領域を形成
するのと同時に形成し１次にエピタキシャル成長によっ
てシリコン基板表面にＮ型半導体層２を形成する（同図
（イ））０次ＶＣ１Ｎ型領域２全島状に絶縁するための
高不純物濃度Ｐ属領域４を形成し、これと同時にコンデ
ンサの一方の電極となる高不純濃度Ｐ型領域５を形成す
る（同図（ロ））。
尚、絶縁分離層４を基板３からのせり上がり拡散とエビ
層２の表面からの拡散とで形成する場合においては、地
層形成前ＶＣＮ型埋込層１内ＶＣＰ型不純物を導入しエ
ビ層形成後に表面からＰ型不純物を導入して領域５を形
成してもよい、その後、シリコン基板ケ軽く熱酸化する
ことによって厚さ約５０ＯＡの酸化膜６を形放し、更に
その上ＶＣ厚さ約１００ＯＡの窒化膜７を形成し、フォ
トレジスト工程により部分的にこれら酸化膜６および窒
化膜７を削除する（同図（ハ））、シかる後、窒化膜７
をマスクとしてシリコン基板全熱酸化することにより、
基板表面に選択的に厚いフィールド酸化膜８を形成する
（同図に））、最後に、高不純物濃度Ｐ属領域５から電
極を取り出丁部分９の酸化膜、窒化膜を取り除いた後、
アルミニウム等の金属を蒸着し、不要部を除去して窒化
膜７上の金属膜１０と高不純物濃度Ｐ属領域５から取り
出された金属膜１１を形成し、コンデンサが完成する。
層２の表面からの拡散とで形成する場合においては、地
層形成前ＶＣＮ型埋込層１内ＶＣＰ型不純物を導入しエ
ビ層形成後に表面からＰ型不純物を導入して領域５を形
成してもよい、その後、シリコン基板ケ軽く熱酸化する
ことによって厚さ約５０ＯＡの酸化膜６を形放し、更に
その上ＶＣ厚さ約１００ＯＡの窒化膜７を形成し、フォ
トレジスト工程により部分的にこれら酸化膜６および窒
化膜７を削除する（同図（ハ））、シかる後、窒化膜７
をマスクとしてシリコン基板全熱酸化することにより、
基板表面に選択的に厚いフィールド酸化膜８を形成する
（同図に））、最後に、高不純物濃度Ｐ属領域５から電
極を取り出丁部分９の酸化膜、窒化膜を取り除いた後、
アルミニウム等の金属を蒸着し、不要部を除去して窒化
膜７上の金属膜１０と高不純物濃度Ｐ属領域５から取り
出された金属膜１１を形成し、コンデンサが完成する。
金属膜電極１へ１１の代わ、！１ｌｌＶｃ多結晶シリコ
ン電極を用いてもよい。
ン電極を用いてもよい。
本発明によれば、窒化膜７．酸化膜６下の領域５ＦｉＮ
型でなくてＰ型であるので、コンデンサの両電極間の酸
化膜６の厚さ全期待どおりに成長させることができる。
型でなくてＰ型であるので、コンデンサの両電極間の酸
化膜６の厚さ全期待どおりに成長させることができる。
さらに、第１図のようＶＣＮ型領域を使用する場合はこ
の領域１４中のリンの濃度の違いにより酸化膜１６の厚
さのばらつきが生じ、この結果、（１）式より表される
容量がばらつきが、本願はそのようなバラツキ全なくす
ことができる。
の領域１４中のリンの濃度の違いにより酸化膜１６の厚
さのばらつきが生じ、この結果、（１）式より表される
容量がばらつきが、本願はそのようなバラツキ全なくす
ことができる。
ただし Ｃｏ：コンデンサの単位面積当りの容量、ｔｓ
ｉｏ２：ｆｆ化膜の厚さ％ ｔＳＩＳＮ４ ：窒化
膜の厚さ、ε０：真空中の誘電率、ｇＢ＋ｏ２：酸化膜
の比誘電率（中３．７ ）％ ’１ｉ１３Ｎ４ ：窒
化膜の比誘電率（中７５人である。
ｉｏ２：ｆｆ化膜の厚さ％ ｔＳＩＳＮ４ ：窒化
膜の厚さ、ε０：真空中の誘電率、ｇＢ＋ｏ２：酸化膜
の比誘電率（中３．７ ）％ ’１ｉ１３Ｎ４ ：窒
化膜の比誘電率（中７５人である。
さらに、Ｐ型頭域５をシリコン基板表面のＮ型頭域２全
絶縁分離するためのＰ型頭域４と同時に形成することに
より、従来のＮ型領域電極を作るという余分な工程全不
要とすることができる。
絶縁分離するためのＰ型頭域４と同時に形成することに
より、従来のＮ型領域電極を作るという余分な工程全不
要とすることができる。
以上述べてきたように、不発明による半導体集積回路は
、従来製造方法による半導体集積回路の欠点を大幅に改
善でき、半導体集積回路の性能向上に資する処極めて大
である。
、従来製造方法による半導体集積回路の欠点を大幅に改
善でき、半導体集積回路の性能向上に資する処極めて大
である。
第１図は従来の半導体集積回路の断面図である。
１２・・・・・・窒化膜、１３・・・・・・フィールド
酸化膜、１４・・・・・・高不純物濃度Ｎ型領域、１５
．１８・・・・・・金属電極、１６・・・・・・酸化膜
、１７・・・・・・Ｐ型シリコン基板、 第２図（イ）乃至（ホ）は不発明の一実施例による半導
体集積回路の各製造工程における断面図である。 １・・・・・・高不純物濃度Ｎ型領域、２・・・・・・
Ｎ型領域、３・・・・・・Ｐ型シリコン基板、４・・・
・・・高不純物濃度Ｐ属領域、５・・・・・・高不純物
濃度Ｐ属領域（電極）、６・・・・・・酸化膜、７・・
・・・・窒化膜、８・・・・・・フィールド酸化膜、９
・・・・・・電極形成部分、１０．１１・・・・・・金
−２７３− 躬Ｚ図
酸化膜、１４・・・・・・高不純物濃度Ｎ型領域、１５
．１８・・・・・・金属電極、１６・・・・・・酸化膜
、１７・・・・・・Ｐ型シリコン基板、 第２図（イ）乃至（ホ）は不発明の一実施例による半導
体集積回路の各製造工程における断面図である。 １・・・・・・高不純物濃度Ｎ型領域、２・・・・・・
Ｎ型領域、３・・・・・・Ｐ型シリコン基板、４・・・
・・・高不純物濃度Ｐ属領域、５・・・・・・高不純物
濃度Ｐ属領域（電極）、６・・・・・・酸化膜、７・・
・・・・窒化膜、８・・・・・・フィールド酸化膜、９
・・・・・・電極形成部分、１０．１１・・・・・・金
−２７３− 躬Ｚ図
Claims (1)
- 耐酸化性膜を誘電体として利用した容量素子を有する半
導体集積回路において、前記耐酸化性膜が設けられる部
分の半導体表面部がＰ型であることを特徴とする半導体
集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5886383A JPS59184556A (ja) | 1983-04-04 | 1983-04-04 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5886383A JPS59184556A (ja) | 1983-04-04 | 1983-04-04 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59184556A true JPS59184556A (ja) | 1984-10-19 |
Family
ID=13096555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5886383A Pending JPS59184556A (ja) | 1983-04-04 | 1983-04-04 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59184556A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4805071A (en) * | 1987-11-30 | 1989-02-14 | Texas Instruments Incorporated | High voltage capacitor for integrated circuits |
| JPH01108758A (ja) * | 1987-10-21 | 1989-04-26 | Nec Corp | 半導体集積回路装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52102690A (en) * | 1976-02-25 | 1977-08-29 | Hitachi Ltd | Semiconductor capacitance device |
| JPS56153761A (en) * | 1980-04-28 | 1981-11-27 | Nec Corp | Manufacture of semiconductor device |
-
1983
- 1983-04-04 JP JP5886383A patent/JPS59184556A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52102690A (en) * | 1976-02-25 | 1977-08-29 | Hitachi Ltd | Semiconductor capacitance device |
| JPS56153761A (en) * | 1980-04-28 | 1981-11-27 | Nec Corp | Manufacture of semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01108758A (ja) * | 1987-10-21 | 1989-04-26 | Nec Corp | 半導体集積回路装置の製造方法 |
| JPH0622269B2 (ja) * | 1987-10-21 | 1994-03-23 | 日本電気株式会社 | 半導体集積回路装置の製造方法 |
| US4805071A (en) * | 1987-11-30 | 1989-02-14 | Texas Instruments Incorporated | High voltage capacitor for integrated circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0130736A2 (en) | Processes for making integrated circuit single FET and storage capacitor memory cells | |
| JPS6336566A (ja) | 半導体装置の製造方法 | |
| US4615746A (en) | Method of forming isolated island regions in a semiconductor substrate by selective etching and oxidation and devices formed therefrom | |
| JPS59184556A (ja) | 半導体集積回路 | |
| JPH0897225A (ja) | 半導体装置及びその製造方法 | |
| JP2826239B2 (ja) | コンデンサ | |
| JPS62229880A (ja) | 半導体装置及びその製造方法 | |
| JPS5994454A (ja) | 半導体装置とその製造方法 | |
| JPS63199454A (ja) | 半導体装置 | |
| JPS5825245A (ja) | 半導体集積回路およびその製法 | |
| JPS6153864B2 (ja) | ||
| JPS62111459A (ja) | 半導体装置の製造方法 | |
| JPS60111452A (ja) | 半導体装置 | |
| JPS6196748A (ja) | 誘電体分離基板及びその製造方法 | |
| JPS5889854A (ja) | 半導体装置 | |
| JPH03232266A (ja) | 半導体装置及びその製造方法 | |
| JPS6258670A (ja) | 半導体装置の製造方法 | |
| JPH04241465A (ja) | 電界効果型半導体装置の製造方法 | |
| JPS5867041A (ja) | 半導体集積回路 | |
| JPS61172347A (ja) | 半導体集積回路装置の製造方法 | |
| JPH02125654A (ja) | 半導体容量素子 | |
| JPH05218298A (ja) | 半導体装置 | |
| JPH09260396A (ja) | 高周波トランジスタ | |
| JPS6386475A (ja) | 半導体集積回路装置 | |
| JPH08204138A (ja) | 半導体装置 |