JPH08204138A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08204138A JPH08204138A JP2590195A JP2590195A JPH08204138A JP H08204138 A JPH08204138 A JP H08204138A JP 2590195 A JP2590195 A JP 2590195A JP 2590195 A JP2590195 A JP 2590195A JP H08204138 A JPH08204138 A JP H08204138A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- impurity diffusion
- insulating film
- semiconductor device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 ＭＩＳキャパシタを有する半導体装置におけ
るＭＩＳキャパシタの容量値の電圧依存性を抑制する。 【構成】 ｎ+ 型不純物拡散層５からなる下部電極とＳ
ｉ3 Ｎ4 膜８からなる絶縁膜とＡｌ電極９からなる上部
電極とによりＭＩＳキャパシタＣ1 を形成し、ｐ+ 型不
純物拡散層６からなる下部電極とＳｉ3 Ｎ4 膜８からな
る絶縁膜とＡｌ電極９からなる上部電極とによりＭＩＳ
キャパシタＣ2 を形成し、これらのＭＩＳキャパシタＣ
1 、Ｃ2 を並列接続する。ｎ+ 型不純物拡散層５および
ｐ+ 型不純物拡散層６の不純物濃度は等しくする。
るＭＩＳキャパシタの容量値の電圧依存性を抑制する。 【構成】 ｎ+ 型不純物拡散層５からなる下部電極とＳ
ｉ3 Ｎ4 膜８からなる絶縁膜とＡｌ電極９からなる上部
電極とによりＭＩＳキャパシタＣ1 を形成し、ｐ+ 型不
純物拡散層６からなる下部電極とＳｉ3 Ｎ4 膜８からな
る絶縁膜とＡｌ電極９からなる上部電極とによりＭＩＳ
キャパシタＣ2 を形成し、これらのＭＩＳキャパシタＣ
1 、Ｃ2 を並列接続する。ｎ+ 型不純物拡散層５および
ｐ+ 型不純物拡散層６の不純物濃度は等しくする。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置に関し、
特に、ＭＩＳキャパシタを用いる半導体装置に適用して
好適なものである。
特に、ＭＩＳキャパシタを用いる半導体装置に適用して
好適なものである。
【０００２】
【従来の技術】近年の電子機器の小型化、軽量化および
低消費電力化の要請に伴い、ＶＬＳＩなどの半導体装置
の高集積化および素子の微細化が著しく進展している。
こうした中、ＭＩＳキャパシタを用いる半導体装置、例
えばバイポーラＬＳＩやバイポーラ−ＣＭＯＳＬＳＩな
どにおいては、そのＭＩＳキャパシタの占有面積が大き
いため、高誘電率の誘電体材料の開発や現在一般的に用
いられている誘電体膜の薄膜化など、単位面積当たりの
容量の増加によるＭＩＳキャパシタの占有面積の低減が
望まれている。
低消費電力化の要請に伴い、ＶＬＳＩなどの半導体装置
の高集積化および素子の微細化が著しく進展している。
こうした中、ＭＩＳキャパシタを用いる半導体装置、例
えばバイポーラＬＳＩやバイポーラ−ＣＭＯＳＬＳＩな
どにおいては、そのＭＩＳキャパシタの占有面積が大き
いため、高誘電率の誘電体材料の開発や現在一般的に用
いられている誘電体膜の薄膜化など、単位面積当たりの
容量の増加によるＭＩＳキャパシタの占有面積の低減が
望まれている。
【０００３】図１１Ａに、ＭＩＳキャパシタを有する従
来の半導体装置（例えば、バイポーラＬＳＩ）のＭＩＳ
キャパシタ部の断面構造を示す。図１１Ａに示すよう
に、この従来の半導体装置においては、ｐ型シリコン
（Ｓｉ）基板１０１上にｎ型Ｓｉエピタキシャル層１０
２が設けられている。このｎ型Ｓｉエピタキシャル層１
０２には二酸化シリコン（ＳｉＯ2 ）膜からなるフィー
ルド絶縁膜１０３が選択的に設けられている。このフィ
ールド絶縁膜１０３の下側の部分におけるｎ型Ｓｉエピ
タキシャル層１０２およびｐ型Ｓｉ基板１０１中には、
チャネルストップ領域としてのｐ+ 型不純物拡散層１０
４が設けられている。これらのフィールド絶縁膜１０３
およびｐ+ 型不純物拡散層１０４により素子間分離が行
われている。フィールド絶縁膜１０３で囲まれた部分の
ｎ型Ｓｉエピタキシャル層１０２中にはｎ+ 型不純物拡
散層１０５が設けられている。さらに、ｎ型Ｓｉエピタ
キシャル層１０２上にはＳｉＯ2 膜からなる絶縁膜１０
６が設けられている。この絶縁膜１０６のうちのｎ+ 型
不純物拡散層１０５上の所定部分には開口１０６ａが設
けられている。そして、この開口１０６ａの部分におけ
るｎ+ 型不純物拡散層１０５上に窒化シリコン（Ｓｉ3
Ｎ4 ）膜１０７を介してアルミニウム（Ａｌ）電極１０
８が設けられている。この場合、ｎ+ 型不純物拡散層１
０５からなる下部電極と誘電体膜としてのＳｉ3 Ｎ4 膜
１０７とＡｌ電極１０８からなる上部電極とによりＭＩ
Ｓキャパシタが形成されている。また、絶縁膜１０６の
うちのｎ+型不純物拡散層１０５上の別の所定部分には
開口１０６ｂが設けられている。そして、この開口１０
６ｂの部分におけるｎ+ 型不純物拡散層１０５上にバリ
アメタル膜１０９を介してＡｌ電極１１０が設けられて
いる。
来の半導体装置（例えば、バイポーラＬＳＩ）のＭＩＳ
キャパシタ部の断面構造を示す。図１１Ａに示すよう
に、この従来の半導体装置においては、ｐ型シリコン
（Ｓｉ）基板１０１上にｎ型Ｓｉエピタキシャル層１０
２が設けられている。このｎ型Ｓｉエピタキシャル層１
０２には二酸化シリコン（ＳｉＯ2 ）膜からなるフィー
ルド絶縁膜１０３が選択的に設けられている。このフィ
ールド絶縁膜１０３の下側の部分におけるｎ型Ｓｉエピ
タキシャル層１０２およびｐ型Ｓｉ基板１０１中には、
チャネルストップ領域としてのｐ+ 型不純物拡散層１０
４が設けられている。これらのフィールド絶縁膜１０３
およびｐ+ 型不純物拡散層１０４により素子間分離が行
われている。フィールド絶縁膜１０３で囲まれた部分の
ｎ型Ｓｉエピタキシャル層１０２中にはｎ+ 型不純物拡
散層１０５が設けられている。さらに、ｎ型Ｓｉエピタ
キシャル層１０２上にはＳｉＯ2 膜からなる絶縁膜１０
６が設けられている。この絶縁膜１０６のうちのｎ+ 型
不純物拡散層１０５上の所定部分には開口１０６ａが設
けられている。そして、この開口１０６ａの部分におけ
るｎ+ 型不純物拡散層１０５上に窒化シリコン（Ｓｉ3
Ｎ4 ）膜１０７を介してアルミニウム（Ａｌ）電極１０
８が設けられている。この場合、ｎ+ 型不純物拡散層１
０５からなる下部電極と誘電体膜としてのＳｉ3 Ｎ4 膜
１０７とＡｌ電極１０８からなる上部電極とによりＭＩ
Ｓキャパシタが形成されている。また、絶縁膜１０６の
うちのｎ+型不純物拡散層１０５上の別の所定部分には
開口１０６ｂが設けられている。そして、この開口１０
６ｂの部分におけるｎ+ 型不純物拡散層１０５上にバリ
アメタル膜１０９を介してＡｌ電極１１０が設けられて
いる。
【０００４】
【発明が解決しようとする課題】上述の従来の半導体装
置におけるＭＩＳキャパシタの容量値は、ｎ+ 型不純物
拡散層１０５上の部分の絶縁膜１０６に形成された開口
１０６ａの面積と誘電体膜としてのＳｉ3 Ｎ4 膜１０７
の膜厚とにより決定される。したがって、この従来の半
導体装置においてＭＩＳキャパシタの単位面積当たりの
容量の増加によりこのＭＩＳキャパシタの占有面積の低
減を図るためには、Ｓｉ3 Ｎ4 膜１０７の薄膜化が必要
になる。
置におけるＭＩＳキャパシタの容量値は、ｎ+ 型不純物
拡散層１０５上の部分の絶縁膜１０６に形成された開口
１０６ａの面積と誘電体膜としてのＳｉ3 Ｎ4 膜１０７
の膜厚とにより決定される。したがって、この従来の半
導体装置においてＭＩＳキャパシタの単位面積当たりの
容量の増加によりこのＭＩＳキャパシタの占有面積の低
減を図るためには、Ｓｉ3 Ｎ4 膜１０７の薄膜化が必要
になる。
【０００５】しかしながら、Ｓｉ3 Ｎ4 膜１０７の薄膜
化に伴い、ＭＩＳキャパシタに印加される電圧の変動に
よるその容量値への影響が問題になってくる。例えば、
図１２に示すように、Ｓｉ3 Ｎ4 膜１０７の膜厚が５
２．９６ｎｍである場合と、Ｓｉ3 Ｎ4 膜１０７の膜厚
が３７．８ｎｍである場合とを比べると、膜厚がより小
さい後者の場合の方が電圧依存性が顕著である。
化に伴い、ＭＩＳキャパシタに印加される電圧の変動に
よるその容量値への影響が問題になってくる。例えば、
図１２に示すように、Ｓｉ3 Ｎ4 膜１０７の膜厚が５
２．９６ｎｍである場合と、Ｓｉ3 Ｎ4 膜１０７の膜厚
が３７．８ｎｍである場合とを比べると、膜厚がより小
さい後者の場合の方が電圧依存性が顕著である。
【０００６】これは次のような理由による。すなわち、
図１１Ｂに示すように、ＭＩＳキャパシタの容量は、Ｓ
ｉ3 Ｎ4 膜１０７による本来のＭＩＳ容量ＣM とこれに
直列に接続されたｎ+ 型不純物拡散層１０５の表面近傍
における空乏層容量ＣD とからなるが、Ｓｉ3 Ｎ4 膜１
０７の薄膜化に伴い、後者の空乏層容量ＣD の電圧依存
性が顕著になるためである。
図１１Ｂに示すように、ＭＩＳキャパシタの容量は、Ｓ
ｉ3 Ｎ4 膜１０７による本来のＭＩＳ容量ＣM とこれに
直列に接続されたｎ+ 型不純物拡散層１０５の表面近傍
における空乏層容量ＣD とからなるが、Ｓｉ3 Ｎ4 膜１
０７の薄膜化に伴い、後者の空乏層容量ＣD の電圧依存
性が顕著になるためである。
【０００７】したがって、この発明の目的は、ＭＩＳキ
ャパシタの容量値の電圧依存性を抑制することができる
半導体装置を提供することにある。
ャパシタの容量値の電圧依存性を抑制することができる
半導体装置を提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、この発明による半導体装置は、半導体基体（２）中
に設けられた第１導電型の第１の不純物拡散層（５）か
らなる第１の下部電極と、半導体基体（２）中に第１の
不純物拡散層（５）と分離して設けられ、かつ第１の不
純物拡散層（５）の不純物濃度とほぼ等しい不純物濃度
を有する第２導電型の第２の不純物拡散層（６）からな
る第２の下部電極と、第１の不純物拡散層（５）上に選
択的に設けられた第１の絶縁膜（８）と、第２の不純物
拡散層（６）上に選択的に設けられた第２の絶縁膜
（８）と、第１の絶縁膜（８）上に設けられた第１の上
部電極（９）と、第２の絶縁膜（８）上に設けられた第
２の上部電極（９）とを有し、第１の下部電極と第１の
絶縁膜（８）と第１の上部電極（９）とにより第１のＭ
ＩＳキャパシタ（Ｃ1 ）が形成されているとともに、第
２の下部電極と第２の絶縁膜（８）と第２の上部電極
（９）とにより第２のＭＩＳキャパシタ（Ｃ2 ）が形成
され、第１の下部電極と第２の下部電極とが互いに電気
的に接続され、かつ第１の上部電極と第２の上部電極と
が互いに電気的に接続されていることを特徴とするもの
である。
に、この発明による半導体装置は、半導体基体（２）中
に設けられた第１導電型の第１の不純物拡散層（５）か
らなる第１の下部電極と、半導体基体（２）中に第１の
不純物拡散層（５）と分離して設けられ、かつ第１の不
純物拡散層（５）の不純物濃度とほぼ等しい不純物濃度
を有する第２導電型の第２の不純物拡散層（６）からな
る第２の下部電極と、第１の不純物拡散層（５）上に選
択的に設けられた第１の絶縁膜（８）と、第２の不純物
拡散層（６）上に選択的に設けられた第２の絶縁膜
（８）と、第１の絶縁膜（８）上に設けられた第１の上
部電極（９）と、第２の絶縁膜（８）上に設けられた第
２の上部電極（９）とを有し、第１の下部電極と第１の
絶縁膜（８）と第１の上部電極（９）とにより第１のＭ
ＩＳキャパシタ（Ｃ1 ）が形成されているとともに、第
２の下部電極と第２の絶縁膜（８）と第２の上部電極
（９）とにより第２のＭＩＳキャパシタ（Ｃ2 ）が形成
され、第１の下部電極と第２の下部電極とが互いに電気
的に接続され、かつ第１の上部電極と第２の上部電極と
が互いに電気的に接続されていることを特徴とするもの
である。
【０００９】この発明においては、典型的には、半導体
基体（２）上に第３の絶縁膜（７）が設けられており、
第３の絶縁膜（７）のうちの第１の不純物拡散層（５）
上の第１の部分に設けられた第１の開口（７ａ）の部分
における第１の不純物拡散層（５）上に第１の絶縁膜
（８）が設けられているとともに、第３の絶縁膜（７）
のうちの第２の不純物拡散層（６）上の第２の部分に設
けられた第２の開口（７ｂ）の部分における第２の不純
物拡散層（６）上に第２の絶縁膜（８）が設けられてい
る。
基体（２）上に第３の絶縁膜（７）が設けられており、
第３の絶縁膜（７）のうちの第１の不純物拡散層（５）
上の第１の部分に設けられた第１の開口（７ａ）の部分
における第１の不純物拡散層（５）上に第１の絶縁膜
（８）が設けられているとともに、第３の絶縁膜（７）
のうちの第２の不純物拡散層（６）上の第２の部分に設
けられた第２の開口（７ｂ）の部分における第２の不純
物拡散層（６）上に第２の絶縁膜（８）が設けられてい
る。
【００１０】この発明の典型的な一実施形態において
は、第１の上部電極と第２の上部電極とは一体に形成さ
れている。
は、第１の上部電極と第２の上部電極とは一体に形成さ
れている。
【００１１】この発明の典型的な一実施形態において
は、第３の絶縁膜（７）のうちの第１の不純物拡散層
（７）上の第３の部分に設けられた第３の開口（７ｃ）
の部分における第１の不純物拡散層（５）上に第１の電
極（１１）が設けられているとともに、第３の絶縁膜
（７）のうちの第２の不純物拡散層（６）上の第４の部
分に設けられた第４の開口（７ｄ）の部分における第２
の不純物拡散層（６）上に第２の電極（１１）が設けら
れている。
は、第３の絶縁膜（７）のうちの第１の不純物拡散層
（７）上の第３の部分に設けられた第３の開口（７ｃ）
の部分における第１の不純物拡散層（５）上に第１の電
極（１１）が設けられているとともに、第３の絶縁膜
（７）のうちの第２の不純物拡散層（６）上の第４の部
分に設けられた第４の開口（７ｄ）の部分における第２
の不純物拡散層（６）上に第２の電極（１１）が設けら
れている。
【００１２】この発明の典型的な一実施形態において
は、第１の不純物拡散層（５）はｎ型であり、第２の不
純物拡散層（６）はｐ型である。
は、第１の不純物拡散層（５）はｎ型であり、第２の不
純物拡散層（６）はｐ型である。
【００１３】この発明の典型的な一実施形態において
は、第１の絶縁膜および第２の絶縁膜は窒化シリコン
（Ｓｉ3 Ｎ4 ）膜や二酸化シリコン（ＳｉＯ2 ）膜であ
る。
は、第１の絶縁膜および第２の絶縁膜は窒化シリコン
（Ｓｉ3 Ｎ4 ）膜や二酸化シリコン（ＳｉＯ2 ）膜であ
る。
【００１４】この発明において、半導体装置はＭＩＳキ
ャパシタを用いるものであれば基本的にはどのようなも
のであってもよいが、具体例を挙げると、バイポーラ集
積回路装置やバイポーラ−ＣＭＯＳ集積回路装置であ
る。
ャパシタを用いるものであれば基本的にはどのようなも
のであってもよいが、具体例を挙げると、バイポーラ集
積回路装置やバイポーラ−ＣＭＯＳ集積回路装置であ
る。
【００１５】
【作用】上述のように構成されたこの発明による半導体
装置によれば、第１のＭＩＳキャパシタの下部電極を構
成する第１の不純物拡散層と第２のＭＩＳキャパシタの
下部電極を構成する第２の不純物拡散層とは互いに導電
型が逆でしかも不純物濃度がほぼ等しいため、第１のＭ
ＩＳキャパシタの容量値の電圧依存性と第２のＭＩＳキ
ャパシタの容量値の電圧依存性とは相反関係にある。そ
して、第１のＭＩＳキャパシタと第２のＭＩＳキャパシ
タとは互いに並列接続されている。このため、第１のＭ
ＩＳキャパシタの電圧依存性と第２のＭＩＳキャパシタ
の電圧依存性とはほぼ完全に相殺される。したがって、
これらの第１のＭＩＳキャパシタおよび第２のＭＩＳキ
ャパシタの合成容量値、すなわちこれらの第１のＭＩＳ
キャパシタおよび第２のＭＩＳキャパシタを一つのＭＩ
Ｓキャパシタと見たときの容量値の電圧依存性をほぼ完
全に抑制することができる。これによって、電圧変動に
よるＭＩＳキャパシタの容量値への影響を抑制しつつ、
第１のＭＩＳキャパシタおよび第２のＭＩＳキャパシタ
の誘電体膜としての第１の絶縁膜および第２の絶縁膜の
薄膜化による単位面積当たりの容量の増加によりＭＩＳ
キャパシタの占有面積の低減を図ることができる。
装置によれば、第１のＭＩＳキャパシタの下部電極を構
成する第１の不純物拡散層と第２のＭＩＳキャパシタの
下部電極を構成する第２の不純物拡散層とは互いに導電
型が逆でしかも不純物濃度がほぼ等しいため、第１のＭ
ＩＳキャパシタの容量値の電圧依存性と第２のＭＩＳキ
ャパシタの容量値の電圧依存性とは相反関係にある。そ
して、第１のＭＩＳキャパシタと第２のＭＩＳキャパシ
タとは互いに並列接続されている。このため、第１のＭ
ＩＳキャパシタの電圧依存性と第２のＭＩＳキャパシタ
の電圧依存性とはほぼ完全に相殺される。したがって、
これらの第１のＭＩＳキャパシタおよび第２のＭＩＳキ
ャパシタの合成容量値、すなわちこれらの第１のＭＩＳ
キャパシタおよび第２のＭＩＳキャパシタを一つのＭＩ
Ｓキャパシタと見たときの容量値の電圧依存性をほぼ完
全に抑制することができる。これによって、電圧変動に
よるＭＩＳキャパシタの容量値への影響を抑制しつつ、
第１のＭＩＳキャパシタおよび第２のＭＩＳキャパシタ
の誘電体膜としての第１の絶縁膜および第２の絶縁膜の
薄膜化による単位面積当たりの容量の増加によりＭＩＳ
キャパシタの占有面積の低減を図ることができる。
【００１６】
【実施例】以下、この発明の一実施例について図面を参
照しながら説明する。図１および図２はこの発明の一実
施例による半導体装置を示し、特に、そのＭＩＳキャパ
シタ部を示したものである。ここで、図１は平面図、図
２は図１のＩＩ−ＩＩ線に沿っての断面図である。図示
は省略するが、この半導体装置が例えばバイポーラＬＳ
Ｉである場合にはＭＩＳキャパシタのほかにバイポーラ
トランジスタが設けられ、この半導体装置が例えばバイ
ポーラ−ＣＭＯＳＬＳＩである場合にはＭＩＳキャパシ
タのほかにバイポーラトランジスタおよびＣＭＯＳトラ
ンジスタが設けられている。
照しながら説明する。図１および図２はこの発明の一実
施例による半導体装置を示し、特に、そのＭＩＳキャパ
シタ部を示したものである。ここで、図１は平面図、図
２は図１のＩＩ−ＩＩ線に沿っての断面図である。図示
は省略するが、この半導体装置が例えばバイポーラＬＳ
Ｉである場合にはＭＩＳキャパシタのほかにバイポーラ
トランジスタが設けられ、この半導体装置が例えばバイ
ポーラ−ＣＭＯＳＬＳＩである場合にはＭＩＳキャパシ
タのほかにバイポーラトランジスタおよびＣＭＯＳトラ
ンジスタが設けられている。
【００１７】図１および図２に示すように、この一実施
例による半導体装置においては、ｐ型Ｓｉ基板１上にｎ
型Ｓｉエピタキシャル層２が設けられている。このｎ型
Ｓｉエピタキシャル層２の表面にはＳｉＯ2 膜からなる
フィールド絶縁膜３が選択的に設けられている。このフ
ィールド絶縁膜３の下側の部分におけるｎ型Ｓｉエピタ
キシャル層２およびｐ型Ｓｉ基板１中にはチャネルスト
ップ領域としてのｐ+型不純物拡散層４が設けられてい
る。これらのフィールド絶縁膜３およびｐ+ 型不純物拡
散層４により素子間分離が行われている。また、フィー
ルド絶縁膜３で囲まれた一つの部分のｎ型Ｓｉエピタキ
シャル層２中にはｎ+ 型不純物拡散層５が設けられ、フ
ィールド絶縁膜３で囲まれたもう一つの部分のｎ型Ｓｉ
エピタキシャル層２中にはｐ+ 型不純物拡散層６が設け
られている。この場合、これらのｎ+ 型不純物拡散層５
およびｐ+ 型不純物拡散層６の不純物濃度は互いに等し
く設定されている。具体的には、これらのｎ+ 型不純物
拡散層５およびｐ+ 型不純物拡散層６の不純物濃度は表
面濃度で例えば１×１０18〜１×１０20ｃｍ-3である。
また、これらのｎ+ 型不純物拡散層５およびｐ+ 型不純
物拡散層６の面積は互いに等しく設定されている。
例による半導体装置においては、ｐ型Ｓｉ基板１上にｎ
型Ｓｉエピタキシャル層２が設けられている。このｎ型
Ｓｉエピタキシャル層２の表面にはＳｉＯ2 膜からなる
フィールド絶縁膜３が選択的に設けられている。このフ
ィールド絶縁膜３の下側の部分におけるｎ型Ｓｉエピタ
キシャル層２およびｐ型Ｓｉ基板１中にはチャネルスト
ップ領域としてのｐ+型不純物拡散層４が設けられてい
る。これらのフィールド絶縁膜３およびｐ+ 型不純物拡
散層４により素子間分離が行われている。また、フィー
ルド絶縁膜３で囲まれた一つの部分のｎ型Ｓｉエピタキ
シャル層２中にはｎ+ 型不純物拡散層５が設けられ、フ
ィールド絶縁膜３で囲まれたもう一つの部分のｎ型Ｓｉ
エピタキシャル層２中にはｐ+ 型不純物拡散層６が設け
られている。この場合、これらのｎ+ 型不純物拡散層５
およびｐ+ 型不純物拡散層６の不純物濃度は互いに等し
く設定されている。具体的には、これらのｎ+ 型不純物
拡散層５およびｐ+ 型不純物拡散層６の不純物濃度は表
面濃度で例えば１×１０18〜１×１０20ｃｍ-3である。
また、これらのｎ+ 型不純物拡散層５およびｐ+ 型不純
物拡散層６の面積は互いに等しく設定されている。
【００１８】ｎ型Ｓｉエピタキシャル層２上には例えば
ＳｉＯ2 膜からなる絶縁膜７が設けられている。この絶
縁膜７の膜厚は例えば６００ｎｍ程度である。この絶縁
膜７のうちのｎ+ 型不純物拡散層５上の所定部分には開
口７ａが設けられ、ｐ+ 型不純物拡散層６上の所定部分
には開口７ｂが設けられている。これらの開口７ａ、７
ｂの面積は互いに等しく設定されている。開口７ａの部
分におけるｎ+ 型不純物拡散層５上および開口７ｂの部
分におけるｐ+ 型不純物拡散層６上にはそれぞれＳｉ3
Ｎ4 膜８が設けられている。そして、ｎ+ 型不純物拡散
層５上のＳｉ3Ｎ4 膜８およびｐ+ 型不純物拡散層６上
のＳｉ3 Ｎ4 膜８上にＡｌ電極９が設けられている。
ＳｉＯ2 膜からなる絶縁膜７が設けられている。この絶
縁膜７の膜厚は例えば６００ｎｍ程度である。この絶縁
膜７のうちのｎ+ 型不純物拡散層５上の所定部分には開
口７ａが設けられ、ｐ+ 型不純物拡散層６上の所定部分
には開口７ｂが設けられている。これらの開口７ａ、７
ｂの面積は互いに等しく設定されている。開口７ａの部
分におけるｎ+ 型不純物拡散層５上および開口７ｂの部
分におけるｐ+ 型不純物拡散層６上にはそれぞれＳｉ3
Ｎ4 膜８が設けられている。そして、ｎ+ 型不純物拡散
層５上のＳｉ3Ｎ4 膜８およびｐ+ 型不純物拡散層６上
のＳｉ3 Ｎ4 膜８上にＡｌ電極９が設けられている。
【００１９】さらに、絶縁膜７のうちのｎ+ 型不純物拡
散層５上の所定部分には開口７ｃが設けられ、ｐ+ 型不
純物拡散層６上の所定部分には開口７ｄが設けられてい
る。そして、開口７ｃの部分におけるｎ+ 型不純物拡散
層５および開口７ｄの部分におけるｐ+ 型不純物拡散層
６にバリアメタル膜１０を介してＡｌ配線１１が接続さ
れている。
散層５上の所定部分には開口７ｃが設けられ、ｐ+ 型不
純物拡散層６上の所定部分には開口７ｄが設けられてい
る。そして、開口７ｃの部分におけるｎ+ 型不純物拡散
層５および開口７ｄの部分におけるｐ+ 型不純物拡散層
６にバリアメタル膜１０を介してＡｌ配線１１が接続さ
れている。
【００２０】この一実施例による半導体装置において
は、下部電極としてのｎ+ 型不純物拡散層５と誘電体膜
としてのＳｉ3 Ｎ4 膜８と上部電極としてのＡｌ電極９
とによりＭＩＳキャパシタＣ1 が形成されている。ま
た、下部電極としてのｐ+ 型不純物拡散層６と誘電体膜
としてのＳｉ3 Ｎ4 膜８と上部電極としてのＡｌ電極９
とによりＭＩＳキャパシタＣ2 が形成されている。この
場合、これらのＭＩＳキャパシタＣ1 、Ｃ2 の上部電極
はともにＡｌ電極９により形成されており、また、ＭＩ
ＳキャパシタＣ1 の下部電極としてのｎ+ 型不純物拡散
層５およびＭＩＳキャパシタＣ2 の下部電極としてのｐ
+ 型不純物拡散層６はＡｌ配線１１により互いに接続さ
れている。すなわち、これらのＭＩＳキャパシタＣ1 、
Ｃ2 はＡ端子およびＢ端子間に並列接続されている。
は、下部電極としてのｎ+ 型不純物拡散層５と誘電体膜
としてのＳｉ3 Ｎ4 膜８と上部電極としてのＡｌ電極９
とによりＭＩＳキャパシタＣ1 が形成されている。ま
た、下部電極としてのｐ+ 型不純物拡散層６と誘電体膜
としてのＳｉ3 Ｎ4 膜８と上部電極としてのＡｌ電極９
とによりＭＩＳキャパシタＣ2 が形成されている。この
場合、これらのＭＩＳキャパシタＣ1 、Ｃ2 の上部電極
はともにＡｌ電極９により形成されており、また、ＭＩ
ＳキャパシタＣ1 の下部電極としてのｎ+ 型不純物拡散
層５およびＭＩＳキャパシタＣ2 の下部電極としてのｐ
+ 型不純物拡散層６はＡｌ配線１１により互いに接続さ
れている。すなわち、これらのＭＩＳキャパシタＣ1 、
Ｃ2 はＡ端子およびＢ端子間に並列接続されている。
【００２１】次に、上述のように構成されたこの一実施
例による半導体装置の製造方法について説明する。
例による半導体装置の製造方法について説明する。
【００２２】図３に示すように、まず、ｐ型Ｓｉ基板１
上にｎ型Ｓｉエピタキシャル層２を成長させる。次に、
素子間分離領域の部分のｎ型Ｓｉエピタキシャル層２に
ｐ型不純物、例えばホウ素（Ｂ）をイオン注入した後、
素子間分離領域の部分のｎ型Ｓｉエピタキシャル層２を
選択的に熱酸化してフィールド絶縁膜３を形成する。こ
の熱酸化の際には、先にイオン注入されたｐ型不純物に
よりフィールド絶縁膜３の下側の部分にｐ+ 型不純物拡
散層４が形成される。
上にｎ型Ｓｉエピタキシャル層２を成長させる。次に、
素子間分離領域の部分のｎ型Ｓｉエピタキシャル層２に
ｐ型不純物、例えばホウ素（Ｂ）をイオン注入した後、
素子間分離領域の部分のｎ型Ｓｉエピタキシャル層２を
選択的に熱酸化してフィールド絶縁膜３を形成する。こ
の熱酸化の際には、先にイオン注入されたｐ型不純物に
よりフィールド絶縁膜３の下側の部分にｐ+ 型不純物拡
散層４が形成される。
【００２３】次に、図４に示すように、ｎ型Ｓｉエピタ
キシャル層２上に例えばＳｉＯ2 膜からなる絶縁膜１２
を形成した後、フィールド絶縁膜３で囲まれた一つの部
分のｎ型Ｓｉエピタキシャル層２中にｎ型不純物、例え
ばヒ素（Ａｓ）を選択的にイオン注入してｎ+ 型不純物
拡散層５を形成する。このｎ+ 型不純物拡散層５は、例
えば半導体装置がバイポーラＬＳＩである場合にはｎｐ
ｎトランジスタのコレクタ取り出し層や縦型ｐｎｐトラ
ンジスタのグラフトベース層の形成時に同時に形成する
ことができ、例えば半導体装置がバイポーラ−ＣＭＯＳ
ＬＳＩである場合にはｎチャネルＭＩＳトランジスタの
ソース領域およびドレイン領域の形成時に同時に形成す
ることができる。このとき、ｎ+ 型不純物拡散層５を形
成することによる製造工程の増加はない。
キシャル層２上に例えばＳｉＯ2 膜からなる絶縁膜１２
を形成した後、フィールド絶縁膜３で囲まれた一つの部
分のｎ型Ｓｉエピタキシャル層２中にｎ型不純物、例え
ばヒ素（Ａｓ）を選択的にイオン注入してｎ+ 型不純物
拡散層５を形成する。このｎ+ 型不純物拡散層５は、例
えば半導体装置がバイポーラＬＳＩである場合にはｎｐ
ｎトランジスタのコレクタ取り出し層や縦型ｐｎｐトラ
ンジスタのグラフトベース層の形成時に同時に形成する
ことができ、例えば半導体装置がバイポーラ−ＣＭＯＳ
ＬＳＩである場合にはｎチャネルＭＩＳトランジスタの
ソース領域およびドレイン領域の形成時に同時に形成す
ることができる。このとき、ｎ+ 型不純物拡散層５を形
成することによる製造工程の増加はない。
【００２４】次に、図５に示すように、フィールド絶縁
膜３で囲まれたもう一つの部分のｎ型Ｓｉエピタキシャ
ル層２中にｐ型不純物、例えばＢを選択的にイオン注入
してｐ+ 型不純物拡散層６を形成する。このｐ+ 型不純
物拡散層６は、例えば半導体装置がバイポーラＬＳＩで
ある場合にはｎｐｎトランジスタのグラフトベース層の
形成時に同時に形成することができ、例えば半導体装置
がバイポーラ−ＣＭＯＳＬＳＩである場合にはｐチャネ
ルＭＩＳトランジスタのソース領域およびドレイン領域
の形成時に同時に形成することができる。このとき、ｐ
+ 型不純物拡散層６を形成することによる製造工程の増
加はない。
膜３で囲まれたもう一つの部分のｎ型Ｓｉエピタキシャ
ル層２中にｐ型不純物、例えばＢを選択的にイオン注入
してｐ+ 型不純物拡散層６を形成する。このｐ+ 型不純
物拡散層６は、例えば半導体装置がバイポーラＬＳＩで
ある場合にはｎｐｎトランジスタのグラフトベース層の
形成時に同時に形成することができ、例えば半導体装置
がバイポーラ−ＣＭＯＳＬＳＩである場合にはｐチャネ
ルＭＩＳトランジスタのソース領域およびドレイン領域
の形成時に同時に形成することができる。このとき、ｐ
+ 型不純物拡散層６を形成することによる製造工程の増
加はない。
【００２５】次に、絶縁膜１２をエッチング除去した
後、図６に示すように、例えばＣＶＤ法により全面に例
えばＳｉＯ2 膜からなる絶縁膜７を形成し、この絶縁膜
７の所定部分をドライエッチング法やウエットエッチン
グ法によりエッチング除去して開口７ａ、７ｂを形成す
る。
後、図６に示すように、例えばＣＶＤ法により全面に例
えばＳｉＯ2 膜からなる絶縁膜７を形成し、この絶縁膜
７の所定部分をドライエッチング法やウエットエッチン
グ法によりエッチング除去して開口７ａ、７ｂを形成す
る。
【００２６】次に、図７に示すように、ＣＶＤ法により
全面にＳｉ3 Ｎ4 膜８を形成する。次に、図１および図
２に示すように、このＳｉ3 Ｎ4 膜８をパターニングし
て絶縁膜７の開口７ａ、７ｂの部分にのみこのＳｉ3 Ｎ
4 膜８を残した後、絶縁膜７の所定部分をドライエッチ
ング法やウエットエッチング法によりエッチング除去し
て開口７ｃ、７ｄを形成する。次に、これらの開口７
ｃ、７ｄの部分にバリアメタル膜１０を形成した後、全
面にＡｌ膜を形成し、これをパターニングしてＡｌ電極
９およびＡｌ配線１１を形成する。以上により、目的と
する半導体装置が完成される。
全面にＳｉ3 Ｎ4 膜８を形成する。次に、図１および図
２に示すように、このＳｉ3 Ｎ4 膜８をパターニングし
て絶縁膜７の開口７ａ、７ｂの部分にのみこのＳｉ3 Ｎ
4 膜８を残した後、絶縁膜７の所定部分をドライエッチ
ング法やウエットエッチング法によりエッチング除去し
て開口７ｃ、７ｄを形成する。次に、これらの開口７
ｃ、７ｄの部分にバリアメタル膜１０を形成した後、全
面にＡｌ膜を形成し、これをパターニングしてＡｌ電極
９およびＡｌ配線１１を形成する。以上により、目的と
する半導体装置が完成される。
【００２７】この一実施例による半導体装置におけるＭ
ＩＳキャパシタＣ1 の容量値の電圧依存性、ＭＩＳキャ
パシタＣ2 の容量値の電圧依存性およびこれらのＭＩＳ
キャパシタＣ1 、Ｃ2 の合成容量値の電圧依存性の測定
結果の一例をそれぞれ図８、図９および図１０に示す。
ここで、図８、図９および図１０の横軸は、Ａ端子を接
地したときのＢ端子への印加電圧を示す。
ＩＳキャパシタＣ1 の容量値の電圧依存性、ＭＩＳキャ
パシタＣ2 の容量値の電圧依存性およびこれらのＭＩＳ
キャパシタＣ1 、Ｃ2 の合成容量値の電圧依存性の測定
結果の一例をそれぞれ図８、図９および図１０に示す。
ここで、図８、図９および図１０の横軸は、Ａ端子を接
地したときのＢ端子への印加電圧を示す。
【００２８】図８に示すように、ＭＩＳキャパシタＣ1
の容量値は、Ｂ端子印加電圧が正方向に増大するにつれ
て増加する。これは、ＭＩＳキャパシタＣ1 の下部電極
はｎ+ 型不純物拡散層５により形成されているため、Ｂ
端子印加電圧が正方向に増大するにつれてこのｎ+ 型不
純物拡散層５の表面近傍の空乏層容量が増加するためで
ある。逆に、Ｂ端子印加電圧が負方向に増大するにつれ
てこのｎ+ 型不純物拡散層５の表面近傍の空乏層容量は
減少するため、ＭＩＳキャパシタＣ1 の容量値は減少す
る。これに対して、図９に示すように、ＭＩＳキャパシ
タＣ2 の容量値は、Ｂ端子印加電圧が正方向に増大する
につれて減少する。これは、ＭＩＳキャパシタＣ2 の下
部電極はｐ+ 型不純物拡散層６により形成されているた
め、Ｂ端子印加電圧が正方向に増大するにつれてこのｐ
+ 型不純物拡散層６の表面近傍の空乏層容量が減少する
ためである。逆に、Ｂ端子印加電圧が負方向に増大する
につれてこのｐ+ 型不純物拡散層６の表面近傍の空乏層
容量は増加するため、ＭＩＳキャパシタＣ2 の容量値は
増加する。また、この場合、これらのｎ+ 型不純物拡散
層５およびｐ+ 型不純物拡散層６の不純物濃度は互いに
等しい。このため、ＭＩＳキャパシタＣ1 の容量値の電
圧依存性とＭＩＳキャパシタＣ2 の容量値の電圧依存性
とは完全に相反関係にある。そして、これらのＭＩＳキ
ャパシタＣ1およびＭＩＳキャパシタＣ2 はＡ端子およ
びＢ端子の間に並列接続されている。このため、これら
のＭＩＳキャパシタＣ1 およびＭＩＳキャパシタＣ2 の
合成容量値の電圧依存性は相殺され、図１０に示すよう
に、電圧依存性はなくなる。
の容量値は、Ｂ端子印加電圧が正方向に増大するにつれ
て増加する。これは、ＭＩＳキャパシタＣ1 の下部電極
はｎ+ 型不純物拡散層５により形成されているため、Ｂ
端子印加電圧が正方向に増大するにつれてこのｎ+ 型不
純物拡散層５の表面近傍の空乏層容量が増加するためで
ある。逆に、Ｂ端子印加電圧が負方向に増大するにつれ
てこのｎ+ 型不純物拡散層５の表面近傍の空乏層容量は
減少するため、ＭＩＳキャパシタＣ1 の容量値は減少す
る。これに対して、図９に示すように、ＭＩＳキャパシ
タＣ2 の容量値は、Ｂ端子印加電圧が正方向に増大する
につれて減少する。これは、ＭＩＳキャパシタＣ2 の下
部電極はｐ+ 型不純物拡散層６により形成されているた
め、Ｂ端子印加電圧が正方向に増大するにつれてこのｐ
+ 型不純物拡散層６の表面近傍の空乏層容量が減少する
ためである。逆に、Ｂ端子印加電圧が負方向に増大する
につれてこのｐ+ 型不純物拡散層６の表面近傍の空乏層
容量は増加するため、ＭＩＳキャパシタＣ2 の容量値は
増加する。また、この場合、これらのｎ+ 型不純物拡散
層５およびｐ+ 型不純物拡散層６の不純物濃度は互いに
等しい。このため、ＭＩＳキャパシタＣ1 の容量値の電
圧依存性とＭＩＳキャパシタＣ2 の容量値の電圧依存性
とは完全に相反関係にある。そして、これらのＭＩＳキ
ャパシタＣ1およびＭＩＳキャパシタＣ2 はＡ端子およ
びＢ端子の間に並列接続されている。このため、これら
のＭＩＳキャパシタＣ1 およびＭＩＳキャパシタＣ2 の
合成容量値の電圧依存性は相殺され、図１０に示すよう
に、電圧依存性はなくなる。
【００２９】以上のように、この一実施例によれば、ｎ
+ 型不純物拡散層５からなる下部電極とＳｉ3 Ｎ4 膜８
とＡｌ電極９からなる上部電極とにより形成されたＭＩ
ＳキャパシタＣ1 とｐ+ 型不純物拡散層６からなる下部
電極とＳｉ3 Ｎ4 膜８とＡｌ電極９からなる上部電極と
により形成されたＭＩＳキャパシタＣ2 とが互いに並列
接続され、しかもｎ+ 型不純物拡散層５およびｐ+ 型不
純物拡散層６の不純物濃度は互いに等しいので、これら
のＭＩＳキャパシタＣ1 およびＭＩＳキャパシタＣ2 の
合成容量値の電圧依存性をなくすことができる。このた
め、Ｓｉ3 Ｎ4膜８を薄膜化しても、電圧変動によるＭ
ＩＳキャパシタＣ1 およびＭＩＳキャパシタＣ2 の合成
容量値への影響が生じることがない。したがって、Ｓｉ
3 Ｎ4 膜８の薄膜化による単位面積当たりの容量の増加
により、ＭＩＳキャパシタＣ1 およびＭＩＳキャパシタ
Ｃ2 の占有面積の低減を図ることができる。
+ 型不純物拡散層５からなる下部電極とＳｉ3 Ｎ4 膜８
とＡｌ電極９からなる上部電極とにより形成されたＭＩ
ＳキャパシタＣ1 とｐ+ 型不純物拡散層６からなる下部
電極とＳｉ3 Ｎ4 膜８とＡｌ電極９からなる上部電極と
により形成されたＭＩＳキャパシタＣ2 とが互いに並列
接続され、しかもｎ+ 型不純物拡散層５およびｐ+ 型不
純物拡散層６の不純物濃度は互いに等しいので、これら
のＭＩＳキャパシタＣ1 およびＭＩＳキャパシタＣ2 の
合成容量値の電圧依存性をなくすことができる。このた
め、Ｓｉ3 Ｎ4膜８を薄膜化しても、電圧変動によるＭ
ＩＳキャパシタＣ1 およびＭＩＳキャパシタＣ2 の合成
容量値への影響が生じることがない。したがって、Ｓｉ
3 Ｎ4 膜８の薄膜化による単位面積当たりの容量の増加
により、ＭＩＳキャパシタＣ1 およびＭＩＳキャパシタ
Ｃ2 の占有面積の低減を図ることができる。
【００３０】以上、この発明の一実施例について具体的
に説明したが、この発明は、上述の実施例に限定される
ものではなく、この発明の技術的思想に基づく各種の変
形が可能である。
に説明したが、この発明は、上述の実施例に限定される
ものではなく、この発明の技術的思想に基づく各種の変
形が可能である。
【００３１】例えば、上述の一実施例においては、ＭＩ
ＳキャパシタＣ1 およびＭＩＳキャパシタＣ2 の誘電体
膜としてＳｉ3 Ｎ4 膜８を用いているが、誘電体膜とし
ては例えばＳｉＯ2 膜を用いてもよい。
ＳキャパシタＣ1 およびＭＩＳキャパシタＣ2 の誘電体
膜としてＳｉ3 Ｎ4 膜８を用いているが、誘電体膜とし
ては例えばＳｉＯ2 膜を用いてもよい。
【００３２】
【発明の効果】以上説明したように、この発明による半
導体装置によれば、第１のＭＩＳキャパシタおよび第２
のＭＩＳキャパシタは互いに並列接続されており、しか
も第１のＭＩＳキャパシタの下部電極としての第１の不
純物拡散層および第２のＭＩＳキャパシタの下部電極と
しての第２の不純物拡散層は互いに導電型が逆でかつ不
純物濃度がほぼ等しいので、第１のＭＩＳキャパシタの
容量値の電圧依存性と第２のＭＩＳキャパシタの容量値
の電圧依存性とは相殺され、したがってこれらの第１の
ＭＩＳキャパシタおよび第２のＭＩＳキャパシタの合成
容量値、すなわちこれらの第１のＭＩＳキャパシタおよ
び第２のＭＩＳキャパシタを一つのＭＩＳキャパシタと
見たときの容量値の電圧依存性を抑制することができ
る。
導体装置によれば、第１のＭＩＳキャパシタおよび第２
のＭＩＳキャパシタは互いに並列接続されており、しか
も第１のＭＩＳキャパシタの下部電極としての第１の不
純物拡散層および第２のＭＩＳキャパシタの下部電極と
しての第２の不純物拡散層は互いに導電型が逆でかつ不
純物濃度がほぼ等しいので、第１のＭＩＳキャパシタの
容量値の電圧依存性と第２のＭＩＳキャパシタの容量値
の電圧依存性とは相殺され、したがってこれらの第１の
ＭＩＳキャパシタおよび第２のＭＩＳキャパシタの合成
容量値、すなわちこれらの第１のＭＩＳキャパシタおよ
び第２のＭＩＳキャパシタを一つのＭＩＳキャパシタと
見たときの容量値の電圧依存性を抑制することができ
る。
【図１】この発明の一実施例による半導体装置を示す平
面図である。
面図である。
【図２】図１のＩＩ−ＩＩ線に沿っての断面図である。
【図３】この発明の一実施例による半導体装置の製造方
法を説明するための断面図である。
法を説明するための断面図である。
【図４】この発明の一実施例による半導体装置の製造方
法を説明するための断面図である。
法を説明するための断面図である。
【図５】この発明の一実施例による半導体装置の製造方
法を説明するための断面図である。
法を説明するための断面図である。
【図６】この発明の一実施例による半導体装置の製造方
法を説明するための断面図である。
法を説明するための断面図である。
【図７】この発明の一実施例による半導体装置の製造方
法を説明するための断面図である。
法を説明するための断面図である。
【図８】この発明の一実施例による半導体装置における
ＭＩＳキャパシタＣ1 の容量値の電圧依存性の測定結果
の一例を示すグラフである。
ＭＩＳキャパシタＣ1 の容量値の電圧依存性の測定結果
の一例を示すグラフである。
【図９】この発明の一実施例による半導体装置における
ＭＩＳキャパシタＣ2 の容量値の電圧依存性の測定結果
の一例を示すグラフである。
ＭＩＳキャパシタＣ2 の容量値の電圧依存性の測定結果
の一例を示すグラフである。
【図１０】この発明の一実施例による半導体装置におけ
るＭＩＳキャパシタＣ2 およびＭＩＳキャパシタＣ2 の
合成容量値の電圧依存性の測定結果の一例を示すグラフ
である。
るＭＩＳキャパシタＣ2 およびＭＩＳキャパシタＣ2 の
合成容量値の電圧依存性の測定結果の一例を示すグラフ
である。
【図１１】従来の半導体装置を示す断面図である。
【図１２】図１に示す半導体装置におけるＭＩＳキャパ
シタの容量値の電圧依存性の測定結果の一例を示す断面
図である。
シタの容量値の電圧依存性の測定結果の一例を示す断面
図である。
１ ｐ型Ｓｉ基板 ２ ｎ型Ｓｉエピタキシャル層 ３ フィールド絶縁膜 ４、６ ｐ+ 型不純物拡散層 ５ ｎ+ 型不純物拡散層 ７ 絶縁膜 ７ａ〜７ｄ 開口 ８ Ｓｉ3 Ｎ4 膜 ９ Ａｌ電極 １１ Ａｌ配線
Claims (9)
- 【請求項１】 半導体基体中に設けられた第１導電型の
第１の不純物拡散層からなる第１の下部電極と、 上記半導体基体中に上記第１の不純物拡散層と分離して
設けられ、かつ上記第１の不純物拡散層の不純物濃度と
ほぼ等しい不純物濃度を有する第２導電型の第２の不純
物拡散層からなる第２の下部電極と、 上記第１の不純物拡散層上に選択的に設けられた第１の
絶縁膜と、 上記第２の不純物拡散層上に選択的に設けられた第２の
絶縁膜と、 上記第１の絶縁膜上に設けられた第１の上部電極と、 上記第２の絶縁膜上に設けられた第２の上部電極とを有
し、 上記第１の下部電極と上記第１の絶縁膜と上記第１の上
部電極とにより第１のＭＩＳキャパシタが形成されてい
るとともに、上記第２の下部電極と上記第２の絶縁膜と
上記第２の上部電極とにより第２のＭＩＳキャパシタが
形成され、 上記第１の下部電極と上記第２の下部電極とが互いに電
気的に接続され、かつ上記第１の上部電極と上記第２の
上部電極とが互いに電気的に接続されていることを特徴
とする半導体装置。 - 【請求項２】 上記半導体基体上に第３の絶縁膜が設け
られており、上記第３の絶縁膜のうちの上記第１の不純
物拡散層上の第１の部分に設けられた第１の開口の部分
における上記第１の不純物拡散層上に上記第１の絶縁膜
が設けられているとともに、上記第３の絶縁膜のうちの
上記第２の不純物拡散層上の第２の部分に設けられた第
２の開口の部分における上記第２の不純物拡散層上に上
記第２の絶縁膜が設けられていることを特徴とする請求
項１記載の半導体装置。 - 【請求項３】 上記第１の上部電極と上記第２の上部電
極とは一体に形成されていることを特徴とする請求項１
記載の半導体装置。 - 【請求項４】 上記第３の絶縁膜のうちの上記第１の不
純物拡散層上の第３の部分に設けられた第３の開口の部
分における上記第１の不純物拡散層上に第１の電極が設
けられているとともに、上記第３の絶縁膜のうちの上記
第２の不純物拡散層上の第４の部分に設けられた第４の
開口の部分における上記第２の不純物拡散層上に第２の
電極が設けられていることを特徴とする請求項１記載の
半導体装置。 - 【請求項５】 上記第１の電極と上記第２の電極とは一
体に形成されていることを特徴とする請求項４記載の半
導体装置。 - 【請求項６】 上記第１の不純物拡散層はｎ型であり、
上記第２の不純物拡散層はｐ型であることを特徴とする
請求項１記載の半導体装置。 - 【請求項７】 上記第１の絶縁膜および上記第２の絶縁
膜は窒化シリコン膜または二酸化シリコン膜であること
を特徴とする請求項１記載の半導体装置。 - 【請求項８】 上記半導体装置はバイポーラ集積回路装
置であることを特徴とする請求項１記載の半導体装置。 - 【請求項９】 上記半導体装置はバイポーラ−ＣＭＯＳ
集積回路装置であることを特徴とする請求項１記載の半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2590195A JPH08204138A (ja) | 1995-01-20 | 1995-01-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2590195A JPH08204138A (ja) | 1995-01-20 | 1995-01-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08204138A true JPH08204138A (ja) | 1996-08-09 |
Family
ID=12178698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2590195A Pending JPH08204138A (ja) | 1995-01-20 | 1995-01-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08204138A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002158331A (ja) * | 2000-11-21 | 2002-05-31 | Mitsumi Electric Co Ltd | 半導体容量素子及びそれを用いた半導体集積回路 |
-
1995
- 1995-01-20 JP JP2590195A patent/JPH08204138A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002158331A (ja) * | 2000-11-21 | 2002-05-31 | Mitsumi Electric Co Ltd | 半導体容量素子及びそれを用いた半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4918026A (en) | Process for forming vertical bipolar transistors and high voltage CMOS in a single integrated circuit chip | |
| JPH0644603B2 (ja) | 半導体装置とその製法 | |
| JPH118352A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2007258758A (ja) | アナログ機能のためのキャパシターの製造方法 | |
| JP3104660B2 (ja) | 半導体装置およびその製造方法 | |
| JP3782962B2 (ja) | ＳｉＧｅＢｉＣＭＯＳ集積化技法によるポリシリコン−ポリシリコン間キャパシタの形成方法 | |
| JPH11135799A (ja) | 半導体集積回路及びその製造方法 | |
| US6611030B1 (en) | Cmosfet with conductive, grounded backside connected to the wiring layer through a hole that separates the Mosfets | |
| JPH08204138A (ja) | 半導体装置 | |
| JPH06291262A (ja) | 半導体装置の製造方法 | |
| US6479338B2 (en) | CMOS device and method of manufacturing the same | |
| JP2840488B2 (ja) | 半導体集積回路とその製造方法 | |
| JP2845544B2 (ja) | 半導体装置の製造方法 | |
| JPH04267554A (ja) | ＢｉＭＯＳ半導体装置及びその製造方法 | |
| JPH09213708A (ja) | ラテラル・バイポーラトランジスタおよびその製造方法 | |
| JPH06302779A (ja) | 半導体装置及びその製造方法 | |
| KR100305625B1 (ko) | 반도체장치및그의제조방법 | |
| JPH06151709A (ja) | コンデンサ | |
| JPH1187530A (ja) | 半導体装置およびその製造方法 | |
| JP2003086703A (ja) | 半導体装置及びその製造方法 | |
| JPH11121699A (ja) | 半導体装置 | |
| JPH09219493A (ja) | 抵抗素子及びこの製造方法並びにそれが集積された半導体装置 | |
| JPH0927562A (ja) | 集積回路の製造方法 | |
| JPH10242398A (ja) | 半導体集積回路の製造方法 | |
| JPS632365A (ja) | 半導体集積回路の製造方法 |