JPS6226854A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6226854A JPS6226854A JP60166439A JP16643985A JPS6226854A JP S6226854 A JPS6226854 A JP S6226854A JP 60166439 A JP60166439 A JP 60166439A JP 16643985 A JP16643985 A JP 16643985A JP S6226854 A JPS6226854 A JP S6226854A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact window
- insulating film
- forming
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
絶縁破壊接続方式のＦＲＯＭの形成方法であって、ドレ
インおよびソース領域の一方の領域のみ窓開けして、導
電性膜およびブレークダウン用絶縁膜を形成し、次いで
、ドレインおよびソース領域の他方の領域を窓開きする
。そうすると、良好なオーミック接続が得られる。
インおよびソース領域の一方の領域のみ窓開けして、導
電性膜およびブレークダウン用絶縁膜を形成し、次いで
、ドレインおよびソース領域の他方の領域を窓開きする
。そうすると、良好なオーミック接続が得られる。
［産業上の利用分野コ
本発明は半導体装置の製造方法のうち、特に、ＦＲＯＭ
の形成方法に関する。
の形成方法に関する。
マイクロコンピュータなどの出現より、プログラム用の
固定メモリとして各種のＲＯＭ （ＲｅａｄＯｎｌｙ
Ｍｅｍｏｒｙ）が汎用されており、そのようなＲＯＭの
中で、需要者が自由にプログラムを作成できるＰ ＲＯ
Ｍ （Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ ）が知られ
ており、それには、例えば、予め形成しておいたフユー
ズを溶断するフユーズ切断方式や、初めに形成しておい
た絶縁膜を破壊する絶縁破壊接続方式等があり、それに
よってプログラムが可能になるＲ０Ｍである。
固定メモリとして各種のＲＯＭ （ＲｅａｄＯｎｌｙ
Ｍｅｍｏｒｙ）が汎用されており、そのようなＲＯＭの
中で、需要者が自由にプログラムを作成できるＰ ＲＯ
Ｍ （Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ ）が知られ
ており、それには、例えば、予め形成しておいたフユー
ズを溶断するフユーズ切断方式や、初めに形成しておい
た絶縁膜を破壊する絶縁破壊接続方式等があり、それに
よってプログラムが可能になるＲ０Ｍである。
このようなＰＲＯＭにおいて、そのプログラム部分を含
む形成方法は、高品質が維持されて、且つ、形成工程の
簡単なことが望ましい。
む形成方法は、高品質が維持されて、且つ、形成工程の
簡単なことが望ましい。
［従来の技術と発明が解決しようとする問題点Ｊ第２図
は絶縁破壊接続方式のＦＲＯＭの断面図を示しており、
１はｐ型シリコン基板、２はフィールド絶縁膜、３はド
レイン領域、４はソース領域、５はゲート電極、６は燐
シリケートガラス（ＰＳＧ）膜、７はドレイン電極、８
はソース電橋。
は絶縁破壊接続方式のＦＲＯＭの断面図を示しており、
１はｐ型シリコン基板、２はフィールド絶縁膜、３はド
レイン領域、４はソース領域、５はゲート電極、６は燐
シリケートガラス（ＰＳＧ）膜、７はドレイン電極、８
はソース電橋。
９はゲート電極であるが、ドレイン電極７は導電性多結
晶シリコン膜７１と、膜厚画数十人の二酸化シリコン（
ＳｉＯ２）膜７２と、アルミニウム膜７３とを積層した
電極で、最初、このドレイン電極は５ｉ０２膜７２で絶
縁されているが、プログラム時にこのドレイン電極７に
２０ボルト程度の電圧を印加すると、絶縁膜が破壊され
て導電性となり、かくして、“Ｏ゛または“１′に対応
させることができるＲＯＭである。
晶シリコン膜７１と、膜厚画数十人の二酸化シリコン（
ＳｉＯ２）膜７２と、アルミニウム膜７３とを積層した
電極で、最初、このドレイン電極は５ｉ０２膜７２で絶
縁されているが、プログラム時にこのドレイン電極７に
２０ボルト程度の電圧を印加すると、絶縁膜が破壊され
て導電性となり、かくして、“Ｏ゛または“１′に対応
させることができるＲＯＭである。
ところで、このような構造に形成するために、従前は第
３図（ａ）〜（Ｃ）の形成工程順断面図に示すような方
法で形成していた。即ち、第３図（ａ）に示すように、
ｐ型シリコン基板１にフィールド絶縁膜２、ゲート絶縁
膜およびゲート電極５を形成して、薄い５ｉ０２膜１０
を生成した後、ｎ型不純物イオンを注入してドレイン領
域３およびソース領域４を形成し、更に、全面にＰＳＧ
膜６を被着し、次に、これをエツチングして、ドレイン
領域とソース領域にコンタクト窓１１を形成する。
３図（ａ）〜（Ｃ）の形成工程順断面図に示すような方
法で形成していた。即ち、第３図（ａ）に示すように、
ｐ型シリコン基板１にフィールド絶縁膜２、ゲート絶縁
膜およびゲート電極５を形成して、薄い５ｉ０２膜１０
を生成した後、ｎ型不純物イオンを注入してドレイン領
域３およびソース領域４を形成し、更に、全面にＰＳＧ
膜６を被着し、次に、これをエツチングして、ドレイン
領域とソース領域にコンタクト窓１１を形成する。
次いで、第３図（ｂ）に示すように、コンタクト窓１１
を含む全面に導電性多結晶シリコン膜７１を被着し、次
いで、同図（Ｃ）に示すように、この導電性多結晶シリ
コン膜７１をパターンニングして、ドレイン領域のコン
タクト窓にのみ導電性多結晶シリコン膜を残存させる。
を含む全面に導電性多結晶シリコン膜７１を被着し、次
いで、同図（Ｃ）に示すように、この導電性多結晶シリ
コン膜７１をパターンニングして、ドレイン領域のコン
タクト窓にのみ導電性多結晶シリコン膜を残存させる。
しかる後、導電性多結晶シリコン膜７１を表面酸化して
、ＳｉＯ□膜７２（ブレークダウン用絶縁膜）を生成し
、次いで、ドレイン領域のみに選択的に酸化膜を残し、
ソース領域の電極コンタクト窓部からは除去し、更に、
アルミニウム膜を被着しパターンニングして、第２図に
示すような断面に完成させる。
、ＳｉＯ□膜７２（ブレークダウン用絶縁膜）を生成し
、次いで、ドレイン領域のみに選択的に酸化膜を残し、
ソース領域の電極コンタクト窓部からは除去し、更に、
アルミニウム膜を被着しパターンニングして、第２図に
示すような断面に完成させる。
しかし、この形成方法において、上記の第３図（Ｃ）に
示す工程で導電性多結晶シリコン膜７１をパターンニン
グする際、導電性多結晶シリコン膜のエツチング剤によ
って、コンタクト窓内のソース領域４がエツチングされ
ると云う問題がある。そのように、ソース領域がエツチ
ングされると、コンタクト抵抗が大きくなり、甚だしい
場合は、オーミンクな接続が得られなくなる。
示す工程で導電性多結晶シリコン膜７１をパターンニン
グする際、導電性多結晶シリコン膜のエツチング剤によ
って、コンタクト窓内のソース領域４がエツチングされ
ると云う問題がある。そのように、ソース領域がエツチ
ングされると、コンタクト抵抗が大きくなり、甚だしい
場合は、オーミンクな接続が得られなくなる。
従って、最近では、第４図（ａ）〜（ｆｌの形成工程順
断面図に示すような形成方法によって作成されている。
断面図に示すような形成方法によって作成されている。
その形成方法を説明すると、まず、同図（ａ）に示すよ
うに、ｐ型シリコン基板ｌにフィールド絶縁膜２．ゲー
ト絶縁膜およびゲート電極５を形成して、薄い５ｉ０２
膜１０を生成した後、ｎ型不純物イオンを注入してドレ
イン領域３およびソース領域４を形成し、更に、全面に
ＰＳＧ膜６を被着し、次に、これをエツチングして、ド
レイン領域とソース領域にコンタクト窓１１を形成する
。この工程は第３図（ａｌと同様で、既に公知の製法で
ある。
うに、ｐ型シリコン基板ｌにフィールド絶縁膜２．ゲー
ト絶縁膜およびゲート電極５を形成して、薄い５ｉ０２
膜１０を生成した後、ｎ型不純物イオンを注入してドレ
イン領域３およびソース領域４を形成し、更に、全面に
ＰＳＧ膜６を被着し、次に、これをエツチングして、ド
レイン領域とソース領域にコンタクト窓１１を形成する
。この工程は第３図（ａｌと同様で、既に公知の製法で
ある。
次いで、第４図（ｂ）に示すように、熱酸化してコンタ
クト窓１１に５ｉ０２膜１２．１２’を生成する。次い
で、同図（Ｃ）に示すように、ドレイン領域上のコンタ
クト窓の５ｔ０２膜１２“を除去する。
クト窓１１に５ｉ０２膜１２．１２’を生成する。次い
で、同図（Ｃ）に示すように、ドレイン領域上のコンタ
クト窓の５ｔ０２膜１２“を除去する。
次いで、第４図（ｄ）に示すように、全面に導電性多結
晶シリコン膜７１を被着し、次いで、同図（ｅ）に示す
ように、フォトプロセスを用いて、導電性多結晶シリコ
ン膜７１をパターンニングして、ドレイン領域のコンタ
クト窓にのみ導電性多結晶シリコン膜を残存させ、その
導電性多結晶シリコン膜７１を表面酸化して、５ｉ０２
膜７２（ブレークダウン用絶縁膜）を生成する。
晶シリコン膜７１を被着し、次いで、同図（ｅ）に示す
ように、フォトプロセスを用いて、導電性多結晶シリコ
ン膜７１をパターンニングして、ドレイン領域のコンタ
クト窓にのみ導電性多結晶シリコン膜を残存させ、その
導電性多結晶シリコン膜７１を表面酸化して、５ｉ０２
膜７２（ブレークダウン用絶縁膜）を生成する。
次いで、第４図（ｆ）に示すように、再びフォトプロセ
スを用いて、ソース領域上のコンタクト窓１２ＤＳｉ０
２膜１２を除去する。しかる後、アルミニウム膜を被着
しパターンニングして、第２図に示すような断面に完成
させる。
スを用いて、ソース領域上のコンタクト窓１２ＤＳｉ０
２膜１２を除去する。しかる後、アルミニウム膜を被着
しパターンニングして、第２図に示すような断面に完成
させる。
ところが、このような形成方法は、その工程が第３図で
説明した形成工程に比べて大変長くなり、例えば、フォ
トプロセスを適用する工程は３回から４回に増加して、
これはＦＲＯＭの品質上からも決して好ましいものでは
ない。
説明した形成工程に比べて大変長くなり、例えば、フォ
トプロセスを適用する工程は３回から４回に増加して、
これはＦＲＯＭの品質上からも決して好ましいものでは
ない。
本発明は、上記の形成方法に代わり、その欠点を除去し
た絶縁破壊接続方式のＦＲＯＭの形成方法を提案するも
のである。
た絶縁破壊接続方式のＦＲＯＭの形成方法を提案するも
のである。
［問題点を解決するための手段］
その問題は、フィールド絶縁膜およびゲート電極を形成
し、更に、ドレインおよびソース領域を形成した後、全
面に絶縁膜を被着し、該絶縁膜をエツチングして、ドレ
インおよびソース領域の一方の領域にコンタクト窓を形
成する工程、次いで、導電性膜を被着し、パターンニン
グして、前記コンタクト窓に導電性膜を残存し、更に、
該導電性膜の表面にブレークダウン用絶縁膜を形成する
工程、次いで、前記絶縁膜をエツチングして、ドレイン
およびソース領域の他方の領域にコンタクト窓を形成す
る工程が含まれる半導体装置の製造方法によって達成さ
れる。
し、更に、ドレインおよびソース領域を形成した後、全
面に絶縁膜を被着し、該絶縁膜をエツチングして、ドレ
インおよびソース領域の一方の領域にコンタクト窓を形
成する工程、次いで、導電性膜を被着し、パターンニン
グして、前記コンタクト窓に導電性膜を残存し、更に、
該導電性膜の表面にブレークダウン用絶縁膜を形成する
工程、次いで、前記絶縁膜をエツチングして、ドレイン
およびソース領域の他方の領域にコンタクト窓を形成す
る工程が含まれる半導体装置の製造方法によって達成さ
れる。
［作用］
即ち、本発明は、ＰＳＧ膜にドレイン領域とソース領域
とのコンタクト窓を同時に形成せず、例えば、ドレイン
領域上のコンタクト窓のみ窓開きして、例えば、導電性
多結晶シリコン膜とその上にＳ＋０２膜からなるブレー
クダウン用絶縁膜を形成する。その後、ソース領域上の
コンタクト窓を窓開けして、電極を形成する。
とのコンタクト窓を同時に形成せず、例えば、ドレイン
領域上のコンタクト窓のみ窓開きして、例えば、導電性
多結晶シリコン膜とその上にＳ＋０２膜からなるブレー
クダウン用絶縁膜を形成する。その後、ソース領域上の
コンタクト窓を窓開けして、電極を形成する。
そうすれば、ソース領域がエツチングされることなく、
且つ、形成工程が短かくなる。
且つ、形成工程が短かくなる。
［実施例］
以下、図面を参照して実施例によって詳細に説明する。
第１図（ａ）〜（Ｑ）は本発明にかかる形成工程順断面
図を示している。まず、第１図（８）に示すように、ｐ
型シリコン基板１にフィールド絶縁膜２．ゲート絶縁膜
およびゲート電極５を形成して、薄い膜厚１０００人程
度人程ｉ０２膜１０を生成した後、ｎ型不純物イオンを
注入してドレイン領域３およびソース領域４を形成し、
更に、全面にＰＳＧ膜６を被着し、次に、このＰＳＧ膜
をパターンニングしエツチングして、ドレイン領域のみ
にコンタクト窓１３を形成する。
図を示している。まず、第１図（８）に示すように、ｐ
型シリコン基板１にフィールド絶縁膜２．ゲート絶縁膜
およびゲート電極５を形成して、薄い膜厚１０００人程
度人程ｉ０２膜１０を生成した後、ｎ型不純物イオンを
注入してドレイン領域３およびソース領域４を形成し、
更に、全面にＰＳＧ膜６を被着し、次に、このＰＳＧ膜
をパターンニングしエツチングして、ドレイン領域のみ
にコンタクト窓１３を形成する。
次いで、第１図（ｂｌに示すように、コンタクト窓１３
を含む全面に膜厚２０００人程度０導電性多結晶シリコ
ン膜７１を被着する。次いで、同図（Ｃ）に示すように
、導電性多結晶シリコン膜７１をパターンニングして、
ドレイン領域のコンタクト窓にのみ導電性多結晶シリコ
ン膜を残し、更に、その導電性多結晶シリコン膜７１を
８００〜９００℃で低温酸化して、膜厚百数十人位の５
ｉ０２膜７２（ブレークダウン用絶縁膜）を生成する。
を含む全面に膜厚２０００人程度０導電性多結晶シリコ
ン膜７１を被着する。次いで、同図（Ｃ）に示すように
、導電性多結晶シリコン膜７１をパターンニングして、
ドレイン領域のコンタクト窓にのみ導電性多結晶シリコ
ン膜を残し、更に、その導電性多結晶シリコン膜７１を
８００〜９００℃で低温酸化して、膜厚百数十人位の５
ｉ０２膜７２（ブレークダウン用絶縁膜）を生成する。
次いで、第１図（ｄｌに示すように、再びＰＳＧ膜をパ
ターンニングしエツチングして、ソース領域にコンタク
ト窓１４を形成する。しかる後、同図（Ｑｌに示すよう
に、アルミニウム膜を被着しパターンニングして、ドレ
イン電極７およびソース電極８を形成する。
ターンニングしエツチングして、ソース領域にコンタク
ト窓１４を形成する。しかる後、同図（Ｑｌに示すよう
に、アルミニウム膜を被着しパターンニングして、ドレ
イン電極７およびソース電極８を形成する。
このように形成すれば、第４図で説明した形成方法より
も工程が短縮され、且つ、第３図で説明した形成方法の
ようなソース領域がエツチングされる問題はなくなる。
も工程が短縮され、且つ、第３図で説明した形成方法の
ようなソース領域がエツチングされる問題はなくなる。
尚、第１図ｔｅｌには第２図に示すゲート電極９は図示
せず、また、第３図および第４図で説明した形成工程に
もゲート電極９は説明していないが、ゲート電極９はソ
ース電極８と同時に形成されるもので、説明を簡潔する
ため省いたものである。
せず、また、第３図および第４図で説明した形成工程に
もゲート電極９は説明していないが、ゲート電極９はソ
ース電極８と同時に形成されるもので、説明を簡潔する
ため省いたものである。
［発明の効果〕
以上の説明から明らかなように、本発明によれば良好な
オーミックコンタクトが得られて、且つ、工程が短縮さ
れ、ＦＲＯＭの高品質化、コストダウンに顕著な効果の
あるものである。
オーミックコンタクトが得られて、且つ、工程が短縮さ
れ、ＦＲＯＭの高品質化、コストダウンに顕著な効果の
あるものである。
第１図（ａ）〜（ｅ）は本発明にかかる形成工程順断面
図、第２図は絶縁破壊接続方式のＦＲＯＭの断面図、第
３図（ａ）〜（Ｃ１および第４図ｆａｔ〜（ｆｌは従来
の形成］−程順断面図である。 図において、 １はｐ型シリコン基板、２はフィールド絶縁膜、３はド
レイン領域、 ４はソース領域、５はゲート電極、
６はＰＳＧ膜、７はドレイン電極、 ８はソ
ース電極、７１は導電性多結晶シリコン膜、 ７２は５ｉ０２膜（ブレークダウン用絶縁膜）、７３は
アルミニウム膜、 １０、１２．１２’はＳｉＯ□膜、 ＩＬ １３．１４はコンタクト窓、 ＠ ２図 支束の肋へ°Ｔ−ｌンＩＮ’！ｆ１面図ＩＩ ３ 図 ハ Φ °０ ν ィプテＪミｎｕｎ 例、フた多にジ＼ミ］二瑚都与−ノ
・産９竺＃コＣ才ゴｆＪ ４ 図
図、第２図は絶縁破壊接続方式のＦＲＯＭの断面図、第
３図（ａ）〜（Ｃ１および第４図ｆａｔ〜（ｆｌは従来
の形成］−程順断面図である。 図において、 １はｐ型シリコン基板、２はフィールド絶縁膜、３はド
レイン領域、 ４はソース領域、５はゲート電極、
６はＰＳＧ膜、７はドレイン電極、 ８はソ
ース電極、７１は導電性多結晶シリコン膜、 ７２は５ｉ０２膜（ブレークダウン用絶縁膜）、７３は
アルミニウム膜、 １０、１２．１２’はＳｉＯ□膜、 ＩＬ １３．１４はコンタクト窓、 ＠ ２図 支束の肋へ°Ｔ−ｌンＩＮ’！ｆ１面図ＩＩ ３ 図 ハ Φ °０ ν ィプテＪミｎｕｎ 例、フた多にジ＼ミ］二瑚都与−ノ
・産９竺＃コＣ才ゴｆＪ ４ 図
Claims (1)
- 【特許請求の範囲】 フィールド絶縁膜およびゲート電極を形成し、更に、ド
レインおよびソース領域を形成した後、全面に絶縁膜を
被着し、該絶縁膜をエッチングして、ドレインおよびソ
ース領域の一方の領域にコンタクト窓を形成する工程、 次いで、導電性膜を被着し、パターンニングして、前記
コンタクト窓に導電性膜を残存し、更に、該導電性膜の
表面にブレークダウン用絶縁膜を形成する工程、 次いで、前記絶縁膜をエッチングして、ドレインおよび
ソース領域の他方の領域にコンタクト窓を形成する工程
が含まれてなることを特徴とする半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60166439A JPH073855B2 (ja) | 1985-07-26 | 1985-07-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60166439A JPH073855B2 (ja) | 1985-07-26 | 1985-07-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6226854A true JPS6226854A (ja) | 1987-02-04 |
| JPH073855B2 JPH073855B2 (ja) | 1995-01-18 |
Family
ID=15831422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60166439A Expired - Fee Related JPH073855B2 (ja) | 1985-07-26 | 1985-07-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH073855B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63306653A (ja) * | 1987-06-08 | 1988-12-14 | Nec Corp | 半導体装置 |
| US5075249A (en) * | 1988-04-04 | 1991-12-24 | Fujitsu Limited | Method of making a bic memory cell having contact openings with straight sidewalls and sharp-edge rims |
| WO1995017009A1 (en) * | 1993-12-17 | 1995-06-22 | Tadahiro Ohmi | Semiconductor device |
| EP0779545A1 (en) | 1995-12-15 | 1997-06-18 | Konica Corporation | Image forming method of silver halide color photographic light-sensitive material |
| EP1229552A1 (en) * | 2001-02-02 | 2002-08-07 | Sony Corporation | One time programmable semiconductor nonvolatile memory device and method for production of same |
-
1985
- 1985-07-26 JP JP60166439A patent/JPH073855B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63306653A (ja) * | 1987-06-08 | 1988-12-14 | Nec Corp | 半導体装置 |
| US5075249A (en) * | 1988-04-04 | 1991-12-24 | Fujitsu Limited | Method of making a bic memory cell having contact openings with straight sidewalls and sharp-edge rims |
| WO1995017009A1 (en) * | 1993-12-17 | 1995-06-22 | Tadahiro Ohmi | Semiconductor device |
| EP0779545A1 (en) | 1995-12-15 | 1997-06-18 | Konica Corporation | Image forming method of silver halide color photographic light-sensitive material |
| EP1229552A1 (en) * | 2001-02-02 | 2002-08-07 | Sony Corporation | One time programmable semiconductor nonvolatile memory device and method for production of same |
| US6583490B2 (en) | 2001-02-02 | 2003-06-24 | Sony Corporation | One time programmable semiconductor nonvolatile memory device and method for production of same |
| US6800527B2 (en) | 2001-02-02 | 2004-10-05 | Sony Corporation | One time programmable semiconductor nonvolatile memory device and method for production of same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH073855B2 (ja) | 1995-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62124775A (ja) | 傾斜エツチングによる薄膜トランジスタの製造方法および薄膜トランジスタ | |
| JPH0451071B2 (ja) | ||
| US3939047A (en) | Method for fabricating electrode structure for a semiconductor device having a shallow junction | |
| KR950004608A (ko) | 프로그램가능한 안티-퓨즈 소자(Antifuse element) 및 그 제조방법 | |
| JPS6226854A (ja) | 半導体装置の製造方法 | |
| JPS5852352B2 (ja) | 電界効果型トランジスタの製法 | |
| JPS61182267A (ja) | 半導体装置の製造方法 | |
| JPH039572A (ja) | 半導体装置の製造方法 | |
| JPS5884462A (ja) | Ｍｏｓ型半導体装置およびその装造方製造方法 | |
| JPH0353787B2 (ja) | ||
| JPS61284969A (ja) | 電界効果型トランジスタの製法 | |
| JPH01112755A (ja) | 半導体装置の製造方法 | |
| JPH01238066A (ja) | 高耐圧トランジスタ | |
| JPH02226755A (ja) | 半導体装置の製造方法 | |
| JPH0212029B2 (ja) | ||
| JPS59136973A (ja) | 半導体装置 | |
| KR960039207A (ko) | 반도체 소자의 게이트 전극 제조방법 | |
| JPH06188366A (ja) | 半導体集積回路用受動素子の製造方法 | |
| JPS627708B2 (ja) | ||
| JPH05267595A (ja) | 半導体装置の製造方法 | |
| JPS61244069A (ja) | 半導体装置の製造方法 | |
| JPS6057704B2 (ja) | 半導体装置の製造方法 | |
| JPH0582788A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0353773B2 (ja) | ||
| JPS6262473B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |