JPS6057704B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6057704B2 JPS6057704B2 JP54065453A JP6545379A JPS6057704B2 JP S6057704 B2 JPS6057704 B2 JP S6057704B2 JP 54065453 A JP54065453 A JP 54065453A JP 6545379 A JP6545379 A JP 6545379A JP S6057704 B2 JPS6057704 B2 JP S6057704B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- semiconductor device
- manufacturing
- polycrystalline semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は、多結晶半導体層の配線及びさらに上層の配線
を有する半導体装置およびその製造方法に関する。
を有する半導体装置およびその製造方法に関する。
従来、多結晶半導体層で形成された配線とさらに上層の
配線その接合部を形成する為には、次の方法がとられて
いた。
配線その接合部を形成する為には、次の方法がとられて
いた。
第１図ａ−ｃは従来の半導体装置の製造方法を説明する
断面図である。
断面図である。
半導体素子（例えばバイポーラトランジスタ）を設けた
半導体基板１の絶縁被膜（半導体酸化物）２を開口し、
各電極および配線用多結晶半導体層３および絶縁用の半
導体酸化物７を設ける（第１図ａ）。
半導体基板１の絶縁被膜（半導体酸化物）２を開口し、
各電極および配線用多結晶半導体層３および絶縁用の半
導体酸化物７を設ける（第１図ａ）。
次に層間絶縁被膜４を形成した後、該絶縁被膜４に多結
晶半導体層の配線３と上層の配線との接合部用の窓５を
写真食刻工程を経て開口する（第１図ｂ）。次に上層の
配線６を形成する（第１図ｃ）。以上のように、従来の
製造方法では上層と下層の接合部用窓を開口するのに写
真食刻工程を必要とするため目合せすれに対する余裕を
考慮しなければならす、集積度を低下させ、製造工程を
増大させる欠点があつた。
晶半導体層の配線３と上層の配線との接合部用の窓５を
写真食刻工程を経て開口する（第１図ｂ）。次に上層の
配線６を形成する（第１図ｃ）。以上のように、従来の
製造方法では上層と下層の接合部用窓を開口するのに写
真食刻工程を必要とするため目合せすれに対する余裕を
考慮しなければならす、集積度を低下させ、製造工程を
増大させる欠点があつた。
また、多結晶半導体層配線とさらに上層の配線との間に
設けた層間絶縁被膜に形成する多結晶半導体層配線とさ
らに上層配線との接合部用の窓の大きさも、従来の紫外
線を用いた写真食刻法では限界あり、小さいものが得ら
れなかつた。さらにまた、前記接合部用の窓の段差によ
つて”上層の配線が断線を生じやすいなどの種々の欠点
があつた。
設けた層間絶縁被膜に形成する多結晶半導体層配線とさ
らに上層配線との接合部用の窓の大きさも、従来の紫外
線を用いた写真食刻法では限界あり、小さいものが得ら
れなかつた。さらにまた、前記接合部用の窓の段差によ
つて”上層の配線が断線を生じやすいなどの種々の欠点
があつた。
本発明は、上記欠点を除き、多層配線の多結晶半導体層
の配線と上層の配線との接合部をセルフアライン自己整
合で微細に精度よく形成でき、前記接合部の段がきわめ
てなめらかに形成できるため断線を生じる可能性がきわ
めて低く、集積度が高く、信頼度の高い半導体装置の製
造方法を提供するものである。
の配線と上層の配線との接合部をセルフアライン自己整
合で微細に精度よく形成でき、前記接合部の段がきわめ
てなめらかに形成できるため断線を生じる可能性がきわ
めて低く、集積度が高く、信頼度の高い半導体装置の製
造方法を提供するものである。
本発明の特徴は、基板上にシリコン配線層が設けられた
半導体装置において、このシリコン配線層の周縁部から
ほぼ一定の距離だけ内側に入つた部分に金属シリサイド
層が設けられている半導体装置にある。
半導体装置において、このシリコン配線層の周縁部から
ほぼ一定の距離だけ内側に入つた部分に金属シリサイド
層が設けられている半導体装置にある。
さらに本発明の他の特徴は、シリコン配線層を有する半
導体装置の製造方法において、このシリコン配線層上に
金属膜を被着して、その後に一定の条件下で熱処理を行
なつて特定の領域のみにシリサイド層を設ける工程を含
む半導体装置の製造方法にある。
導体装置の製造方法において、このシリコン配線層上に
金属膜を被着して、その後に一定の条件下で熱処理を行
なつて特定の領域のみにシリサイド層を設ける工程を含
む半導体装置の製造方法にある。
例えば、配線または電極が多結晶半導体層で、さらに多
結晶半導体層の周囲が半導体酸化物て構成された半導体
装置の製造方法において、多結晶半導体層の配線まで完
了した半導体装置に金属を全表面にわたつて被着する工
程と、該半導体装置に熱処理を施すことにより多結晶半
導体層の周囲から一定距離内側の多結晶半導体層上に金
属シリサイドを形成する工程と、金属シリサイド形成に
寄与しなかつた金属をエッチング除去する工程と、金属
シリサイド形成用熱処理と同一温度以下の温度にて酸化
処理する工程と、該金属シリサイド上の酸化膜をセルフ
アラインで選択エッチング除去する工程と、さらに上層
の配線を形成する工程とを含むことを特徴とするもので
ある。本発明を実施例により説明する。
結晶半導体層の周囲が半導体酸化物て構成された半導体
装置の製造方法において、多結晶半導体層の配線まで完
了した半導体装置に金属を全表面にわたつて被着する工
程と、該半導体装置に熱処理を施すことにより多結晶半
導体層の周囲から一定距離内側の多結晶半導体層上に金
属シリサイドを形成する工程と、金属シリサイド形成に
寄与しなかつた金属をエッチング除去する工程と、金属
シリサイド形成用熱処理と同一温度以下の温度にて酸化
処理する工程と、該金属シリサイド上の酸化膜をセルフ
アラインで選択エッチング除去する工程と、さらに上層
の配線を形成する工程とを含むことを特徴とするもので
ある。本発明を実施例により説明する。
第２図ａ−ｇは、本発明の方法をバイポーラトランジス
タを設けた半導体装置の第一層の配線および電極を多結
晶半導体層て形成し、第二層の配線をアルミニウムで形
成した場合に適用した主なこ工程における断面図および
平面図である。
タを設けた半導体装置の第一層の配線および電極を多結
晶半導体層て形成し、第二層の配線をアルミニウムで形
成した場合に適用した主なこ工程における断面図および
平面図である。
まず半導体基板１にバイポーラトランジスタ（ベース領
域１ａ，エミッタ領域１ｂ）を設け、表面を被覆する絶
縁膜（半導体酸化膜）２に電極を取り出すための窓を開
口した後、第一層の配線５および電極を多結晶半導体層
３で形成し（８，９，１０はそれぞれベース電極部、エ
ミッタ電極部、コレクタ電極部）、配線および電極の周
囲を半導体酸化物７で形成する（第２図ａ）。
域１ａ，エミッタ領域１ｂ）を設け、表面を被覆する絶
縁膜（半導体酸化膜）２に電極を取り出すための窓を開
口した後、第一層の配線５および電極を多結晶半導体層
３で形成し（８，９，１０はそれぞれベース電極部、エ
ミッタ電極部、コレクタ電極部）、配線および電極の周
囲を半導体酸化物７で形成する（第２図ａ）。
該半導体基板全面に白金１１を例えば真空蒸着４法ある
いはスパッタ法などにより、厚さ１０００Ａ被着する（
第２図ｂ）。
いはスパッタ法などにより、厚さ１０００Ａ被着する（
第２図ｂ）。
次に、非酸化性雰囲気中で熱処理することにより白金シ
リサイド１２を形成する。
リサイド１２を形成する。
次に、白金をエッチング除去する（第２図ｃ）。
このとき、熱処理の条件を適当に選ぶことにより、多結
晶半導体層３の周囲から距離Ｗだけ内側に白金シリサイ
ドを形成する事ができる（第２図ｄ）。乾燥窒素雰囲気
中で４５０℃１紛間の熱処理を施せば、Ｗ＝２．５μｍ
とすることができる。この場合、多結晶半導体層の配線
パターン幅を５μｍ１第１層と第二層の配線の接合部の
パターンを７μｍ角とすれば、配線パターン上には、白
金）シリサイドを形成することなく、第一層と第二層の
配線接合部にだけ２μｍ角の白金シリサイドを形成する
事ができる。さらにまた、乾燥窒素雰囲気中で５００℃
、１５分間の熱処理を施すことにより、Ｗ＝２．０μｍ
とすることができる。この時、多結晶半導体層の配線パ
ターン幅を４μｍ１第一層と第二層の配線の接合部のパ
ターンを６μｍ角とすれば、配線パターン上には白金シ
リサイドを形成することなく、第一層と第二層の配線の
接合部にだけ２μｍ角の白金シリサイド１２を形成する
ことができる。次に該半導体基板を３００℃〜５００℃
の温度で酸化処理を施す。
晶半導体層３の周囲から距離Ｗだけ内側に白金シリサイ
ドを形成する事ができる（第２図ｄ）。乾燥窒素雰囲気
中で４５０℃１紛間の熱処理を施せば、Ｗ＝２．５μｍ
とすることができる。この場合、多結晶半導体層の配線
パターン幅を５μｍ１第１層と第二層の配線の接合部の
パターンを７μｍ角とすれば、配線パターン上には、白
金）シリサイドを形成することなく、第一層と第二層の
配線接合部にだけ２μｍ角の白金シリサイドを形成する
事ができる。さらにまた、乾燥窒素雰囲気中で５００℃
、１５分間の熱処理を施すことにより、Ｗ＝２．０μｍ
とすることができる。この時、多結晶半導体層の配線パ
ターン幅を４μｍ１第一層と第二層の配線の接合部のパ
ターンを６μｍ角とすれば、配線パターン上には白金シ
リサイドを形成することなく、第一層と第二層の配線の
接合部にだけ２μｍ角の白金シリサイド１２を形成する
ことができる。次に該半導体基板を３００℃〜５００℃
の温度で酸化処理を施す。
この時加圧下て酸化処理を施せは好都合である。多結晶
半導体層３上には厚い酸化膜１３が形成されるが白金シ
リサイド１２上にはそれより薄い酸化膜１４しか形成さ
れない（第２図ｅ）。次に全面の酸化膜を白金シリサイ
ド１２の表面が現われるまで選択エッチング除去する（
第２図ｆ）。
半導体層３上には厚い酸化膜１３が形成されるが白金シ
リサイド１２上にはそれより薄い酸化膜１４しか形成さ
れない（第２図ｅ）。次に全面の酸化膜を白金シリサイ
ド１２の表面が現われるまで選択エッチング除去する（
第２図ｆ）。
次に、第二層の配線６をアルミニウムで形成する（第２
図ｇ）。上記実施例の説明ては、多結晶半導体層を第一
層の配線および電極として、第二層の配線をアルミニウ
ムで形成し、第一層と第二層の接合部を白金シリサイド
で形成したが、第二層の配線は他の物質でも、また白金
シリサイド以外のシリサイドでも同様である。さらにま
た、上記実施例の説明は、バイポーラトランジスタを設
けた半導体装置の製造方法について説明したが、配線ま
たは電極が多結晶半導体層でさらに多結晶半導体層の周
囲が半導体酸化物で構成される半導体装置の製造であれ
ば同様に適用できる。
図ｇ）。上記実施例の説明ては、多結晶半導体層を第一
層の配線および電極として、第二層の配線をアルミニウ
ムで形成し、第一層と第二層の接合部を白金シリサイド
で形成したが、第二層の配線は他の物質でも、また白金
シリサイド以外のシリサイドでも同様である。さらにま
た、上記実施例の説明は、バイポーラトランジスタを設
けた半導体装置の製造方法について説明したが、配線ま
たは電極が多結晶半導体層でさらに多結晶半導体層の周
囲が半導体酸化物で構成される半導体装置の製造であれ
ば同様に適用できる。
以上、詳細に説明したように、本発明の方法によれば、
多結晶半導体層で形成された配線とさらに上層の配線と
の接合部をセルフアラインで精度よく形成でき、従来の
寸法基準で従来より微小な接合部段部が形成でき、接合
部段部が非常になめらかであるため配線の断線を生じる
可能性も極めて低く、集積度が高く、信頼度の高い半導
体装置を得ることができる。
多結晶半導体層で形成された配線とさらに上層の配線と
の接合部をセルフアラインで精度よく形成でき、従来の
寸法基準で従来より微小な接合部段部が形成でき、接合
部段部が非常になめらかであるため配線の断線を生じる
可能性も極めて低く、集積度が高く、信頼度の高い半導
体装置を得ることができる。
第１図は従来の半導体装置における多層配線途中工程で
の断面図、第２図Ａ，ｂ，ｃ，ｅ，ｆ，ｇ及びｄはそれ
ぞれ本発明をバイポーラトランジスタを設けた半導体装
置の製造に適用した場合の主な工程における断面図及び
平面図である。 １・・・・・・半導体基板、１ａ・・・・・・ベース領
域、１ｂ・・・・・エミッタ領域、２・・・・・・絶縁
被膜（半導体酸化物）、３・・・・・・多結晶半導体層
（電極または配線）、４・・・・・・層間絶縁被膜、５
・・・・・・第一層の配線と第二層の配線との接合部用
の窓、６・・・・・・第二層の配線（アルミニウム）、
７・・・・・・半導体酸化物、８・・・・・・ベース電
極、９・・・・・・エミッタ電極部、１０・・・・コレ
クタ電極部、１１・・・・・白金被膜、１２・・・・・
白金シリサイド、１３・・・・・・多結晶半導体層上の
厚い半導体酸化膜、１４・・・・・白金シリサイド上の
薄い酸化膜、Ｗ・・・・・・多結晶半導体層の周囲から
の距離。
の断面図、第２図Ａ，ｂ，ｃ，ｅ，ｆ，ｇ及びｄはそれ
ぞれ本発明をバイポーラトランジスタを設けた半導体装
置の製造に適用した場合の主な工程における断面図及び
平面図である。 １・・・・・・半導体基板、１ａ・・・・・・ベース領
域、１ｂ・・・・・エミッタ領域、２・・・・・・絶縁
被膜（半導体酸化物）、３・・・・・・多結晶半導体層
（電極または配線）、４・・・・・・層間絶縁被膜、５
・・・・・・第一層の配線と第二層の配線との接合部用
の窓、６・・・・・・第二層の配線（アルミニウム）、
７・・・・・・半導体酸化物、８・・・・・・ベース電
極、９・・・・・・エミッタ電極部、１０・・・・コレ
クタ電極部、１１・・・・・白金被膜、１２・・・・・
白金シリサイド、１３・・・・・・多結晶半導体層上の
厚い半導体酸化膜、１４・・・・・白金シリサイド上の
薄い酸化膜、Ｗ・・・・・・多結晶半導体層の周囲から
の距離。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板に一端がコンタクトし他端が半導体基板
表面を覆う絶縁膜上に延在したシリコン配線層が設けら
れた半導体装置において、該シリコン配線層の前記他端
側の表面の一部に周縁部から一定の距離だけ離間して金
属シリサイド層が形成され、該金属シリサイド層以外の
前記シリコン配線層表面に絶縁物が設けられ、前記シリ
サイド層が上層の配線と接続されていることを特徴とす
る半導体装置。 ２ シリコン配線層を有する半導体装置の製造方法にお
いて、該シリコン配線層上に金属膜を被着する工程と、
しかる後に熱処理を施して該シリコン配線層上にその周
縁部から一定の距離だけ離間して金属シリサイド層を形
成する工程と前記シリコン配線層の表面を酸化処理する
工程と前記金属シリサイドに上層の配線を接続する工程
とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54065453A JPS6057704B2 (ja) | 1979-05-25 | 1979-05-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54065453A JPS6057704B2 (ja) | 1979-05-25 | 1979-05-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55157239A JPS55157239A (en) | 1980-12-06 |
| JPS6057704B2 true JPS6057704B2 (ja) | 1985-12-16 |
Family
ID=13287570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54065453A Expired JPS6057704B2 (ja) | 1979-05-25 | 1979-05-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6057704B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06820Y2 (ja) * | 1986-01-22 | 1994-01-05 | 株式会社日立製作所 | アクテイブマトリクス基板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51110265A (en) * | 1975-03-24 | 1976-09-29 | Nippon Electric Co | Handotaisochino seizohoho |
| JPS51147929A (en) * | 1975-06-13 | 1976-12-18 | Nec Corp | Semiconductor memory |
| JPS542067A (en) * | 1977-06-07 | 1979-01-09 | Hitachi Ltd | Semiconductor device |
-
1979
- 1979-05-25 JP JP54065453A patent/JPS6057704B2/ja not_active Expired
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51110265A (en) * | 1975-03-24 | 1976-09-29 | Nippon Electric Co | Handotaisochino seizohoho |
| JPS51147929A (en) * | 1975-06-13 | 1976-12-18 | Nec Corp | Semiconductor memory |
| JPS542067A (en) * | 1977-06-07 | 1979-01-09 | Hitachi Ltd | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55157239A (en) | 1980-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02273934A (ja) | 半導体素子およびその製造方法 | |
| JPS62160763A (ja) | 厚い接続電極を有する金属被覆が半導体上に設けられた半導体デバイスの製造方法 | |
| JPH01255264A (ja) | 半導体装置の製造方法 | |
| US3939047A (en) | Method for fabricating electrode structure for a semiconductor device having a shallow junction | |
| JPS6043656B2 (ja) | 半導体装置の製造方法 | |
| JPS59214262A (ja) | 絶縁ゲ−ト電界効果トランジスタおよびその製造方法 | |
| JPS6057704B2 (ja) | 半導体装置の製造方法 | |
| JPS6211781B2 (ja) | ||
| JPS6240746A (ja) | 半導体装置 | |
| JPS5823929B2 (ja) | 半導体装置の製造方法 | |
| JPH05183156A (ja) | 半導体装置及びその製造方法 | |
| JPS5852816A (ja) | 半導体装置の製造方法 | |
| JPH0377661B2 (ja) | ||
| JPS6118350B2 (ja) | ||
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS6118348B2 (ja) | ||
| JPS5885529A (ja) | 半導体装置の製造方法 | |
| JPS5889869A (ja) | 半導体装置の製造方法 | |
| JPS6218041A (ja) | 半導体装置の製造方法 | |
| JPH11121903A (ja) | 多層レジスト構造及びその製造方法 | |
| JPH0613605A (ja) | 半導体装置及びその製造方法 | |
| JPS63144547A (ja) | 半導体装置の製造方法 | |
| JPS63202956A (ja) | 半導体集積回路の製造方法 | |
| JPS59215747A (ja) | 半導体装置の製造方法 | |
| JPS5858814B2 (ja) | 絶縁ゲ−ト半導体装置の製造法 |