JPS63306653A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63306653A JPS63306653A JP62143598A JP14359887A JPS63306653A JP S63306653 A JPS63306653 A JP S63306653A JP 62143598 A JP62143598 A JP 62143598A JP 14359887 A JP14359887 A JP 14359887A JP S63306653 A JPS63306653 A JP S63306653A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- diffused layer
- voltage
- gate electrode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims abstract description 7
- 238000009792 diffusion process Methods 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 229910052782 aluminium Inorganic materials 0.000 abstract description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 17
- 230000005684 electric field Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- XULSCZPZVQIMFM-IPZQJPLYSA-N odevixibat Chemical compound C12=CC(SC)=C(OCC(=O)N[C@@H](C(=O)N[C@@H](CC)C(O)=O)C=3C=CC(O)=CC=3)C=C2S(=O)(=O)NC(CCCC)(CCCC)CN1C1=CC=CC=C1 XULSCZPZVQIMFM-IPZQJPLYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に半導体記憶装置好まし
くはＲＯＭ （Ｒｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ ）
の構造に関する。
くはＲＯＭ （Ｒｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ ）
の構造に関する。
従来、この棟のＲＯＭは、
（１）：半導体の拡散工程のリソグラフィ一工程におい
て、拡散層・イオン注入−開孔部のパターンを変え情報
を記憶させる。マスクＲＯＭ （ＲｅａｄＯｎｌｙ Ｍ
ｅｍｏｒｙ） （２）：トランジスタのゲート電極を２層構造にし、上
のゲート電極に電圧をかけ、下のゲート電極に電子を注
入させトランジスタを導通させる。ＦＲＯＭ （Ｐｒｏ
ｇｒａｍａｂｌｅ Ｒｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ
）という、従来技術がある。
て、拡散層・イオン注入−開孔部のパターンを変え情報
を記憶させる。マスクＲＯＭ （ＲｅａｄＯｎｌｙ Ｍ
ｅｍｏｒｙ） （２）：トランジスタのゲート電極を２層構造にし、上
のゲート電極に電圧をかけ、下のゲート電極に電子を注
入させトランジスタを導通させる。ＦＲＯＭ （Ｐｒｏ
ｇｒａｍａｂｌｅ Ｒｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ
）という、従来技術がある。
上述した従来のＲＯＭ形式では、
（１）：前述マスクＲＯＭでは、新しい情報を記憶さす
度にマスクを新規作成しなければならない。
度にマスクを新規作成しなければならない。
また拡散工程で情報を記憶さすため情報を記憶させる工
期が長くなる。
期が長くなる。
（２）：前述Ｆ ＲＯＭでは、２層ポリシリ構造で製造
するため、製造工程が長くなシ歩留が低下する。
するため、製造工程が長くなシ歩留が低下する。
という欠点がある。
本発明の半導体不揮発性記憶装置の構造は、電圧により
酸化膜を電界破壊せしめ配線金属と拡散層を導通させる
手段を有し、上記手段により情報を書き込める手段を有
している。
酸化膜を電界破壊せしめ配線金属と拡散層を導通させる
手段を有し、上記手段により情報を書き込める手段を有
している。
上述した従来のマスクＲＯＭやＦＲＯＭに対し、本発明
は電界により酸化膜を破壊し情報を書き込むという内容
を有する。
は電界により酸化膜を破壊し情報を書き込むという内容
を有する。
次に本発明について図面を参照して説明する。
第１図（ａ）は本発明の一実施例の平面図、第１図（ｂ
）は第１図（ａ）のＸ−Ｙ断面図である。半導体基板２
０はＰ−Ｔｙｐｅのシリコンを使用する。ゲート酸化膜
２９を形成後コンタクト２，３１を開孔しゲート電極２
４と拡散層２６を導通させる。コンタクト２３を開孔後
例えば９００℃ｄｒｙｏ、２０分で酸化を行い１００Ａ
の熱酸化膜を形成する。
）は第１図（ａ）のＸ−Ｙ断面図である。半導体基板２
０はＰ−Ｔｙｐｅのシリコンを使用する。ゲート酸化膜
２９を形成後コンタクト２，３１を開孔しゲート電極２
４と拡散層２６を導通させる。コンタクト２３を開孔後
例えば９００℃ｄｒｙｏ、２０分で酸化を行い１００Ａ
の熱酸化膜を形成する。
情報を書き込む際は、拡散層２５を負電位（例えば−５
Ｖ）に引き、ゲート電極２４に電圧を加え、拡散層２５
と２６を導通させることにより拡散層２６を負電位にす
る。ビット線アルミ２１に正電位（例えば１０Ｖ）を加
えることにより薄酸化膜３０に１５Ｖの電圧をかけ、電
圧破壊させる。
Ｖ）に引き、ゲート電極２４に電圧を加え、拡散層２５
と２６を導通させることにより拡散層２６を負電位にす
る。ビット線アルミ２１に正電位（例えば１０Ｖ）を加
えることにより薄酸化膜３０に１５Ｖの電圧をかけ、電
圧破壊させる。
第２図は本発明の他の実施例の縦断面図である。
第１層Ｍ配線４１上にＣＶＤ成長により低温で酸化膜５
０を１０ＯＡ成長させる。コンタクト４３を開孔後第２
層Ｍ配線５２を堆積し第１層Ｍ配線４１と第２層Ｍ配線
５２に電圧をかけることにより薄酸化膜５０を電界破壊
せしめる。本実施例により２層Ｍ配線が実現でき回路の
高速化が可能となる。
０を１０ＯＡ成長させる。コンタクト４３を開孔後第２
層Ｍ配線５２を堆積し第１層Ｍ配線４１と第２層Ｍ配線
５２に電圧をかけることにより薄酸化膜５０を電界破壊
せしめる。本実施例により２層Ｍ配線が実現でき回路の
高速化が可能となる。
以上説明したように本発明は、配線金属と拡散層間に薄
酸化膜を介することにより、薄酸化膜を電界破壊し配線
金属と拡散層間を導通させる方式をとることによシ、出
来上がっている製品に情報を書き込めるＦＲＯＭの機能
を有し、かつ半導体記憶装置の構造も、マスクＲＯＭと
同等程度と比較的簡易で製造工程も少なく、製造工期も
短く出来る効果がある。
酸化膜を介することにより、薄酸化膜を電界破壊し配線
金属と拡散層間を導通させる方式をとることによシ、出
来上がっている製品に情報を書き込めるＦＲＯＭの機能
を有し、かつ半導体記憶装置の構造も、マスクＲＯＭと
同等程度と比較的簡易で製造工程も少なく、製造工期も
短く出来る効果がある。
第１図（ａ）は本発明の平面図、第１図（ｂ）は第１図
（ａ）のＸ−Ｙ断面図、第２図は実施例（２）における
縦断面図である。 １．２．２１・・・・・・ビット線アルミ、３，２３．
４３・・・・・・コンタクト、３１．４２・・・・・・
コンタクト２．４，２４゜４４・・・・・・ゲート電極
、５，２５，２６，４５．４６ ・・・・・・拡散層、
２０．４０・・・・・・半導体基板、３０．５０・・・
・・・ｉ＃酸化膜、２７．４７・・・・・・素子分離用
熱酸化膜、２８゜４８・・・・・・層間絶縁膜、２９．
４９・・・・・・ゲート酸化膜、４１・・・・・・第１
層Ｍ配線、５２・・・・・・第１層Ｍ配線。 、：）＞、 代理人 弁理士 内 原 晋 ゛７゛第１図
（ａ）のＸ−Ｙ断面図、第２図は実施例（２）における
縦断面図である。 １．２．２１・・・・・・ビット線アルミ、３，２３．
４３・・・・・・コンタクト、３１．４２・・・・・・
コンタクト２．４，２４゜４４・・・・・・ゲート電極
、５，２５，２６，４５．４６ ・・・・・・拡散層、
２０．４０・・・・・・半導体基板、３０．５０・・・
・・・ｉ＃酸化膜、２７．４７・・・・・・素子分離用
熱酸化膜、２８゜４８・・・・・・層間絶縁膜、２９．
４９・・・・・・ゲート酸化膜、４１・・・・・・第１
層Ｍ配線、５２・・・・・・第１層Ｍ配線。 、：）＞、 代理人 弁理士 内 原 晋 ゛７゛第１図
Claims (1)
- 配線金属と拡散層の間に薄酸化膜を有し、前記配線金
属と前記拡散層間に電圧を加えることにより前記薄酸化
膜を破壊させ導通させる手段を有し、配線金属とゲート
電極によりビットを指定し、情報を書き込む手段を有す
ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62143598A JPS63306653A (ja) | 1987-06-08 | 1987-06-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62143598A JPS63306653A (ja) | 1987-06-08 | 1987-06-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63306653A true JPS63306653A (ja) | 1988-12-14 |
Family
ID=15342445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62143598A Pending JPS63306653A (ja) | 1987-06-08 | 1987-06-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63306653A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60211970A (ja) * | 1984-04-06 | 1985-10-24 | Hitachi Ltd | 半導体装置 |
| JPS6226854A (ja) * | 1985-07-26 | 1987-02-04 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1987
- 1987-06-08 JP JP62143598A patent/JPS63306653A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60211970A (ja) * | 1984-04-06 | 1985-10-24 | Hitachi Ltd | 半導体装置 |
| JPS6226854A (ja) * | 1985-07-26 | 1987-02-04 | Fujitsu Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4466172A (en) | Method for fabricating MOS device with self-aligned contacts | |
| KR100243497B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2535084B2 (ja) | 半導体装置の製造方法 | |
| JPH0439232B2 (ja) | ||
| JPH04226068A (ja) | 電気的プログラム可能な非融解型素子、該素子を含む半導体デバイス、及び該素子の形成方法 | |
| JPH04226067A (ja) | 実質的に低減したキャパシタンスを有するアンチヒューズエレメントの形成方法 | |
| JPH0640588B2 (ja) | 半導体記憶装置 | |
| KR900004026A (ko) | 반도체 소자 및 그 제조방법 | |
| JPH01108777A (ja) | 不揮発性半導体記憶装置 | |
| JPH03185860A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JPS63306653A (ja) | 半導体装置 | |
| JPS5856267B2 (ja) | 半導体集積回路の製造方法 | |
| JPS61216482A (ja) | 不揮発性半導体記憶装置 | |
| JPH039572A (ja) | 半導体装置の製造方法 | |
| KR910001191B1 (ko) | 반도체장치의 제조방법 | |
| JPH05251711A (ja) | 半導体集積回路及びその製造方法 | |
| JPH0139664B2 (ja) | ||
| JPS63224355A (ja) | 半導体記憶装置 | |
| KR960011471B1 (ko) | 반도체 기억장치 제조방법 | |
| JP4423576B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JPH0750351A (ja) | 不揮発性半導体記憶装置並びにその製造方法及び使用方法 | |
| JPH0964210A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR960005563B1 (ko) | 폴리실리콘 아이랜드를 이용한 마스크 롬 제조 방법 | |
| JPS58107676A (ja) | 半導体装置 | |
| JPH01235374A (ja) | 半導体記憶装置 |