JPH0758209A - プログラム可能なアンチヒューズ素子およびその製造方法 - Google Patents
プログラム可能なアンチヒューズ素子およびその製造方法Info
- Publication number
- JPH0758209A JPH0758209A JP6146735A JP14673594A JPH0758209A JP H0758209 A JPH0758209 A JP H0758209A JP 6146735 A JP6146735 A JP 6146735A JP 14673594 A JP14673594 A JP 14673594A JP H0758209 A JPH0758209 A JP H0758209A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- insulating film
- fuse element
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000010410 layer Substances 0.000 claims abstract description 53
- 239000011229 interlayer Substances 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 23
- 239000012535 impurity Substances 0.000 claims description 20
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 13
- 150000002500 ions Chemical class 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 239000003989 dielectric material Substances 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 239000011810 insulating material Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 238000000206 photolithography Methods 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims 3
- 238000000576 coating method Methods 0.000 claims 3
- 238000011084 recovery Methods 0.000 abstract description 3
- 239000012212 insulator Substances 0.000 abstract 5
- 239000004020 conductor Substances 0.000 description 7
- 230000006870 function Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 239000000976 ink Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】
【目的】 ヒュージングエラーが発生しても、アンチヒ
ューズ素子の復旧能力を向上させることができ、また、
ヒュージング後の二つの電極の電気的導電性を向上させ
ることができる、プログラム可能なアンチヒューズ素子
およびその製造方法を提供する。 【構成】 機能素子が形成された半導体基板１上に層間
膜を介して二層構造の電極を形成する電気的にプログラ
ム可能なアンチヒューズ素子である。上記半導体基板１
上に形成されたフィールド酸化膜２と、上記フィールド
酸化膜２上に所定パターンで形成された第１電極３と、
上記第１電極３の両端の上部に跨って上記フィールド酸
化膜２上に形成された第１絶縁膜４と、上記第１絶縁膜
４の間で上記第１電極３の露出された表面上に形成され
て上記層間膜として用いられた第２絶縁膜５と、上記第
２絶縁膜５上に第２電極６を含む。
ューズ素子の復旧能力を向上させることができ、また、
ヒュージング後の二つの電極の電気的導電性を向上させ
ることができる、プログラム可能なアンチヒューズ素子
およびその製造方法を提供する。 【構成】 機能素子が形成された半導体基板１上に層間
膜を介して二層構造の電極を形成する電気的にプログラ
ム可能なアンチヒューズ素子である。上記半導体基板１
上に形成されたフィールド酸化膜２と、上記フィールド
酸化膜２上に所定パターンで形成された第１電極３と、
上記第１電極３の両端の上部に跨って上記フィールド酸
化膜２上に形成された第１絶縁膜４と、上記第１絶縁膜
４の間で上記第１電極３の露出された表面上に形成され
て上記層間膜として用いられた第２絶縁膜５と、上記第
２絶縁膜５上に第２電極６を含む。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の技術に関
するもので、具体的には、電気的にプログラム可能なア
ンチヒューズ素子（ｅｌｅｃｔｒｉｃａｌｌｙ ｐｒｏ
ｇｒａｍｍａｂｌｅ ａｎｔｉｆｕｓｅ ｅｌｅｍｅｎ
ｔｓ）およびこれを製造する方法に関するものである。
するもので、具体的には、電気的にプログラム可能なア
ンチヒューズ素子（ｅｌｅｃｔｒｉｃａｌｌｙ ｐｒｏ
ｇｒａｍｍａｂｌｅ ａｎｔｉｆｕｓｅ ｅｌｅｍｅｎ
ｔｓ）およびこれを製造する方法に関するものである。
【０００２】
【従来の技術】通常に、集積化された電子回路は、この
回路の製造過程で、総ての内部配線が設定された状態で
製造されている。しかし、そのような集積化された電子
回路は、開発単価および製造装置の単価が高いために、
このような電子回路が特定用途に応用されるためには、
使用者により構成されるか、または、プログラムされる
ことができるならば有益である。
回路の製造過程で、総ての内部配線が設定された状態で
製造されている。しかし、そのような集積化された電子
回路は、開発単価および製造装置の単価が高いために、
このような電子回路が特定用途に応用されるためには、
使用者により構成されるか、または、プログラムされる
ことができるならば有益である。
【０００３】このような回路は、いわゆるプログラム可
能な回路と称し、そして、プログラム可能なリンク系
（ａ ｓｅｒｉｅｓ ｏｆ ｐｒｏｇｒａｍｍａｂｌｅ
ｌｉｎｋ）を、選択的に破壊するか、または、生成す
ることにより、プログラムされるものである。
能な回路と称し、そして、プログラム可能なリンク系
（ａ ｓｅｒｉｅｓ ｏｆ ｐｒｏｇｒａｍｍａｂｌｅ
ｌｉｎｋ）を、選択的に破壊するか、または、生成す
ることにより、プログラムされるものである。
【０００４】プログラム可能なリンクとは、上記の集積
化された回路装置が製造されパッケージ化された後に、
その回路に有する選択された電子ノード（ｓｅｌｅｃｔ
ｅｄｅｌｅｃｔｒｏｎｉｃ ｎｏｄｅｓ）から、使用者
により破壊および生成される電気的配線を意味する。
化された回路装置が製造されパッケージ化された後に、
その回路に有する選択された電子ノード（ｓｅｌｅｃｔ
ｅｄｅｌｅｃｔｒｏｎｉｃ ｎｏｄｅｓ）から、使用者
により破壊および生成される電気的配線を意味する。
【０００５】このようにプログラムを行うことは、ＰＲ
ＯＭ（ｐｒｏｇｒａｍｍａｂｌｅＲＯＭ）が所望する機
能を遂行するためにプログラムされることができる如
く、上記の選択された電子ノードを各々活性化または非
活性化するために行うものである。
ＯＭ（ｐｒｏｇｒａｍｍａｂｌｅＲＯＭ）が所望する機
能を遂行するためにプログラムされることができる如
く、上記の選択された電子ノードを各々活性化または非
活性化するために行うものである。
【０００６】ヒュージブルリンク（ｆｕｓｉｂｌｅ ｌ
ｉｎｋｓ）は、ＰＲＯＭ装置では広く用いられており、
公知となっている。
ｉｎｋｓ）は、ＰＲＯＭ装置では広く用いられており、
公知となっている。
【０００７】ＰＲＯＭ装置は、通常、導体または半導体
の、Ｘ−Ｙマトリックスまたは格子形態に構成されてい
る。上記格子の各交叉点（ｃｒｏｓｓ−ｏｖｅｒ ｐｏ
ｉｎｔ）で、導体リンク（ｃｏｎｄｕｃｔｉｎｇ ｌｉ
ｎｋ）というものは、トランジスタまたは其の他の電子
ノードを上記格子のネットワーク（Ｎｅｔｗｏｒｋ）に
接続するものである。
の、Ｘ−Ｙマトリックスまたは格子形態に構成されてい
る。上記格子の各交叉点（ｃｒｏｓｓ−ｏｖｅｒ ｐｏ
ｉｎｔ）で、導体リンク（ｃｏｎｄｕｃｔｉｎｇ ｌｉ
ｎｋ）というものは、トランジスタまたは其の他の電子
ノードを上記格子のネットワーク（Ｎｅｔｗｏｒｋ）に
接続するものである。
【０００８】上記のＰＲＯＭは、高いプログラミング電
流を選択されたノードに接続された先指定のヒュージブ
ルリンクへ提供することによりプログラムされる。この
時、リンクは開放回路（ｏｐｅｎ ｃｉｒｃｕｉｔ）を
造るために制御するものである。このような制御のヒュ
ージブルリンクの組み合わせは、使用者が上記ＰＲＯＭ
に貯蔵することを所望する“１”および“０”のディジ
タルビットのパターンを示すものである。
流を選択されたノードに接続された先指定のヒュージブ
ルリンクへ提供することによりプログラムされる。この
時、リンクは開放回路（ｏｐｅｎ ｃｉｒｃｕｉｔ）を
造るために制御するものである。このような制御のヒュ
ージブルリンクの組み合わせは、使用者が上記ＰＲＯＭ
に貯蔵することを所望する“１”および“０”のディジ
タルビットのパターンを示すものである。
【０００９】他の形態のプログラム可能なリンク、いわ
ゆるアンチ−ヒューズリンクがある。これは、上記のよ
うなヒュージブルリンクの問題点等、即ち、プログラミ
ングする過程において相対的に高いプログラミング電圧
と高い電流レベルを必要とする点と、リンクが導体とし
て効果的に機能するためには上記ヒュージブルリンクの
形状と大きさが非常に精密に制御されなければならない
という点等、を克服するため、集積化された電子回路に
用いるに際し、開発されたものである。
ゆるアンチ−ヒューズリンクがある。これは、上記のよ
うなヒュージブルリンクの問題点等、即ち、プログラミ
ングする過程において相対的に高いプログラミング電圧
と高い電流レベルを必要とする点と、リンクが導体とし
て効果的に機能するためには上記ヒュージブルリンクの
形状と大きさが非常に精密に制御されなければならない
という点等、を克服するため、集積化された電子回路に
用いるに際し、開発されたものである。
【００１０】アンチ−ヒューズリンクは、代表的に、あ
る類型の誘電物質または絶縁物質を介している二つの導
体および／または半導体素子で構成されている。
る類型の誘電物質または絶縁物質を介している二つの導
体および／または半導体素子で構成されている。
【００１１】プログラミング中に、上記導電素子の間で
選択された位置に有する誘電体は上記されたリンクの導
電素子に印加された所定のプログラミング電圧から提供
された電流により破壊され、上記導体または半導体素子
を電気的に接続するものである。
選択された位置に有する誘電体は上記されたリンクの導
電素子に印加された所定のプログラミング電圧から提供
された電流により破壊され、上記導体または半導体素子
を電気的に接続するものである。
【００１２】このように、アンチヒューズ素子は、その
構造において、半導体素子および導電体等の機能素子が
形成された半導体基板上に、層間絶縁膜として絶縁膜や
誘電膜を介して形成された上下の二つの電極層が形成さ
れた構成を有し、使用者の所望する機能を遂行するため
に、上記二つの電極層の間の絶縁膜および／または誘電
膜を破壊して導通されるようにすることによりプログラ
ミングされる。
構造において、半導体素子および導電体等の機能素子が
形成された半導体基板上に、層間絶縁膜として絶縁膜や
誘電膜を介して形成された上下の二つの電極層が形成さ
れた構成を有し、使用者の所望する機能を遂行するため
に、上記二つの電極層の間の絶縁膜および／または誘電
膜を破壊して導通されるようにすることによりプログラ
ミングされる。
【００１３】図１は、従来のアンチヒューズ素子の構造
を示した図面である。
を示した図面である。
【００１４】図１によると、参照番号１０は、半導体素
子および導電体等の機能素子（図面に図示されていな
い）が形成された半導体基板である。参照番号１１は、
上記機能素子を互いに隔離するため、上記半導体基板１
０上に形成されたフィールド酸化膜である。
子および導電体等の機能素子（図面に図示されていな
い）が形成された半導体基板である。参照番号１１は、
上記機能素子を互いに隔離するため、上記半導体基板１
０上に形成されたフィールド酸化膜である。
【００１５】上記フィールド酸化膜１１の間の半導体基
板１１上には、高濃度のＮ+不純物イオンがドーピング
されて形成された下層電極１２が存在し、この下層電極
１２と上記フィールド酸化膜１１上には、層間膜１３と
して、絶縁物質または誘電物質が被覆されている。上記
層間膜１３上には、高濃度のＮ+不純物イオンがドーピ
ングされた多結晶シリコン膜である上層電極１４が形成
されている。
板１１上には、高濃度のＮ+不純物イオンがドーピング
されて形成された下層電極１２が存在し、この下層電極
１２と上記フィールド酸化膜１１上には、層間膜１３と
して、絶縁物質または誘電物質が被覆されている。上記
層間膜１３上には、高濃度のＮ+不純物イオンがドーピ
ングされた多結晶シリコン膜である上層電極１４が形成
されている。
【００１６】
【発明が解決しようとする課題】上記の構造を有するア
ンチヒューズ素子は、所望する機能を遂行するために、
使用者により上記層間膜１３を破壊することにより上下
層電極１２，１４が互いに電気的に導通されて、プログ
ラミングされる。
ンチヒューズ素子は、所望する機能を遂行するために、
使用者により上記層間膜１３を破壊することにより上下
層電極１２，１４が互いに電気的に導通されて、プログ
ラミングされる。
【００１７】このように、従来のアンチヒューズ素子で
は、素子隔離用フィールド酸化膜１１の間に一つの機能
素子が形成されている。そのため、層間膜１３を破壊し
て上層電極１４と下層電極１２が互いに接続されるよう
にするプログラミング工程において、あるエラーにより
望ましい電気的導通がなされない場合に、該機能素子を
使用することができなくなる。また、それだけでなく、
上記機能素子を使用しようとしても、他の位置に有する
フィールド酸化膜の間の上下電極を導通するようにす
る、追加的なヒュージング工程が必要になるのである。
は、素子隔離用フィールド酸化膜１１の間に一つの機能
素子が形成されている。そのため、層間膜１３を破壊し
て上層電極１４と下層電極１２が互いに接続されるよう
にするプログラミング工程において、あるエラーにより
望ましい電気的導通がなされない場合に、該機能素子を
使用することができなくなる。また、それだけでなく、
上記機能素子を使用しようとしても、他の位置に有する
フィールド酸化膜の間の上下電極を導通するようにす
る、追加的なヒュージング工程が必要になるのである。
【００１８】なお、従来のアンチヒューズ素子は、上記
のヒュージング工程で下層電極１２である高濃度の不純
物イオンによりドーピングされた多結晶シリコンと、上
層電極１４である高濃度の不純物イオンによりドーピン
グされた多結晶シリコンとが互いに接触するのみである
ため、上層電極の不純物イオンが下層電極へ浸透する構
造を有する構造に比べて、相対的に接触抵抗が高くな
り、伝導性が低下する問題が生じることがある。
のヒュージング工程で下層電極１２である高濃度の不純
物イオンによりドーピングされた多結晶シリコンと、上
層電極１４である高濃度の不純物イオンによりドーピン
グされた多結晶シリコンとが互いに接触するのみである
ため、上層電極の不純物イオンが下層電極へ浸透する構
造を有する構造に比べて、相対的に接触抵抗が高くな
り、伝導性が低下する問題が生じることがある。
【００１９】従って、本発明は、上記問題を解決するた
めに提案されたもので、その目的は、一つの下層電極に
対して少なくとも二つ以上の上層電極が配列され、一つ
の上層電極においてのヒュージングエラー（ｆｕｓｉｎ
ｇ ｅｒｒｏｒ）時、他の上層電極においてのヒュージ
ング工程を、再び試行することができるようにするプロ
グラム可能なアンチヒューズ素子およびその製造方法を
提供することにある。
めに提案されたもので、その目的は、一つの下層電極に
対して少なくとも二つ以上の上層電極が配列され、一つ
の上層電極においてのヒュージングエラー（ｆｕｓｉｎ
ｇ ｅｒｒｏｒ）時、他の上層電極においてのヒュージ
ング工程を、再び試行することができるようにするプロ
グラム可能なアンチヒューズ素子およびその製造方法を
提供することにある。
【００２０】本発明の他の目的は、ヒュージング過程に
おいて、上層電極の物質が下層電極へ浸透し、上層電極
物質のパス（ｐａｔｈ）が形成されるようにする、プロ
グラム可能なアンチヒューズ素子およびその製造方法を
提供することにある。
おいて、上層電極の物質が下層電極へ浸透し、上層電極
物質のパス（ｐａｔｈ）が形成されるようにする、プロ
グラム可能なアンチヒューズ素子およびその製造方法を
提供することにある。
【００２１】
【課題を解決するための手段】上記目的を達成するため
の本発明の一態様によれば、機能素子が形成された半導
体基板上に層間膜を介して二層構造の電極を形成する電
気的にプログラム可能なアンチヒューズ素子において、
上記半導体基板上に形成されたフィールド酸化膜と、上
記フィールド酸化膜上に所定パターンで形成された第１
電極と、上記第１電極の両端の上部に跨って上記フィー
ルド酸化膜上に形成された第１絶縁膜と、上記第１絶縁
膜の間で上記第１電極の露出された表面上に形成され上
記層間膜として用いられた第２絶縁膜と、上記第２絶縁
膜上の第２電極とを含むプログラム可能なアンチヒュー
ズ素子が提供される。
の本発明の一態様によれば、機能素子が形成された半導
体基板上に層間膜を介して二層構造の電極を形成する電
気的にプログラム可能なアンチヒューズ素子において、
上記半導体基板上に形成されたフィールド酸化膜と、上
記フィールド酸化膜上に所定パターンで形成された第１
電極と、上記第１電極の両端の上部に跨って上記フィー
ルド酸化膜上に形成された第１絶縁膜と、上記第１絶縁
膜の間で上記第１電極の露出された表面上に形成され上
記層間膜として用いられた第２絶縁膜と、上記第２絶縁
膜上の第２電極とを含むプログラム可能なアンチヒュー
ズ素子が提供される。
【００２２】本発明の他の態様によれば、機能素子が形
成された半導体基板上に層間膜を介して二層構造の電極
を形成する電気的にプログラム可能なアンチヒューズ素
子の製造方法において、上記半導体基板上にフィールド
酸化膜を形成する工程と、上記フィールド酸化膜上に所
定のパターンの第１電極を形成する工程と、上記第１電
極を含み上記フィールド酸化膜上に第１絶縁膜を被覆す
る工程と、上記第１絶縁膜をエッチングして上記第１電
極の一部表面が露出されるようにする工程と、上記露出
された表面上に上記層間膜としての第２絶縁膜を形成す
る工程と、上記第２絶縁膜上に第２電極を形成する工程
とを含むアンチヒューズ素子の製造方法が提供される。
成された半導体基板上に層間膜を介して二層構造の電極
を形成する電気的にプログラム可能なアンチヒューズ素
子の製造方法において、上記半導体基板上にフィールド
酸化膜を形成する工程と、上記フィールド酸化膜上に所
定のパターンの第１電極を形成する工程と、上記第１電
極を含み上記フィールド酸化膜上に第１絶縁膜を被覆す
る工程と、上記第１絶縁膜をエッチングして上記第１電
極の一部表面が露出されるようにする工程と、上記露出
された表面上に上記層間膜としての第２絶縁膜を形成す
る工程と、上記第２絶縁膜上に第２電極を形成する工程
とを含むアンチヒューズ素子の製造方法が提供される。
【００２３】上記の構成および製造方法で、上記第２電
極は、少なくとも二つの電極で構成される。各電極は、
上記第１絶縁膜により電気的に互いに隔離されており、
アルミニウム系の金属（Ａｌ ｂａｓｅｄ ａｌｌｏ
ｙ）で形成されている。
極は、少なくとも二つの電極で構成される。各電極は、
上記第１絶縁膜により電気的に互いに隔離されており、
アルミニウム系の金属（Ａｌ ｂａｓｅｄ ａｌｌｏ
ｙ）で形成されている。
【００２４】上記第１絶縁膜は、低温酸化膜（ｌｏｗ−
ｔｅｍｐｅｒａｔｕｒｅ ｏｘｉｄｅ）である。上記第
１電極は、高濃度の不純物が注入された多結晶シリコン
膜で、この不純物イオンは、Ｐ+型の不純物イオンであ
る。
ｔｅｍｐｅｒａｔｕｒｅ ｏｘｉｄｅ）である。上記第
１電極は、高濃度の不純物が注入された多結晶シリコン
膜で、この不純物イオンは、Ｐ+型の不純物イオンであ
る。
【００２５】上記第２絶縁層膜は、ＳｉＯ2，Ｓｉ
3Ｎ4，硅素酸化窒化膜等の絶縁物質で形成される。ま
た、この第２絶縁層膜は、誘電物質でも形成される。誘
電物質としては、非晶質シリコン等が用いられる。な
お、それらの混合物質で形成されることもできる。
3Ｎ4，硅素酸化窒化膜等の絶縁物質で形成される。ま
た、この第２絶縁層膜は、誘電物質でも形成される。誘
電物質としては、非晶質シリコン等が用いられる。な
お、それらの混合物質で形成されることもできる。
【００２６】
【実施例】以下、添付図面を参照して、本発明の実施例
を詳細に説明する。
を詳細に説明する。
【００２７】図２（Ａ）から図２（Ｄ）は、本発明のプ
ログラム可能なアンチヒューズ素子の製造工程を示して
いる。
ログラム可能なアンチヒューズ素子の製造工程を示して
いる。
【００２８】図２（Ａ）によると、参照番号１は、シリ
コン基板に機能素子（図示されていない）が形成されて
いる半導体基板で、この半導体基板１上に素子分離用フ
ィールド酸化膜２が形成されている。図２（Ａ）で、上
記半導体基板１の全体表面に上記フィールド酸化膜２が
被覆されているように図示されているが、実際は、上記
の半導体基板１の全体表面上に形成されるものではなく
上記の機能素子を分離するために形成されたフィールド
酸化膜２が位置した部分のみを示している。
コン基板に機能素子（図示されていない）が形成されて
いる半導体基板で、この半導体基板１上に素子分離用フ
ィールド酸化膜２が形成されている。図２（Ａ）で、上
記半導体基板１の全体表面に上記フィールド酸化膜２が
被覆されているように図示されているが、実際は、上記
の半導体基板１の全体表面上に形成されるものではなく
上記の機能素子を分離するために形成されたフィールド
酸化膜２が位置した部分のみを示している。
【００２９】図２（Ｂ）は、下層電極３を形成する工程
を示している。すなわち、図２（Ｂ）で、上記フィール
ド酸化膜２上に、高濃度のＰ+型の不純物イオンがドー
ピングされた所定パターンの多結晶シリコン膜が被覆さ
れている。上記多結晶シリコン膜は、本発明で下層電極
３として機能する。なお、上記Ｐ+型の高濃度不純物イ
オンは、硼素（ｂｏｒｏｎ）イオンで形成される。
を示している。すなわち、図２（Ｂ）で、上記フィール
ド酸化膜２上に、高濃度のＰ+型の不純物イオンがドー
ピングされた所定パターンの多結晶シリコン膜が被覆さ
れている。上記多結晶シリコン膜は、本発明で下層電極
３として機能する。なお、上記Ｐ+型の高濃度不純物イ
オンは、硼素（ｂｏｒｏｎ）イオンで形成される。
【００３０】上記下層電極を形成する工程は、実際に上
記フィールド酸化膜２上に多結晶シリコン膜を被覆する
工程と、この多結晶シリコン膜でＰ+型の不純物イオン
をドーピングする工程と、次いで、上記の下層電極を形
成するようにフォトリソグラフィー方法を用いてエッチ
ングする工程を含む。
記フィールド酸化膜２上に多結晶シリコン膜を被覆する
工程と、この多結晶シリコン膜でＰ+型の不純物イオン
をドーピングする工程と、次いで、上記の下層電極を形
成するようにフォトリソグラフィー方法を用いてエッチ
ングする工程を含む。
【００３１】図２（Ｃ）は接触ホール（ｃｏｎｔａｃｔ
ｈｏｌｅ）を形成して層間膜を形成する工程を示して
いる。図２（Ｃ）によると、上記下層電極３は、もちろ
ん上記露出されたフィールド酸化膜２の表面上に低温酸
化膜４が被覆された後、上記下層電極（３）上で二つの
露出された表面、即ち、二つの接触ホールが形成される
ように、上記のようなフォトリソグラフィー方法を用い
て、上記低温酸化膜４をエッチングする。次いで、上記
下層電極３の露出された表面上に、層間膜５が形成され
る。この実施例では、上記の層間膜５は、ＳｉＯ2，Ｓ
ｉ2Ｎ4，硅素酸化窒化膜等の絶縁物質で形成されること
ができるし、非晶質シリコン等の誘電物質で形成される
こともできる。
ｈｏｌｅ）を形成して層間膜を形成する工程を示して
いる。図２（Ｃ）によると、上記下層電極３は、もちろ
ん上記露出されたフィールド酸化膜２の表面上に低温酸
化膜４が被覆された後、上記下層電極（３）上で二つの
露出された表面、即ち、二つの接触ホールが形成される
ように、上記のようなフォトリソグラフィー方法を用い
て、上記低温酸化膜４をエッチングする。次いで、上記
下層電極３の露出された表面上に、層間膜５が形成され
る。この実施例では、上記の層間膜５は、ＳｉＯ2，Ｓ
ｉ2Ｎ4，硅素酸化窒化膜等の絶縁物質で形成されること
ができるし、非晶質シリコン等の誘電物質で形成される
こともできる。
【００３２】なお、この実施例では、絶縁膜または誘電
体膜を層間膜として形成するものを示しているが、これ
に限定するものではなく、絶縁物質と誘電物質が混合さ
れた混合膜として形成されることができる。
体膜を層間膜として形成するものを示しているが、これ
に限定するものではなく、絶縁物質と誘電物質が混合さ
れた混合膜として形成されることができる。
【００３３】図２（Ｄ）は、上層電極６が形成される工
程を示している。図２（Ｄ）で、上記層間膜５上に、ア
ルミニウムで形成された金属電極である上層電極６が形
成される。このような上層電極６を形成する工程は、実
際に、上記層間膜５は、もちろん、上記低温酸化膜４の
表面上に、アルミニウム金属膜をコーティング（ｃｏａ
ｔｉｎｇ）する工程と、上記のようにフォトリソグラフ
ィー方法で上記アルミニウム金属膜を所定パターンにエ
ッチングして、上記層間膜５上に上層電極６が形成され
る工程とを含む。
程を示している。図２（Ｄ）で、上記層間膜５上に、ア
ルミニウムで形成された金属電極である上層電極６が形
成される。このような上層電極６を形成する工程は、実
際に、上記層間膜５は、もちろん、上記低温酸化膜４の
表面上に、アルミニウム金属膜をコーティング（ｃｏａ
ｔｉｎｇ）する工程と、上記のようにフォトリソグラフ
ィー方法で上記アルミニウム金属膜を所定パターンにエ
ッチングして、上記層間膜５上に上層電極６が形成され
る工程とを含む。
【００３４】このように製造されたアンチヒューズ素子
の構造は、図２（Ｄ）に図示されるように、一つの下層
電極３に対して二つの上層電極６が形成されている。そ
のため、使用者が所望する機能を遂行するためにヒュー
ジングプロセスを完了した後に、ある一つの上層電極と
下層電極が電気的によく導通されないヒュージングエラ
ーが発生しても、他の一つの上層電極と下層電極とのヒ
ュージングプロセスを遂行することができるので、アン
チヒューズ素子の復旧能力を向上させることができる。
の構造は、図２（Ｄ）に図示されるように、一つの下層
電極３に対して二つの上層電極６が形成されている。そ
のため、使用者が所望する機能を遂行するためにヒュー
ジングプロセスを完了した後に、ある一つの上層電極と
下層電極が電気的によく導通されないヒュージングエラ
ーが発生しても、他の一つの上層電極と下層電極とのヒ
ュージングプロセスを遂行することができるので、アン
チヒューズ素子の復旧能力を向上させることができる。
【００３５】なお、ヒュージング前にアンチヒューズ素
子のキャパシタンスを低く製作することが容易になり、
漏洩電流（Ｌｅａｋａｇｅ Ｃｕｒｒｅｎｔ）が低くな
るようにすることができる。
子のキャパシタンスを低く製作することが容易になり、
漏洩電流（Ｌｅａｋａｇｅ Ｃｕｒｒｅｎｔ）が低くな
るようにすることができる。
【００３６】特に、本発明によって製造されたアンチヒ
ューズ素子では、ヒュージングプロセスにより層間膜が
破壊され、上層電極と下層電極が互いに電気的な導通状
態になる時、上記上層電極のアルミニウム物質がこれと
垂直方向に置かれた下層電極であるＰ+型多結晶シリコ
ン膜へ浸透されながら、すなわち、物質の移動現象が発
生しながら、上記多結晶シリコン膜内でアルミニウムパ
ス（ｐａｔｈ）が形成される。上記アルミニウムパスの
生成により、結局、上下層電極の電気的導通がアルミニ
ウム金属線を通じて形成されるので、アルミニウムの固
有特性により上層および下層電極の界面においての接触
抵抗を低下させることができる。
ューズ素子では、ヒュージングプロセスにより層間膜が
破壊され、上層電極と下層電極が互いに電気的な導通状
態になる時、上記上層電極のアルミニウム物質がこれと
垂直方向に置かれた下層電極であるＰ+型多結晶シリコ
ン膜へ浸透されながら、すなわち、物質の移動現象が発
生しながら、上記多結晶シリコン膜内でアルミニウムパ
ス（ｐａｔｈ）が形成される。上記アルミニウムパスの
生成により、結局、上下層電極の電気的導通がアルミニ
ウム金属線を通じて形成されるので、アルミニウムの固
有特性により上層および下層電極の界面においての接触
抵抗を低下させることができる。
【００３７】このように、上下層電極の接触抵抗が低下
されることにより、ヒュージング後の二つの電極の電気
的導電性を大いに向上させることができる。
されることにより、ヒュージング後の二つの電極の電気
的導電性を大いに向上させることができる。
【００３８】図３は、本発明の他の実施例の製造方法に
より製造されたアンチヒューズ素子の構造を例示してい
る。図３によれば、図２（Ｄ）に図示された構造とは異
なり、一つの下層電極３に対して一つの上層電極６を形
成した構造を示している。すなわち、図２（Ｄ）では、
一つの下層電極３に対して二つの上層電極６が形成され
ており、図３では、一つの下層電極３に対して一つの上
層電極６が形成されているので、図２（Ｄ）に示す実施
例のように、下層電極上から二つの上層電極を分離する
ための低温酸化膜が無い状態となる。
より製造されたアンチヒューズ素子の構造を例示してい
る。図３によれば、図２（Ｄ）に図示された構造とは異
なり、一つの下層電極３に対して一つの上層電極６を形
成した構造を示している。すなわち、図２（Ｄ）では、
一つの下層電極３に対して二つの上層電極６が形成され
ており、図３では、一つの下層電極３に対して一つの上
層電極６が形成されているので、図２（Ｄ）に示す実施
例のように、下層電極上から二つの上層電極を分離する
ための低温酸化膜が無い状態となる。
【００３９】従って、図３に図示されたアンチヒューズ
素子を製造する工程は、図２（Ｃ）で低温酸化膜をエッ
チングして除去する時、下層電極３上において低温酸化
膜が被覆されていないようにエッチングすること以外に
は、上記の製造工程と同一である。
素子を製造する工程は、図２（Ｃ）で低温酸化膜をエッ
チングして除去する時、下層電極３上において低温酸化
膜が被覆されていないようにエッチングすること以外に
は、上記の製造工程と同一である。
【００４０】従って、図２（Ｄ）に図示された構造は、
（上層電極６−層間膜（絶縁膜、誘電膜、または混合
膜）５−下層電極３−層間膜５−上層電極６）の構造を
示す。一方、図３では、上層電極６−層間膜５−下層電
極３の構造を示している。
（上層電極６−層間膜（絶縁膜、誘電膜、または混合
膜）５−下層電極３−層間膜５−上層電極６）の構造を
示す。一方、図３では、上層電極６−層間膜５−下層電
極３の構造を示している。
【００４１】なお、上記の実施例においては、一つの下
層電極に対して上層電極が一つまたは二つであるものを
例示しているが、本発明は、これに限定されるものでは
なく、一つの下層電極に対して三つ以上の上層電極を形
成しても、より良い上記の実施例のような効果を期待す
ることができるということは、この技術分野に従事する
熟練者には極めて明らかなことである。
層電極に対して上層電極が一つまたは二つであるものを
例示しているが、本発明は、これに限定されるものでは
なく、一つの下層電極に対して三つ以上の上層電極を形
成しても、より良い上記の実施例のような効果を期待す
ることができるということは、この技術分野に従事する
熟練者には極めて明らかなことである。
【００４２】本発明は、上記の実施例の説明と添付され
た図面において示された構成により限定されるものでは
なく、添付された請求範囲によってのみ限定されるもの
である。
た図面において示された構成により限定されるものでは
なく、添付された請求範囲によってのみ限定されるもの
である。
【００４３】なお、本発明の精神と範囲から外れない限
り上記実施例を基礎とする種々の変形例は、この技術分
野の当業者には極めて明らかなものであろう。
り上記実施例を基礎とする種々の変形例は、この技術分
野の当業者には極めて明らかなものであろう。
【００４４】
【発明の効果】本発明によれば、ある一つの上層電極と
下層電極が電気的によく導通しないヒュージングエラー
が発生しても、他の一つの上層電極と下層電極とのヒュ
ージングプロセスを遂行することができ、アンチヒュー
ズ素子の復旧能力を向上させることができる。また、本
発明において、上層電極に金属膜を用いることにより、
ヒュージング後の二つの電極の電気的導電性を向上させ
ることができる。
下層電極が電気的によく導通しないヒュージングエラー
が発生しても、他の一つの上層電極と下層電極とのヒュ
ージングプロセスを遂行することができ、アンチヒュー
ズ素子の復旧能力を向上させることができる。また、本
発明において、上層電極に金属膜を用いることにより、
ヒュージング後の二つの電極の電気的導電性を向上させ
ることができる。
【図１】従来のＦＰＧＡ用アンチヒューズスイッチング
素子の構造を示した断面図。
素子の構造を示した断面図。
【図２】本発明の実施例のによるアンチヒューズ素子を
製造する工程（Ａ）から（Ｄ）を示した断面図。
製造する工程（Ａ）から（Ｄ）を示した断面図。
【図３】本発明の他の実施例により製造されたアンチヒ
ューズ素子の構造を示した断面図。
ューズ素子の構造を示した断面図。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/41 8832−4Ｍ Ｈ０１Ｌ 27/04 Ｆ 7376−4Ｍ 29/44 Ｚ
Claims (19)
- 【請求項１】 機能素子が形成された半導体基板（１）
上に層間膜を介して二層構造の電極を形成する電気的に
プログラム可能なアンチヒューズ素子において、 上記半導体基板（１）上に形成されたフィールド酸化膜
（２）と、 上記フィールド酸化膜（２）上に所定パターンで形成さ
れた第１電極（３）と、 上記第１電極（３）の両端の上部に跨って上記フィール
ド酸化膜（２）上に形成された第１絶縁膜（４）と、 上記第１絶縁膜（４）の間で上記第１電極（３）の露出
された表面上に形成されて上記層間膜として用いられた
第２絶縁膜（５）と、 上記第２絶縁膜（５）上に形成された第２電極（６）と
を含むことを特徴とするアンチヒューズ素子。 - 【請求項２】 請求項１において、上記第２電極（６）
は、少なくとも二つの電極で形成され、各電極は、上記
第１絶縁膜（４）により電気的に互いに隔離されること
を特徴とするアンチヒューズ素子。 - 【請求項３】 請求項１または請求項２において、上記
第２電極（６）は、アルミニウム系の金属であることを
特徴とするアンチヒューズ素子。 - 【請求項４】 請求項１または請求項２において、上記
第１絶縁膜（４）は、低温酸化膜であることを特徴とす
るアンチヒューズ素子。 - 【請求項５】 請求項１において、上記第１電極（３）
は、高濃度の不純物が注入された多結晶シリコン膜であ
ることを特徴とするアンチヒューズ素子。 - 【請求項６】 請求項５において、上記不純物は、Ｐ+
型の不純物イオンであることを特徴とするアンチヒュー
ズ素子。 - 【請求項７】 請求項１において、上記第２絶縁膜
（５）は、ＳｉＯ2、Ｓｉ3Ｎ4および硅素酸化窒化物の
うち少なくとも１種の絶縁物質で形成されたことを特徴
とするアンチヒューズ素子。 - 【請求項８】 請求項１において、上記第２絶縁膜
（５）は、誘電物質で形成され、誘電物質は少なくとも
非晶質シリコンであることを特徴とするアンチヒューズ
素子。 - 【請求項９】 請求項１において、上記第２絶縁膜
（５）は、絶縁物質と誘電物質が混合された層間膜であ
ることを特徴とするアンチヒューズ素子。 - 【請求項１０】 機能素子が形成された半導体基板
（１）上に層間膜を介して二層構造の電極を形成する電
気的にプログラム可能なアンチヒューズ素子の製造方法
において、 上記半導体基板（１）上にフィールド酸化膜（２）を形
成する工程と、 上記フィールド酸化膜（２）上に、所定パターンの第１
電極（３）を形成する工程と、 上記第１電極（３）を含み上記フィールド酸化膜（２）
上に第１絶縁膜（４）を被覆する工程と、 上記第１絶縁膜（４）をエッチングして、上記第１電極
（３）の一部表面が露出されるようにする工程と、 上記露出された表面上に、上記層間膜としての第２絶縁
膜（５）を形成する工程と、 上記第２絶縁膜（５）上に、第２電極（６）を形成する
工程とを含むことを特徴とするアンチヒューズ素子の製
造方法。 - 【請求項１１】 請求項１０において、上記第１電極
（３）を形成する工程は、 実際に、上記フィールド酸化膜（２）上に多結晶シリコ
ン膜を被覆する工程と、 この多結晶シリコン膜でＰ+型の不純物イオンをドーピ
ングする工程と、 次いで、上記の下層電極を形成するようにフォトリソグ
ラフィー方法を用いてエッチングする工程とを含むこと
を特徴とするアンチヒューズ素子の製造方法。 - 【請求項１２】 請求項１０において、上記第２電極
（６）を形成する工程は、 実際に、上記第２絶縁膜（５）を含む上記第１絶縁膜
（４）の表面上に、アルミニウム金属膜をコーティング
する工程と、 上記のようなフォトリソグラフィー方法で上記アルミニ
ウム金属膜を所定パターンにエッチングして上記第２絶
縁膜（５）上に第２電極（６）が形成される工程とを含
むことを特徴とするアンチヒューズ素子の製造方法。 - 【請求項１３】 請求項１０において、上記第２電極
（６）は少なくとも二つの電極に形成されるが、各電極
は上記第１絶縁膜（４）により電気的に互いに隔離され
ていることを特徴とするアンチヒューズ素子の製造方
法。 - 【請求項１４】 請求項１０または請求項１３におい
て、上記第２電極（６）は、アルミニウム系の金属であ
ることを特徴とするアンチヒューズ素子の製造方法。 - 【請求項１５】 請求項１０または請求項１３におい
て、上記第１絶縁膜（４）は、低温酸化膜であることを
特徴とするアンチヒューズ素子の製造方法。 - 【請求項１６】 請求項１０において、上記第１電極
（３）は、高濃度の不純物が注入された多結晶シリコン
膜であることを特徴とするアンチヒューズ素子の製造方
法。 - 【請求項１７】 請求項１６において、上記不純物は、
Ｐ+型の不純物イオンであることを特徴とするアンチヒ
ューズ素子の製造方法。 - 【請求項１８】 請求項１０において、上記第２絶縁膜
（５）は、ＳｉＯ2、Ｓｉ3Ｎ4および硅素酸化窒化物の
うち少なくとも１種の絶縁物質で形成されたことを特徴
とするアンチヒューズ素子の製造方法。 - 【請求項１９】 請求項１０において、上記第２絶縁膜
（５）は、誘電物質で形成され、誘電物質は少なくとも
非晶質シリコンであることを特徴とするアンチヒューズ
素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930014240A KR960015326B1 (ko) | 1993-07-26 | 1993-07-26 | 프로그램가능한 안티-퓨즈소자(Antifuse element) 및 그 제조방법 |
| KR93-14240 | 1993-07-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0758209A true JPH0758209A (ja) | 1995-03-03 |
| JP2828597B2 JP2828597B2 (ja) | 1998-11-25 |
Family
ID=19360081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6146735A Expired - Fee Related JP2828597B2 (ja) | 1993-07-26 | 1994-06-28 | プログラム可能なアンチヒューズ素子およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5789796A (ja) |
| JP (1) | JP2828597B2 (ja) |
| KR (1) | KR960015326B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5986322A (en) * | 1995-06-06 | 1999-11-16 | Mccollum; John L. | Reduced leakage antifuse structure |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5581111A (en) * | 1993-07-07 | 1996-12-03 | Actel Corporation | Dielectric-polysilicon-dielectric antifuse for field programmable logic applications |
| US5485031A (en) | 1993-11-22 | 1996-01-16 | Actel Corporation | Antifuse structure suitable for VLSI application |
| US5811869A (en) | 1996-01-04 | 1998-09-22 | Micron Technology, Inc. | Laser antifuse using gate capacitor |
| US5742555A (en) * | 1996-08-20 | 1998-04-21 | Micron Technology, Inc. | Method of anti-fuse repair |
| US6836000B1 (en) | 2000-03-01 | 2004-12-28 | Micron Technology, Inc. | Antifuse structure and method of use |
| US6630724B1 (en) | 2000-08-31 | 2003-10-07 | Micron Technology, Inc. | Gate dielectric antifuse circuits and methods for operating same |
| US6936909B2 (en) * | 2002-08-29 | 2005-08-30 | Micron Technology, Inc. | Gate dielectric antifuse circuit to protect a high-voltage transistor |
| US6751150B2 (en) * | 2002-08-29 | 2004-06-15 | Micron Technology, Inc. | Circuits and method to protect a gate dielectric antifuse |
| US6879519B1 (en) * | 2004-07-30 | 2005-04-12 | Micron Technology, Inc. | Non-volatile programmable fuse apparatus in a memory device |
| US7110278B2 (en) * | 2004-09-29 | 2006-09-19 | Intel Corporation | Crosspoint memory array utilizing one time programmable antifuse cells |
| US7321502B2 (en) * | 2004-09-30 | 2008-01-22 | Intel Corporation | Non volatile data storage through dielectric breakdown |
| US9105637B2 (en) | 2012-05-18 | 2015-08-11 | International Business Machines Corporation | Anti-fuse structure and fabrication |
| US8736020B2 (en) | 2012-09-10 | 2014-05-27 | International Business Machines Corporation | Electronic anti-fuse |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03149853A (ja) * | 1989-09-07 | 1991-06-26 | Peer Res Inc | 書込み可能相互接続構成体の製造方法 |
| JPH05102313A (ja) * | 1991-10-11 | 1993-04-23 | Matsushita Electron Corp | プログラマブル素子 |
| JPH05136269A (ja) * | 1991-07-16 | 1993-06-01 | Samsung Semiconductor Inc | プログラム可能な相互接続装置及びその製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5148256A (en) * | 1981-02-23 | 1992-09-15 | Unisys Corporation | Digital computer having an interconnect mechanism stacked above a semiconductor substrate |
| US5210598A (en) * | 1988-08-23 | 1993-05-11 | Seiko Epson Corporation | Semiconductor element having a resistance state transition region of two-layer structure |
| US4914055A (en) * | 1989-08-24 | 1990-04-03 | Advanced Micro Devices, Inc. | Semiconductor antifuse structure and method |
| JP2990783B2 (ja) * | 1989-11-30 | 1999-12-13 | セイコーエプソン株式会社 | 半導体記憶装置 |
| US5311039A (en) * | 1990-04-24 | 1994-05-10 | Seiko Epson Corporation | PROM and ROM memory cells |
| US5087958A (en) * | 1990-11-05 | 1992-02-11 | Actel Corporation | Misalignment tolerant antifuse |
| EP0509631A1 (en) * | 1991-04-18 | 1992-10-21 | Actel Corporation | Antifuses having minimum areas |
| US5233206A (en) * | 1991-11-13 | 1993-08-03 | Micron Technology, Inc. | Double digitlines for multiple programming of prom applications and other anti-fuse circuit element applications |
| US5373169A (en) * | 1992-12-17 | 1994-12-13 | Actel Corporation | Low-temperature process metal-to-metal antifuse employing silicon link |
-
1993
- 1993-07-26 KR KR1019930014240A patent/KR960015326B1/ko not_active IP Right Cessation
-
1994
- 1994-06-28 JP JP6146735A patent/JP2828597B2/ja not_active Expired - Fee Related
-
1997
- 1997-08-25 US US08/917,171 patent/US5789796A/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03149853A (ja) * | 1989-09-07 | 1991-06-26 | Peer Res Inc | 書込み可能相互接続構成体の製造方法 |
| JPH05136269A (ja) * | 1991-07-16 | 1993-06-01 | Samsung Semiconductor Inc | プログラム可能な相互接続装置及びその製造方法 |
| JPH05102313A (ja) * | 1991-10-11 | 1993-04-23 | Matsushita Electron Corp | プログラマブル素子 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5986322A (en) * | 1995-06-06 | 1999-11-16 | Mccollum; John L. | Reduced leakage antifuse structure |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2828597B2 (ja) | 1998-11-25 |
| KR950004608A (ko) | 1995-02-18 |
| US5789796A (en) | 1998-08-04 |
| KR960015326B1 (ko) | 1996-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4914055A (en) | Semiconductor antifuse structure and method | |
| US6633055B2 (en) | Electronic fuse structure and method of manufacturing | |
| JP3095811B2 (ja) | 電気的プログラム可能な非融解型素子、該素子を含む半導体デバイス、及び該素子の形成方法 | |
| KR0162073B1 (ko) | 프로그램 가능한 저 임피던스 상호 접속 회로 소자 | |
| JP3256603B2 (ja) | 半導体装置及びその製造方法 | |
| JP2828597B2 (ja) | プログラム可能なアンチヒューズ素子およびその製造方法 | |
| KR100276097B1 (ko) | 필드 프로그램 가능한 상호연결칩 상에 형성되는 앤티퓨즈 장치 및 그 제조방법 | |
| JPH0582641A (ja) | 非溶断型素子構造、非溶断型素子構造中に小抵抗導電フイラメントを形成する方法、及び非溶断型素子構造アレイ | |
| JPH023278A (ja) | 電気的にプログラム可能な低インピーダンス非ヒューズ素子 | |
| JPH05136273A (ja) | 最小面積を有するアンチヒユーズ | |
| US3436611A (en) | Insulation structure for crossover leads in integrated circuitry | |
| EP0602836A1 (en) | Self-aligned vertical antifuse | |
| EP0720230A2 (en) | Fuse structure for an integrated circuit device | |
| KR940008564B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JPH06510634A (ja) | アモルファスシリコンアンチヒューズ及びその製造方法 | |
| US4315239A (en) | Process for producing a calibrated resistance element and integrated circuitry incorporating same | |
| US3778886A (en) | Semiconductor structure with fusible link and method | |
| US6159836A (en) | Method for forming programmable contact structure | |
| EP0583119B1 (en) | Programmable contact structure | |
| USRE28481E (en) | Semiconductor structure with fusible link and method | |
| KR19990025489A (ko) | 안티 퓨즈 및 그 형성 방법 | |
| KR100205340B1 (ko) | 안티퓨즈의 구조 및 제조 방법 | |
| KR0179283B1 (ko) | 안티퓨즈의 구조 및 제조방법 | |
| KR100246191B1 (ko) | 반도체 장치의 다층의 안티퓨즈 제조방법 | |
| KR0177405B1 (ko) | 반도체 장치의 안티퓨즈 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970715 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980901 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090918 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |