KR0179283B1 - 안티퓨즈의 구조 및 제조방법 - Google Patents

안티퓨즈의 구조 및 제조방법 Download PDF

Info

Publication number
KR0179283B1
KR0179283B1 KR1019960031644A KR19960031644A KR0179283B1 KR 0179283 B1 KR0179283 B1 KR 0179283B1 KR 1019960031644 A KR1019960031644 A KR 1019960031644A KR 19960031644 A KR19960031644 A KR 19960031644A KR 0179283 B1 KR0179283 B1 KR 0179283B1
Authority
KR
South Korea
Prior art keywords
metal layer
fuse
antifuse
layer
metal
Prior art date
Application number
KR1019960031644A
Other languages
English (en)
Other versions
KR980012289A (ko
Inventor
오한수
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019960031644A priority Critical patent/KR0179283B1/ko
Publication of KR980012289A publication Critical patent/KR980012289A/ko
Application granted granted Critical
Publication of KR0179283B1 publication Critical patent/KR0179283B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자에 관한 것으로 특히, 필드 프로그램에이블 게이트 어레이(FPGA : Field Programmable Gate Array)에 적당하도록 한 안티퓨즈(Anti Fuse)의 구조 및 제조방법에 관한 것이다.
본 발명의 안티퓨즈의 구조는 기판상에 길이와 간격이 서로 다르게 형성되는 복수개의 제1금속층과, 상기 복수개의 제1금속층의 양측의 제1금속층에 콘택홀을 갖고 나머지 제1금속층 사이에는 제1금속층과 동일 높이로 형성되는 제1절연막과, 상기 나머지 제1금속층상에 각각 형성되는 동일 높이로 형성되는 복수개의 안티퓨즈와, 상기 콘택홀과 안티퓨즈상에 형성되는 제2금속층과, 상기 제2금속층을 포함한 전면에 형성되는 제2절연막을 포함하여 구성됨에 특징이 있다.

Description

안티퓨즈의 구조 및 제조방법
본 발명은 반도체 소자에 관한 것으로 특히, 필드 프로그램에이블 게이트 어레이(FPGA : Field Programmable Gate Array)에 적당하도록 한 안티퓨즈(Anti Fuse)의 구조 및 제조방법에 관한 것이다.
일반적으로 안티퓨즈는 퓨즈의 반대 개념으로 초기에는 'OFF' 상태로 제작이 된 후, 프로그램(Program)에 의해 'ON' 상태가 된다.
즉, 초기 제작시에는 안티퓨즈는 수 MΩ 이상의 전기저항을 갖는 절연체로 프로그램에 의해 몇 백 Ω 이하의 전기저항을 갖게 되어 'ON' 상태가 된다.
프로그램은 두 전극 사이 즉, 제1도전층과 제2도전층 사이에 어느 수준 이상의 전압을 인가하면 절연체가 블랙다운(Breakdown)을 일으켜 이루어진다.
FPGA(Field Programmable Gate Array)는 일종의 반주문 형태(Semi-custom)의 논리 집적회로로서 표준논리 IC에 비하여 집적도가 높고, 또한 완전 주문품에 비하여 개발기간이 짧고 개발비용이 낮다는 장점을 갖고 있다.
즉, 기본논리 소자인 게이트를 한 단위로 하여 병렬로 배치시키고, 배선에 따라 논리회로를 형성함으로써 사용자가 요구하는 형태의 회로를 만들 수 있는 것이다.
FPGA에서 안티퓨즈는 전기적으로 분리된 두 전도선(Conductor) 사이에 비정질(Armorphous) 실리콘이 형성되어 있는 것으로 비정질 실리콘의 저항값이 높아 평상시에는 절연상태에 있다가 필요에 따라 선택적으로 두 전도선의 전계를 가하여 주면 비정질 실리콘이 녹아 두 전도선이 연결되어 게이트 어레이로 사용하는 것이다.
이하, 첨부된 도면을 참조하여 종래의 안티퓨즈와 구조 및 제조방법을 설명하면 다음과 같다.
제1도는 종래의 안티퓨즈의 구조를 나타낸 구조단면도이다.
종래의 안티퓨즈의 구조는 제1도에 도시된 바와같이 반도체 기판(11)상의 전면에 형성되는 하부 도전용 제1금속층(12)과, 상기 하부 도전용 제1금속층(12)상에 콘택홀(14)을 갖고 형성되는 절연막(13)과, 상기 콘택홀(14)을 통하여 상기 하부 도전용 제1금속층(12)과 연결되고 상기 절연막(13)상에 걸쳐서 형성되는 비정질 실리콘(15)와, 상기 비정질 실리콘(15)을 포함하고 상기 절연막(13)상에 형성되는 상부 도전용 제2금속층(16)을 포함한 구조를 갖는다.
제2a도-제2c도는 상기와 같은 구조를 갖는 종래의 안티퓨즈의 제조방법을 나타낸 공정단면도이다.
종래의 안티퓨즈의 제조방법은 먼저, 제2a도에 도시된 바와같이 반도체 기판(11)상에 하부 도전용 제1금속층(TiW/AlCuSi/TiW)(12)과 절연막(13)을 차례로 증착한 후, 안티퓨즈가 형성될 영역을 정의하여 상기 절연막(13)을 선택적으로 제거하여 상기 하부 도전용 제1금속층(12) 표면의 소정 부분이 노출되도록 콘택홀(14)을 형성한다.
이어서, 제2b도에 도시된 바와같이 상기 콘택홀(14)을 포함한 전면에 안티퓨즈로 사용할 비정질(Armorphous) 실리콘(15)을 형성한 후, 상기 콘택홀(14)을 통해 상기 하부 도전용 제1금속층(12)과 연결되고, 상기 절연막(13)상에 걸치도록 상기 비정질 실리콘(15)을 선택적으로 제거한다.
여기서, 선택적으로 제거되고 남은 비정질 실리콘이 안티퓨즈이다.
그리고 제2c도에 도시된 바와같이 상기 비정질 실리콘(15)을 포함한 전면에 상부 도전용 제2금속층(TiW/AlCuSi/TiW)(16)을 증착한 후, 상기 상부 도전용 제2금속층(16)이 상기 비정질 실리콘(15)을 포함(Covering)하도록 선택적으로 제거한다.
그러나 이와같은 종래의 안티퓨즈의 구조 및 제조방법에 있어서 안티퓨즈의 하부 코너(Bottom Corner)에서의 패일(Fail)에 의해 수율(Yield)이 낮아지는 문제점이 있었다.
즉, 하부코너 부분의 스텝커버레이지(Step Coverage)에 의한 두께가 얇아지는 문제와 양단에 전압이 인가되었을 때 코너 부분에서는 다른 부분에 비해 큰 필드(Field)가 형성되므로 절연체 블랙다운이 하부코너 부분에서 일어나게 되어 안티퓨즈의 특성변화가 커지게 되어 수율이 낮아지게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 안티퓨즈의 수율을 향상시킬 수 있는 안티퓨즈의 구조 및 제조방법을 제공하는데 그 목적이 있다.
제1도는 종래의 안티퓨즈의 구조를 나타낸 구조단면도.
제2a도-제2c도는 종래의 안티퓨즈의 제조방법을 나타낸 공정단면도.
제3도는 본 발명의 안티퓨즈의 구조를 나타낸 구조단면도.
제4a도-제4e도는 본 발명의 안티퓨즈의 제조방법을 나타낸 공정단면도.
* 도면의 주요부분에 대한 부호의 설명
21 : 반도체 기판 22 : 하부 도전용 제1금속층
23 : IMD층 24 : 제1감광막
25 : 비아 홀 26 : 안티퓨즈 영역
27 : 안티퓨즈 28 : 상부 도전용 제2금속층
29 : 보호막용 절연막
상기의 목적을 달성하기 위한 본 발명의 안티퓨즈의 구조는 기판상에 길이와 간격이 서로 다르게 형성되는 복수개의 제1금속층과, 상기 복수개의 제1금속층의 양측의 제1금속층에 콘택홀을 갖고 나머지 제1금속층 사이에는 제1금속층과 동일 높이로 형성되는 제1절연막과, 상기 나머지 제1금속층상에 각각 형성되는 동일 높이로 형성되는 복수개의 안티퓨즈와, 상기 콘택홀과 안티퓨즈상에 형성되는 제2금속층과, 상기 제2금속층을 포함한 전면에 형성되는 제2절연막을 포함하여 구성됨에 특징이 있고, 상기와 같은 구조를 갖는 본 발명의 안티퓨즈의 제조방법은 기판상에 길이와 간격이 서로 다른 복수개의 제1금속층을 형성하는 단계; 상기 제1금속층상에 제1절연막을 증착하여 콘택홀과 안티퓨즈가 형성될 영역을 정의하는 단계; 상기 안티퓨즈가 형성될 영역의 상기 제1금속층상에 복수개의 안티퓨즈를 형성하는 단계; 상기 콘택홀과 상기 안티퓨즈상에 제2금속층을 형성하는 단계; 상기 제2금속층을 포함한 전면에 제2절연막을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 안티퓨즈의 구조 및 제조방법을 상세히 설명하면 다음과 같다.
제3도는 본 발명의 안티퓨즈의 구조를 나타낸 구조단면도이다.
본 발명의 안티퓨즈의 구조는 제3도에 도시된 바와같이 반도체 기판(21)상에 크기와 간격이 서로 다르게 형성되는 복수개의 하부 도전용 제1금속층(22)과, 상기 복수개의 하부 도전용 제1금속층(22)중 양측의 상기 하부 도전용 제1금속층(22)상에는 비아 홀(25a,25b)을 갖고 나머지 복수개의 상기 하부 도전용 제1금속층(22)의 표면이 완전 노출되도록 제1금속층(22)과 동일한 높이로 형성되는 IMD층(23)과, 상기 표면이 완전 노출되는 상기 하부 도전용 제1금속층(22)위에 제1금속층(22)보다 오버 랩(Over Lap)되게 형성되는 안티퓨즈(27)와, 상기 비아 홀(25b)에 인접한 하나의 안티퓨즈(27)상에는 상기 하부 도전용 제1금속층(22)과 동일한 폭을 갖고 형성되고 나머지 안티퓨즈(27)들을 공통으로 포함하도록 형성되며 상기 비아 홀(25a,25b)을 통해 상기 하부 도전용 제1금속층(22)과 연결되게 형성되는 상부 도전용 제2금속층(28)과, 상기 상부 도전용 제2금속층(28)을 포함한 전면에 형성되는 보호막용 절연막(29)을 포함한 구조를 갖는다.
제4a도-제4e도는 상기와 같은 구조를 갖는 본 발명의 안티퓨즈의 제조방법을 나타낸 공정단면도이다.
본 발명의 안티퓨즈의 제조방법은 먼저, 제4a도에 도시된 바와같이 반도체 기판(21)상에 금속층을 증착하고 사진식각 공정으로 상기 금속층을 선택적으로 제거하여 폭이 서로 다른 복수개의 하부 도전용 제1금속층(22)을 형성한다.
그리고 상기 복수개의 하부 도전용 제1금속층(22)을 포함한 전면에 층간 절연용 IMD(Inter Metal Dielectric)층(23)을 형성한다.
이어서, 제4b도에 도시된 바와같이 상기 IMD층(213)상에 제1감광막(24)을 도포한 후, 노광 및 현상공정으로 양측의 하부 도전용 제1금속층(22)에는 콘택홀을 형성하고 나머지 제1금속층(22)영역은 제1금속층(22)과 동일한 높이가 되도록 식각하기 위하여 양측 제1금속층(22)상에만 남도록 상기 제1감광막(24)을 패터닝하고, 상기 패터닝된 제1감광막(24)을 마스크로 이용하여 비아(Via) 및 안티퓨즈가 형성될 영역의 상기 IMD층(23)을 선택적으로 제거하여 비아 홀(25a,25b)과 안티퓨즈 영역(26)을 형성한다.
이어서, 제4c도에 도시된 바와같이 상기 제2감광막(24)을 제거하고, 상기 IMD층(23)을 포함한 전면에 안티퓨즈용 물질층(도면에 도시하지 않음)을 증착하고, 상기 안티퓨즈용 물질층상에 제2감광막(도면에 도시하지 않음)을 도포한 후, 노광 및 현상공정으로 패터닝하고, 상기 패터닝된 제2감광막을 마스크로 사용하여 상기 안티퓨즈 영역(26)의 상기 하부 도전용 제1금속층(22)상에만 남도록 상기 안티퓨즈용 물질층을 선택적으로 제거함으로써 안티퓨즈(27)을 형성한다.
이때, 상기 안티퓨즈(27)는 상부 도전용 제2금속층 식각시 하부 도전용 제1금속층(22)과 숏트(Short)를 방지하기 위하여 안티퓨즈 영역(26)의 하부 도전용 제1금속층(22) 보다 오버 랩(Over Lap) 되어야 한다.
다음에, 제4d도에 도시된 바와같이 상기 제2감광막을 제거하고, 상기 안티퓨즈(27)을 포함한 전면에 상부 도전용 제2금속층(28)을 증착하고, 상기 상부 도전용 제2금속층(28)이 상기 비아 홀(25a,25b)을 통해 상기 하부 도전용 제1금속층(22)과 콘택되고, 복수개(2개)의 안티퓨즈(27)을 동시에 포함하고, 또 하나의 안티퓨즈(27)위에 상기 하부 도전용 제1금속층(22)과 동일폭으로 형성되도록 상기 상부 도전용 제2금속층(28)을 선택적으로 제거한다.
그리고 제4e도에 도시된 바와같이 상기 상부 도전용 제2금속층(28)을 포함한 전면에 보호막용 절연막(29)을 증착함으로써 본 발명의 안티퓨즈를 완성한다.
이상에서 설명한 바와같은 본 발명의 안티퓨즈의 구조 및 제조방법에 있어서 다음과 같은 효과가 있다.
즉, 안티퓨즈가 형성되는 부분에서 하부 도전용 제1금속층과 IMD층이 동일한 높이로 형성되므로 안정된 안티퓨즈를 형성함으로써 IMD층에서 블랙다운 현상이 일어나지 않아 안티퓨즈의 수율을 향상시킬 수 있는 효과가 있다.

Claims (5)

  1. 기판상에 길이와 간격이 서로 다르게 형성되는 복수개의 제1금속층과, 상기 복수개의 제1금속층의 양측의 제1금속층에 콘택홀을 갖고 나머지 제1금속층 사이에는 제1금속층과 동일 높이로 형성되는 제1절연막과, 상기 나머지 제1금속층상에 식각 형성되는 동일 높이로 형성되는 복수개의 안티퓨즈와, 상기 콘택홀과 안티퓨즈상에 형성되는 제2금속층과, 상기 제2금속층을 포함한 전면에 형성되는 제2절연막을 포함하여 구성됨을 특징으로 하는 안티퓨즈의 구조.
  2. 제1항에 있어서, 상기 제1절연막은 IMD층으로 이루어짐을 특징으로 하는 안티퓨즈의 구조.
  3. 제1항에 있어서, 상기 안티퓨즈는 상기 제1금속층 보다 오버 랩되게 형성됨을 특징으로 하는 안티퓨즈의 구조.
  4. 제1항에 있어서, 상기 제2금속층은 하나의 안티퓨즈 위에 독립적으로 형성되고 나머지 안티퓨즈는 공통으로 커버하도록 형성됨을 특징으로 하는 안티퓨즈의 구조.
  5. 기판상에 길이와 간격이 서로 다른 복수개의 제1금속층을 형성하는 단계; 상기 제1금속층상에 제1절연막을 증착하여 콘택홀과 안티퓨즈가 형성될 영역을 정의하는 단계; 상기 안티퓨즈가 형성될 영역의 상기 제1금속층상에 복수개의 안티퓨즈를 형성하는 단계; 상기 콘택홀과 상기 안티퓨즈상에 제2금속층을 형성하는 단계; 상기 제2금속층을 포함한 전면에 제2절연막을 형성하는 단계를 포함하여 형성함을 특징으로 하는 안티퓨즈의 제조방법.
KR1019960031644A 1996-07-31 1996-07-31 안티퓨즈의 구조 및 제조방법 KR0179283B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960031644A KR0179283B1 (ko) 1996-07-31 1996-07-31 안티퓨즈의 구조 및 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960031644A KR0179283B1 (ko) 1996-07-31 1996-07-31 안티퓨즈의 구조 및 제조방법

Publications (2)

Publication Number Publication Date
KR980012289A KR980012289A (ko) 1998-04-30
KR0179283B1 true KR0179283B1 (ko) 1999-04-15

Family

ID=19468248

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960031644A KR0179283B1 (ko) 1996-07-31 1996-07-31 안티퓨즈의 구조 및 제조방법

Country Status (1)

Country Link
KR (1) KR0179283B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101033987B1 (ko) * 2008-10-02 2011-05-11 주식회사 하이닉스반도체 반도체 소자의 리페어 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101033987B1 (ko) * 2008-10-02 2011-05-11 주식회사 하이닉스반도체 반도체 소자의 리페어 방법

Also Published As

Publication number Publication date
KR980012289A (ko) 1998-04-30

Similar Documents

Publication Publication Date Title
US4914055A (en) Semiconductor antifuse structure and method
KR0157673B1 (ko) 반도체 장치 및 그 제조방법
US7425473B2 (en) Method of fabricating a thin film transistor for an array panel
JP2002057217A (ja) ヒューズ・リンクの局所劣化による強化型ヒューズ
JPH06216254A (ja) 自己整合垂直アンチフューズ
EP0720230A2 (en) Fuse structure for an integrated circuit device
US5789796A (en) Programmable anti-fuse device and method for manufacturing the same
KR0179283B1 (ko) 안티퓨즈의 구조 및 제조방법
JP2952581B2 (ja) アンチヒューズの形成方法
KR100205340B1 (ko) 안티퓨즈의 구조 및 제조 방법
KR100244255B1 (ko) 안티퓨즈 및 그 제조방법
KR100246191B1 (ko) 반도체 장치의 다층의 안티퓨즈 제조방법
KR100186499B1 (ko) 앤티퓨즈 제조방법
KR100215852B1 (ko) 안티퓨즈의 구조 및 제조방법
KR100223937B1 (ko) 안티퓨즈의 구조 및 그 제조 방법
KR101096212B1 (ko) 반도체 소자의 안티퓨즈 및 그의 형성 방법
JPH11135499A (ja) 半導体装置及びその製造方法
KR20020019739A (ko) 안티퓨즈 및 그의 제조방법
KR20040069802A (ko) 필드 프로그램에블 게이트 어레이 제조 방법
KR100227071B1 (ko) 안티퓨즈를 이용한 배선방법
KR19990070034A (ko) 앤티퓨즈 제조방법
KR0177405B1 (ko) 반도체 장치의 안티퓨즈 및 그 제조방법
EP4049324A1 (en) Electronic circuits and their methods of manufacture
JPH0282555A (ja) 半導体装置
KR20000051280A (ko) 반도체장치의 퓨즈 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051019

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee