KR20000051280A - 반도체장치의 퓨즈 형성방법 - Google Patents
반도체장치의 퓨즈 형성방법 Download PDFInfo
- Publication number
- KR20000051280A KR20000051280A KR1019990001625A KR19990001625A KR20000051280A KR 20000051280 A KR20000051280 A KR 20000051280A KR 1019990001625 A KR1019990001625 A KR 1019990001625A KR 19990001625 A KR19990001625 A KR 19990001625A KR 20000051280 A KR20000051280 A KR 20000051280A
- Authority
- KR
- South Korea
- Prior art keywords
- fuse
- forming
- silicide
- layer
- polysilicon
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
본 발명은 반도체장치의 제조방법에 관한 것으로서 특히, 살리사이드(salicide)공정을 적용시 퓨즈로 사용되는 폴리실리콘 위에는 실리사이드(silicide)가 형성되지 않도록 저지층을 형성하여 퓨즈 절단시 과도전류가 퓨즈부에 흐르는 것을 방지하여 상대적으로 작은 전류에서도 퓨즈가 절단되도록 하므로서 제품의 신뢰성을 개선시키는 반도체장치의 퓨즈 제조방법에 관한 것이다. 본 발명에 따른 반도체장치의 퓨즈 형성방법은 반도체 기판의 소정 부위에 절연막을 형성하는 단계와, 절연막상의 소정부위에 도핑된 폴리실리콘으로 퓨즈를 형성하는 단계와, 퓨즈의 가장자리를 노출시키는 실리사이드형성 저지막을 퓨즈 위에 형성하는 단계와, 노출된 퓨즈 표면에 실리사이드층을 형성하는 단계를 포함하여 이루어진다.
Description
본 발명은 반도체장치의 제조방법에 관한 것으로서 특히, 살리사이드(salicide)공정을 적용시 퓨즈로 사용되는 폴리실리콘 위에는 실리사이드(silicide)가 형성되지 않도록 저지층을 형성하여 퓨즈 절단시 과도전류가 퓨즈부에 흐르는 것을 방지하여 상대적으로 작은 전류에서도 퓨즈가 절단되도록 하므로서 제품의 신뢰성을 개선시키는 반도체장치의 퓨즈 제조방법에 관한 것이다.
고속으로 동작하는 아날로그 회로에서는 제품의 특성을 최적화하기 위하여 반도체기판상에 퓨즈를 형성하여 사용한다. 이때, 가장 중요한 것은 퓨즈를 절단하는 조건이며, 이는 가능한 적은 전류와 낮은 전압에서 이루어져야 한다. 공정이 서브-미크론 단위 이하로 갈때 소자의 내압 문제와 더불어 중요한 요소로 작용하게 된다.
아날로그 회로 구현시 만족스러운 아날로그 특성을 구현하기 위하여 회로 구성을 다양한 경로로 만들어 놓고 필요한 부분만을 동작시키기 위하여 퓨즈를 사용한다. 이러한 퓨즈에는 소정 크기의 전력(전압x전류)를 인가하여 필요한 부위를 절단하며, 이때, 가장 중요한 절단요소는 낮은 전압X전류에서 완벽하게 퓨즈를 절단하는 것이다. 즉, 소정 부위의 퓨즈를 절단하기 위해서, 소정의 전류 또는 전압을 퓨즈에 인가하면 퓨즈는 일정 조건에서 절단(blowing)된다.
그러나, 살리사이드 공정을 이용하는 종래 기술에서는 실리사이드 형성시 폴리실리콘 퓨즈 부위에도 실리사이드를 형성하므로 결국 퓨즈는 실리사이드 및 폴리실리콘으로 이루어지게 되어, 퓨즈 절단을 위하여 상대적으로 큰 전류를 필요로 한다.
도 1은 종래의 기술에 따른 반도체장치의 퓨즈를 도시한 단면도이다.
도 1을 참조하면, 실리콘기판(10) 위에 필드산화막(11)이 형성되어 있고, 그(11) 위의 소정 부위에 패터닝된 폴리실리콘층(12) 및 실리사이드막(13)이 퓨즈를 이루며 위치한다.
퓨즈를 덮는 절연층(14)이 필드산화막(11) 상에 위치하고, 절연층(14)의 소정 부위를 제거하여 도전성 플러그 및 배선으로 이루어진 금속배선(15)이 위치한다. 이러한 배선(15)은 퓨즈를 매개체로 하여 서로 전기적으로 연결되어 있으며, 필요한 경우 소정 크기의 전류를 흐르게 하여 퓨즈를 블로잉시키므로서 금속배선(15)을 전기적으로 절단한다.
그러나, 상술한 종래 기술에 따른 반도체장치의 퓨즈 형성방법은 폴리실리콘 및 실리사이드로 이루어진 퓨즈를 사용하기 때문에 퓨즈 절단시 실리사이드가 없는 경우 보다 더 큰 전류가 요구되어며, 실리사이드의 금속 성분으로 인하여 소자의 신뢰성을 열화시키는 문제점이 있다.
따라서, 본 발명의 목적은 종래의 실리사이드/폴리실리콘 퓨즈 대신에 살리사이드 공정시 퓨즈에 실리사이드가 형성되지 않도록 하여 폴리실리콘만으로 이루어진 퓨즈를 형성하므로서 보다 적은 전류에서도 동작하는 퓨즈를 제조하는 반도체장치의 퓨즈 형성방법을 제공하는데 있다.
상기 목적들을 달성하기 위한 본 발명에 따른 반도체장치의 퓨즈 형성방법은 반도체 기판의 소정 부위에 절연막을 형성하는 단계와, 절연막상의 소정부위에 도핑된 폴리실리콘으로 퓨즈를 형성하는 단계와, 퓨즈의 가장자리를 노출시키는 실리사이드형성 저지막을 퓨즈 위에 형성하는 단계와, 노출된 퓨즈 표면에 실리사이드층을 형성하는 단계를 포함하여 이루어진다.
도 1은 종래의 기술에 따라 제조된 반도체장치의 퓨즈(fuse)를 도시한 단면도
도 2a 내지 도 2f는 본 발명에 따른 반도체장치의 퓨즈(fuse) 형성방법을 도시한 공정단면도
본 발명은 폴리실리콘만으로 이루어진 퓨즈를 형성하기 위하여 퓨즈위에 실리사이드가 형성되는 것을 배제시키는 것이다. 따라서, 폴리실리콘 퓨즈 위에만 실리사이드가 형성되지 않으므로서 콘택부위를 통하여 퓨즈부로 전력이 공급될 때 실리사이드가 형성된 부분은 저항이 작으므로 퓨즈 절단시에 효과적이다.
본 발명은 트랜지스터의 게이트와 퓨즈를 동일한 폴리실리콘층으로 형성한 다음, 트랜지스터의 소스/드레인을 형성하는 공정을 포함하여 아래의 공정을 진행한다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a를 참조하면, 반도체기판인 실리콘기판(20)의 소정부위에 필드산화막(21)을 형성하여 소자의 활성영역과 격리영역을 형성한다. 이러한 필드산화막(21)은 이후 형성되는 폴리실리콘 퓨즈와 기판의 실리콘 사이에 발생하는 누설전류를 차단하기 위한 것이다.
필드산화막(21) 표면을 포함하는 기판(20) 표면에 불순물이 도핑된 폴리실리콘층(22)을 CVD 방법으로 증착하여 형성한다. 이때, 도시되지는 않았으나, 활성영역에는 게이트절연막이 형성되어 있고, 또한 폴리실리콘층(22)은 이후 패터닝되어 게이트전극이 된다.
그리고, 폴리실리콘층(22) 위에 포토레지스트를 도포한 후 필드산화막(21) 형성 부위에 포함되도록 정의되는 폴리실리콘층(22)을 노출시키는 포토레지스트패턴(도시안함)을 노광 및 현상으로 정의한다.
포토레지스트패턴을 식각마스크로 이용하여 이로 부터 보호되지 아니하는 부위의 폴리실리콘층을 식각하여 필드산화막(21) 위에 잔류한 폴리실리콘층(22)으로 이루어진 퓨즈(22)를 형성한다. 이때, 필드산화막(21) 표면의 일부가 노출된다. 이어서, 포토레지스트패턴을 제거한다.
도 2b를 참조하면, 노출된 퓨즈(22) 표면을 포함하는 필드산화막(21) 전면에 절연막으로 산화막을 증착하여 형성한 다음, 사진식각공정을 산화막에 실시하여 퓨즈부의 중앙부위만을 덮도록 패터닝하여 실리사이드형성 저지막(23)을 형성한다.
도 2c를 참조하면, 노출된 퓨즈(22)의 표면에 살리사이드 형성공정을 실시하여 노출된 퓨즈(22) 표면에 실리사이드층(24)을 형성한다. 따라서, 퓨즈(22) 상부 표면은 저지막(22)으로 덮힌 중앙부위를 제외한 부위에만 실리사이드층(24)이 형성된다.
도 2d를 참조하면, 퓨즈(22) 표면의 실리사이드층(24)과 저지막(23) 및 필드산화막(21) 표면을 포함하는 기판 표면에 퓨즈와 이후 형성될 금속배선과의 전기적 절연용 절연층(25)을 산화막 등으로 증착하여 형성한다.
그 다음 퓨즈(22)의 실리사이드층(24)을 노출시키는 금속배선과 퓨즈(22) 연결용 콘택홀을 사진식각공정으로 절연층(25)의 소정 부위를 제거하여 형성한다.
그리고, 콘택홀 내부를 매립하도도록 도전체로 플러그를 형성한 다음, 그 위에 알루미늄 등의 금속층을 증착하여 형성한 후 사진식각공정으로 금속층을 패터닝하여 금속배선(26)을 형성한다. 따라서, 금속배선(26)은 퓨즈(22)에 의하여 서로 전기적으로 연결되어 있다.
따라서, 본 발명에 따라 형성된 퓨즈는 퓨즈 절단시 과도전류가 퓨즈부에 흐르는 것을 방지하여 상대적으로 작은 전류에서도 퓨즈가 절단되도록 하므로서 제품의 신뢰성을 개선시키는 장점이 있다.
Claims (6)
- 반도체 기판의 소정 부위에 절연막을 형성하는 단계와,상기 절연막상의 소정부위에 도핑된 폴리실리콘으로 퓨즈를 형성하는 단계와,상기 퓨즈의 가장자리를 노출시키는 실리사이드형성 저지막을 상기 퓨즈 위에 형성하는 단계와,노출된 상기 퓨즈 표면에 실리사이드층을 형성하는 단계로 이루어진 반도체장치의 퓨즈 형성방법.
- 청구항 1에 있어서, 상기 실리사이드층을 형성하는 단계 이후,상기 실리사이드층의 소정 부위를 노출시키는 콘택홀을 갖는 절연층 패턴을 상기 기판의 전면에 형성하는 단계와,상기 콘택홀의 내부를 매립하는 배선을 상기 절연층패턴위에 형성하는 단계를 더 포함하여 이루어진 것이 특징인 반도체장치의 퓨즈 형성방법.
- 청구항 1에 있어서, 상기 실리사이드층은 살리사이드 형성방법으로 형성하는 것이 특징인 반도체장치의 퓨즈 형성방법.
- 청구항 1에 있어서, 상기 절연막은 필드절연막인 것이 특징인 반도체장치의 퓨즈 형성방법.
- 청구항 1에 있어서, 상기 금속배선은 상기 퓨즈를 통하여 서로 전기적으로 연결된 것이 특징인 반도체장치의 퓨즈 형성방법.
- 청구항 1에 있어서, 상기 저지막은 상기 실리사이드층이 상기 퓨즈에 형성되는 것을 방지하는 물질로 형성하는 것이 특징인 반도체장치의 퓨즈 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990001625A KR20000051280A (ko) | 1999-01-20 | 1999-01-20 | 반도체장치의 퓨즈 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990001625A KR20000051280A (ko) | 1999-01-20 | 1999-01-20 | 반도체장치의 퓨즈 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000051280A true KR20000051280A (ko) | 2000-08-16 |
Family
ID=19571853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990001625A KR20000051280A (ko) | 1999-01-20 | 1999-01-20 | 반도체장치의 퓨즈 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000051280A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100483540B1 (ko) * | 2003-04-29 | 2005-04-19 | 매그나칩 반도체 유한회사 | 씨모스 이미지센서의 리던던시 모듈 및 그 제조방법 |
-
1999
- 1999-01-20 KR KR1019990001625A patent/KR20000051280A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100483540B1 (ko) * | 2003-04-29 | 2005-04-19 | 매그나칩 반도체 유한회사 | 씨모스 이미지센서의 리던던시 모듈 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6272736B1 (en) | Method for forming a thin-film resistor | |
| KR20000006377A (ko) | 반도체퓨즈 | |
| JP2828597B2 (ja) | プログラム可能なアンチヒューズ素子およびその製造方法 | |
| KR20000051280A (ko) | 반도체장치의 퓨즈 형성방법 | |
| US6228735B1 (en) | Method of fabricating thin-film transistor | |
| KR20010018846A (ko) | 반도체 장치의 퓨즈 구조 | |
| JPH0414246A (ja) | 半導体装置およびその製造方法 | |
| KR100964116B1 (ko) | 반도체소자의 제조방법 | |
| KR20000013433A (ko) | 선택적 금속 실리사이드막 형성방법 | |
| KR950003221B1 (ko) | 반도체장치 제조방법 | |
| KR100310826B1 (ko) | 정전방전보호회로의 저항 형성방법 | |
| KR100257156B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| US6096658A (en) | Semiconductor device having in-doped indium oxide etch stop | |
| KR20010004008A (ko) | 에어-갭을 갖는 반도체 소자의 금속배선 형성방법 | |
| KR20040069802A (ko) | 필드 프로그램에블 게이트 어레이 제조 방법 | |
| KR0177405B1 (ko) | 반도체 장치의 안티퓨즈 및 그 제조방법 | |
| KR19980020481A (ko) | 안티퓨즈의 구조 및 제조방법 | |
| KR100244255B1 (ko) | 안티퓨즈 및 그 제조방법 | |
| KR100596898B1 (ko) | 반도체소자의 금속배선 콘택 형성방법 | |
| KR100302876B1 (ko) | 필드 프로그램에블 게이트 어레이 제조 방법 | |
| KR100274337B1 (ko) | 반도체소자의제조방법 | |
| KR100328709B1 (ko) | 프로그래밍 부위 형성방법 | |
| KR100359158B1 (ko) | 반도체소자의 퓨즈 형성방법 | |
| KR20020019739A (ko) | 안티퓨즈 및 그의 제조방법 | |
| KR19990003896A (ko) | 반도체 장치의 금속 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |