JP3062698B2 - 光弁基板用単結晶薄膜半導体装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は直視型表示装置や投影型表示装置等に用いら
れる平板型光弁装置に関する。より詳しくは、平板型光
弁装置の基板として用いられ、半導体薄膜に集積的に形
成された画素電極群及びスイッチ素子群を有する薄膜半
導体装置に関する。かかる半導体装置は例えば典型的に
アクティブマトリックス型の光弁装置を組み立てるのに
用いられる。

〔従来の技術〕

アクティブマトリックス装置の原理は比較的簡単であ
り、各画素にスイッチ素子を設け、特定の画素を選択す
る場合には対応するスイッチ素子を導通させ、非選択時
においてはスイッチ素子を非導通状態にしておくもので
ある。このスイッチ素子はアクティブマトリックス装置
の液晶パネルを構成するガラス基板上に形成されてい
る。従ってスイッチ素子の薄膜化技術が重要である。こ
の素子として通常薄膜絶縁ゲート電界効果トランジスタ
が用いられる。

従来、アクティブマトリックス装置においては薄膜絶
縁ゲート電界効果トランジスタはガラス基板上に堆積さ
れた非晶質シリコン薄膜あるいは多結晶シリコン薄膜の
表面に形成されていた。これら非晶質シリコン薄膜及び
多結晶シリコン薄膜は物理気相成長法あるいは化学気相
成長法を用いてガラス基板上に容易に堆積できるので比
較的大画面のアクティブマトリックス装置を製造するの
に適している。

〔発明が解決しようとする課題〕

しかしながら、従来の非晶質シリコン薄膜あるいは多
結晶シリコン薄膜を用いたアクティブマトリックス装置
は、画素電極の高密度化及びスイッチ素子の微細化には
必ずしも適していない。最近、直視型表示装置とは別
に、微細化されたスイッチ素子及び高密度に集積された
画素電極を有する超小型表示装置あるいは光弁装置に対
する要求が高まって来ている。かかる超小型光弁装置は
例えば投影型画像装置の一時画像形成面として利用さ
れ、投影型のハイビジョンテレビとして応用可能であ
る。微細半導体製造技術あるいはLSI製造技術を直接適
用する事が可能であれば、数μｍオーダの画素寸法を有
し全体としても数cm程度のチップ寸法を有する超小型光
弁装置が可能であると考えられている。

しかしながら、従来の非晶質あるいは多結晶シリコン
薄膜を用いている限り、LSI製造技術を直接適用してμ
ｍオーダの薄膜トランジスタスイッチ素子を形成する事
は困難である。例えば、非晶質シリコン薄膜の場合には
その成膜温度が300℃程度である為、LSI製造技術に必要
な高温処理を実施する事ができない。又、多結晶シリコ
ン薄膜の場合には結晶粒子の大きさが数μｍ程度である
為、必然的に薄膜トランジスタの微細化が制限される。
加えて、多結晶シリコン薄膜の成膜温度は600℃程度で
あり、1000℃以上の高温処理を要するLSI製造技術を活
用する事は実際上不可能である。以上に述べた様に、従
来の非晶質又は多結晶シリコン薄膜を用いたアクティブ
マトリックス装置用薄膜半導体装置は、通常の半導体集
積回路装置と同程度の集積密度及びチップ寸法を実現す
る事が極めて困難であるという問題点があった。上述し
た従来の技術の問題点に鑑み、本発明は微細化されたス
イッチ素子及び高密度に集積された画素電極を有する光
弁基板用半導体装置を提供する事を一般的な目的とす
る。この一般的目的を達成する為に、本発明においては
電気絶縁性の基板とその上に形成された半導体単結晶薄
膜とからなる二層構造を有する複合基板を用いて薄膜ト
ランジスタスイッチ素子群及び対応する画素電極群を形
成する様にした。

ところで、アクティブマトリックス装置においては、
選択期間中にスイッチ素子を介して画素電極に所定の電
荷量を供給するとともに、非選択期間中該供給された電
荷量を画素電極に保持しておき画素毎に光弁機能を行な
うものである。この時、本発明の一般的目的に従ってス
イッチ素子を半導体単結晶薄膜に形成すると、その光暗
電流は非晶質シリコン薄膜あるいは多結晶シリコン薄膜
に形成された薄膜トランジスタに比べて大きくなってし
まう。従って、何ら対策を施こさない場合には１フレー
ムの大部分を占める非選択期間中において、大きな光暗
電流の為蓄積電荷がリークしてしまい画素に印加される
電圧を降下を生ずるという問題点がある。そこで、本発
明は光暗電流の比較的大きなシリコン単結晶薄膜トラン
ジスタ素子を用いた場合にも画素に印加される電圧の降
下を有効に防止する事のできる構造を有する光弁基板用
単結晶薄膜半導体装置を提供する事を特徴的な目的とす
る。

〔課題を解決するための手段〕

上述した一般的目的及び特徴的目的を達成する為に、
本発明に係る光弁基板用半導体装置は、電気絶縁性の基
板と該基板表面に配置された半導体単結晶薄膜とからな
る積層型の複合基板を用いる。該複合基板の上には個々
の画素を規定する画素電極群が配置されている。又、該
半導体単結晶薄膜にはスイッチ素子群が集積的に形成さ
れており、対応する画素電極に対して選択給電を行な
う。加えて、個々の画素電極に接続された容量性素子群
を具備しており、画素電極に給電された電荷を保持する
機能を有する。

本発明の一態様によれば、各容量性素子は各画素電極
の上に誘電体膜を介して積層された電極から構成されて
いる。例えば、各画素電極は半導体多結晶薄膜からな
り、該誘電体膜はこの半導体多結晶膜の表面に形成され
た熱酸化膜から構成されている。

本発明の他の態様によれば、各スイッチ素子はゲート
ラインを介して選択走査される単結晶薄膜絶縁ゲート電
界効果トランジスタからなるとともに、各容量性素子は
ゲートラインを覆う様に誘電体膜を介して積層配置され
た画素電極延設部からなる。例えば、該ゲートラインは
半導体多結晶薄膜からなり該誘電体膜はこの半導体多結
晶薄膜表面に形成された熱酸化膜からなる。

本発明の好ましい態様として、電気絶縁性の基板表面
に配置された半導体単結晶薄膜は、基板表面に高品質の
シリコンウェハを熱圧着した後研摩処理を行ない薄膜化
したものである。

〔発明の作用〕

上述した様に、本発明によれば電気絶縁性の基板とそ
の上に形成された半導体単結晶薄膜とからなる二層構造
を有する複合基板を用いており、且つ該半導体単結晶薄
膜は半導体単結晶バルクからなるウェハと同等の品質を
有している。従って、かかる半導体単結晶薄膜にLSI製
造技術を駆使して画素電極群及びスイッチ素子群等を高
密度で集積的に形成する事ができる。この結果得られる
半導体装置チップは極めて高い画素集積密度及び極めて
小さい画素寸法を有しており超小型高精細のアクティブ
マトリックス型光弁装置を構成できる。

特に、半導体単結晶薄膜に形成された絶縁ゲート電界
効果トランジスタ等からなるスイッチ素子の光暗電流が
比較的大きい点に鑑み、個々の画素電極には容量性素子
が接続されており、画素電極に給電された電荷をフレー
ム期間中蓄積保持しておく構造となっている。この結
果、単結晶薄膜トランジスタの光暗電流が比較的大きい
にも拘らず、容量性素子を用いて比較的大きな電荷量を
予め各画素電極に蓄積しておき実効印加電圧の降下を有
効に防止する事ができる。

〔実 施 例〕

以下図面を参照して本発明の好適な実施例を詳細に説
明する。第１図は本発明にかかる光弁基板用単結晶薄膜
半導体装置の模式的部分断面図であり、光弁装置として
組み立てられた状態を示す。簡単の為、一画素部分を切
り取って示してある。図示する様に、この半導体装置は
電気絶縁性の基板１と、この基板表面に配置された半導
体単結晶薄膜２とからなる二層構造を有する複合基板を
用いている。基板１は例えば石英ガラスから構成されて
おり、半導体単結晶薄膜２は例えばシリコン単結晶から
構成されている。半導体単結晶薄膜２は選択的熱酸化に
より部分的にフィールド酸化膜３に転換されている。選
択的熱酸化されずに残された半導体単結晶薄膜２の部分
が素子領域４を形成する。フィールド酸化膜３の上には
個々の画素を規定する。画素電極５が配置されている。
この画素電極は例えばシリコン多結晶薄膜を所定の形状
にパタニングして得られる。一方、素子領域４にはスイ
ッチ素子4aが集積的に形成されている。このスイッチ素
子4aは対応する画素電極4aに対して選択給電を行なう為
のものであり、例えばシリコン単結晶薄膜絶縁ゲート電
界効果トランジスタからなる。即ち、トランジスタスイ
ッチ素子５は半導体単結晶薄膜２の表面部に離間して形
成された一対のソース領域６及びドレイン領域７と、ゲ
ート絶縁膜8aを介して積層配置された所定の形状を有す
るゲート電極８とからなる。ドレイン領域７は画素電極
５に電気的に接続されているとともに、ソース領域６は
層間絶縁膜９に形成されたコンタクトホールを介して金
属配線10に接続されている。金属配線10の延設部分はト
ランジスタスイッチ素子4a覆う様に配置されており遮光
膜を兼ねている。

画素電極５には容量性素子11が接続されており、スイ
ッチ素子4aを介して選択給電された電荷を蓄積する。こ
の容量性素子11は画素電極５の上に誘電体膜12を介して
積層された電極13を有している。この誘電体膜12は例え
ばシリコン多結晶薄膜からなる画素電極５の表面を熱酸
化して得られる。熱酸化膜は絶縁性に優れており緻密で
あるとともに極めて薄く形成できるので誘電体膜12とし
て最適である。以上の説明から明らかな様に、本実施例
においては容量性素子11は一対の画素電極５及び電極13
と両者の間に挟持された誘電体膜12とからなるキャパシ
タである。電極13は例えばITO等の透明電極材料からな
る。画素電極５の上に積層される誘電体膜12は透明性の
熱酸化膜からなり電極13も透明材料からなるので、容量
性素子11の存在は画素電極５に対して何ら光学的に障害
とはならない。加えて、画素電極５を構成するシリコン
多結晶膜の厚みを小さくして画素電極５自体を透明にす
ると、その下に存在するフィールド酸化膜３及び石英ガ
ラス基板１も透明であるので全体として画素そのものが
透明となる。従って、画素は光透過性の光弁として機能
する事ができる。

スイッチ素子4a、画素電極５及び容量性素子11の形成
された基板表面は平坦化された保護膜14によって被膜さ
れている。かかる構成を有する半導体装置を液晶光弁に
用いる場合には、平坦化された保護膜14の上に液晶配向
膜15を形成しておく。本例はこの様な場合を示し、半導
体装置の上には所定の間隙を介して対向基板16が配置さ
れている。この対向基板16はガラス担体17と、その内側
に形成された共通電極18と、共通電極表面を被覆する液
晶配向膜10等から形成されている。上述した所定の間隙
には液晶層20が充填されている。

前述した様に、本半導体装置は複合基板を用いてお
り、基板１の表面には半導体単結晶薄膜２が形成されて
いる。この半導体単結晶薄膜２は、好ましくは高品質を
有するシリコン単結晶ウェハを基板表面に熱圧着した
後、研摩薄膜化して形成される。この様にして得られた
シリコン単結晶薄膜２はシリコン単結晶ウェハの高品質
をそのまま維持しているので、LSI製造技術が直接的可
能であり絶縁ゲート電界効果トランジスタ等のスイッチ
素子を微細に形成する事ができる。

ところで、シリコン単結晶薄膜に形成された絶縁ゲー
ト電界効果トランジスタは、従来の非晶質シリコン薄膜
あるいは多結晶シリコン薄膜に形成されたトランジスタ
に比べて比較的光暗電流が大きい。しかしながら、本発
明によれば画素電極５に容量性素子11が接続されている
ので、この光暗電流による電荷損失分を充分に補なう事
のできる電荷量を蓄積しておく事が可能となる。

第２図は本発明にかかる光弁基板用単結晶薄膜半導体
装置の他の実施例を示す模式的部分破断断面図である。
第１図に示す実施例と同一の構成要素については同一の
参照番号を付してその説明に換える。先に述べた実施例
と異なる点は容量性素子の構造にある。即ち、本実施例
においては容量性素子21は走査電極母線23あるいはゲー
トラインと、透明画素電極５の延設部分5aと、両者の間
に挟持された誘電体膜22とから構成されている。ゲート
ライン23はゲート電極８に電気的に接続されており、各
スイッチ素子4aを選択する為の走査信号を供給する。こ
のゲートライン23はゲート電極８と同一の薄膜材料例え
ば多結晶シリコン薄膜を所定の形状にパタニングして得
られる。ゲートライン23は通常、フィールド酸化膜３の
上に配設される。又、ゲートライン23を被覆する誘電体
膜22はシリコン多結晶薄膜の熱酸化により得られる。従
って、この誘電体膜22も絶縁性に優れており緻密である
とともに極めて薄く形成できるので静電容量を大きくと
れる。画素電極５の延設部分5aも透明電極材料からな
る。従って、本実施例においては先に述べた例と異なり
特別に電極を必要とする事がなく構造がより簡単になる
とともに製造工程も効率化される。

第３図は第２図に示す一画素部分の平面図である。ち
なみに、第２図に示す構造の左側部分は、第３図に示す
Ａ−Ａ線に沿って切断された断面構造を示し、同じく第
２図に示す構造の右側部分は、第３図に示すＢ−Ｂ線に
沿って切断された断面構造を示す。第３図に示す様に、
スイッチ素子4aのゲート電極８は走査電極母線あるいは
ゲートライン23から一部延設されたものであり、そのド
レイン領域７はコンタクトホールを介して画素電極５に
電気的に接続されており、そのソース領域６はコンタク
トホールを介して信号電極母線あるいは金属パタン10に
電気的に接続されている。図示しないが、信号電極母線
10の一部分はスイッチ素子4aを覆う様に延設されてい
る。この延設された部分は第２図に示す構造の左側部分
に明示されている。

走査電極母線あるいはゲートライン23の表面を覆う様
に画素電極５の延設部分5aが形成されている。図から明
らかな様に、この延設部分5aはその下側に配置されてい
る走査電極母線23との間でキャパシタを構成し、スイッ
チ素子4aを介して画素電極５に選択給電された電荷量を
一時的に蓄積しておく事ができる。

第４図は第１図に示す光弁基板用半導体装置異を用い
て構成されたアクティブマトリックス型液晶光弁装置の
構造を示す模式的分解斜視図である。図示する様に、こ
の光弁装置は複合基板24と、該複合基板24に所定の間隙
を介して対向配置された対向基板16と、両基板の間の間
隙に配置された電気光学物質層即ち液晶層20等から構成
されている。複合基板24には画素を規定する画素電極５
がマトリックス状に配置されているとともに、所定の画
像信号に応じて各画素電極５を駆動する為の駆動回路と
が形成されている。

複合基板24は、前述した様に石英ガラス基板１と単結
晶シリコン薄膜層２とからなる二層構造を有する。加え
て、石英ガラス基板１の裏面側には変更板25が接着され
ている。そして、駆動回路はこの単結晶シリコン薄膜２
に形成された集積回路からなる。この集積回路はマトリ
ックス状に配置された複数のスイッチ素子4aを含んでい
る。各スイッチ素子4aは絶縁ゲート電界効果型のトラン
ジスタからなる。トランジスタのドレイン領域は対応す
る画素電極５に接続されており、同じくゲート電極は走
査電極母線23に接続されており、同じくソース領域は信
号電極母線10に接続されている。シリコン単結晶薄膜集
積回路はさらにΧドライバ26を含み列状の信号電極母線
10に接続されている。さらに、Ｙドライバ27を含み行状
の走査電極母線23に接続されている。加えて、各画素電
極５の上には誘電体膜（図示せず）を介して透明電極13
が形成されている。

対向基板16はガラス担体17と、ガラス担体17の外側面
に接着された偏光板28と、ガラス担体17の内側面に形成
された共通電極18等から構成されている。胸中電極18の
表面は配向膜19によって被覆されている。又、複合基板
２の表面も配向膜15によって被覆されている。従って、
複合基板24と対向基板16の間に挟持された液晶層20は一
体の配向膜15及び19によって所定の液晶分子整列状態例
えば例えばツイスト状態に制御される。

次に第４図に示すアクティブマトリックス型液晶光弁
装置の動作を簡潔に説明する。個々のトランジスタスイ
ッチ素子4aのゲート電極は走査電極母線23に接続されて
おり、Ｙドライバ27によって走査信号が印加されて線順
次で個々のトランジスタスイッチ素子4aの導通及び遮断
を制御する。Χドライバ26から出力される画像信号は信
号電極母線10を介して導通状態にある選択されたトラン
ジスタ素子4aに印加される。印加された画像信号は対応
する画素電極５に伝えられ、画像信号の大きさに応じた
電荷量が給電される。給電された電荷量は画素電極５に
接続された容量性素子に蓄積される。蓄積電荷により励
起された画素電極５と共通電極18の間に存在する液晶層
20の部分は局部的にその液晶分子整列状態が変化し入射
光に対する光弁機能を奏する。一方、非選択時において
はトランジスタスイッチ素子4aは非導通状態となり画素
電極５に書き込まれた画像信号はそのまま容量性素子に
蓄積された電荷量として維持される。シリコン単結晶薄
膜に形成されたトランジスタスイッチ素子4aはその非導
通状態においても若干の光暗電流が流れる。従って、容
量性素子に蓄積された電荷も光暗電流として徐々に放出
される。しかしながら、容量性素子のキャパシタンスを
十分に大きくとってあるので、暗電流による損失分は殆
ど無視する事ができる。従って、液晶層に印加される電
圧は実質的に一定に維持される。例えば、画像信号がテ
レビジョン信号がある場合には、１走査線期間の約60μ
secの間に画像信号の大きさに応じた電荷を書き込まね
ばならない。一方、１フィールド期間である約16msecの
間、蓄積された電荷量を維持しなければならない。容量
性素子のキャパシタンス及びスイッチ素子のチャネル遮
断抵抗との積によって決まる電荷放電時定数はこの１フ
ィールド期間である約16msecに比べて遥かに大きく実質
的に１フィールド期間内における放電量は無視する事が
可能である。

最後に第５図（Ａ）ないし第５図（Ｇ）を参照して第
１図に示す光弁基板用単結晶薄膜半導体装置の製造方法
を詳細に説明する。先ず第５図（Ａ）に示す工程におい
て、石英ガラス基板31と単結晶シリコン基板32とが用意
される。単結晶シリコン基板32はLSI製造に用いられる
高品質のシリコンウェハを用いる事が好ましく、その結
晶方位は〈100〉0.0±1.0の範囲の一様性を有し、その
単結晶格子欠陥密度は500個/cm²以下である。用意され
た石英ガラス基板31の表面及び単結晶シリコン基板32の
裏面を先ず精密に平滑仕上げする。続いて平滑仕上げさ
れた両面を重ね合わせ加熱する事により両基板を熱圧着
する。この熱圧着処理により、両基板31及び32は互いに
強固に接着される。

次に第５図（Ｂ）に示す工程において、単結晶シリコ
ン基板32の表面に研摩する。この結果、石英ガラス基板
31の表面には所望の厚さまで研摩された単結晶シリコン
薄膜層33が形成される。なお、単結晶シリコン基板32を
薄膜化する為に研摩処理に代えて湿式又は乾式のエッチ
ング処理を用いても良い。この様にして得られた単結晶
シリコン薄膜層33はシリコンウェハ32の品質が実質的に
そのまま保存されるので結晶方位の一様性や格子欠陥密
度に関して極めて優れた半導体基板材料を得る事ができ
る。従って、LSI製造技術を直接適用する事が可能とな
り、μｍオーダあるいはサブμｍオーダの極めて微細な
スイッチ素子等を高歩留りで形成する事ができる。

ところで従来から単結晶シリコン薄膜と絶縁性担体か
らなる二層構造を有する種々のタイプの半導体薄膜積層
基板が知られている。いわゆるSOI基板と呼ばれている
ものである。SOI基板は例えば絶縁物質からなる担体表
面に化学気相成長法等を用いて多結晶シリコン薄膜を堆
積させた後、レーザビーム照射等により加熱処理を施こ
し多結晶膜を再結晶化して単結晶構造に転換して得られ
ていた。しかしながら、一般に多結晶の再結晶化により
得られた単結晶は必ずしも一様な結晶方位を有しておら
ず又格子欠陥密度が大きかった。これらの理由により、
従来の方法により製造されたSOI基板に対してシリコン
ウェハと同様にLSI技術を適用する事は困難であった。
この点に鑑み、本発明は半導体製造プロセスで広く用い
られているシリコンウェハと同程度の結晶方位の一様性
及び低密度の格子欠陥を有するシリコン単結晶薄膜を用
いて微細且つ高分解能の光弁基板用半導体装置を製造す
る様にしている。

続いて第５図（Ｃ）に示す工程において、シリコン単
結晶薄膜33の選択的根値酸化を行なう。この選択的熱酸
化はシリコン単結晶薄膜33の全厚に対して全面的に行な
われ光学的に透明なフィールド酸化膜34が形成される。
このフィールド酸化膜34によって囲まれたシリコン単結
晶薄膜33の部分はそのまま残され素子領域35を規定す
る。

さらに第５図（Ｄ）に示す工程において、素子領域に
存在するシリコン単結晶薄膜33の表面部分の熱酸化処理
が行なわれゲート絶縁膜36が形成される。このゲート絶
縁膜36は極めて薄い膜厚を有する。その上に、化学気相
成長法等を用いてシリコン多結晶薄膜を堆積した後、フ
ォトリソグラフィ及び異方性エッチングによりシリコン
多結晶薄膜をパタニングし所定の形状を有するゲート電
極37を形成する。

第５図（Ｅ）に示す工程において、シリコン単結晶薄
膜33の表面部に対して不順物をドーピングし不純物拡散
領域からなるソース領域38及びドレイン領域39を形成す
る。この不純物ドーピングは例えばゲート絶縁膜36を介
してゲート電極37をマスクとした不純物砒素のイオン注
入により行なわれる。この結果、一対のソース領域38及
びドレイン領域39の間でゲート電極37の下の部分にトラ
ンジスタチャネル形成領域が設けられたシリコン単結晶
薄膜絶縁ゲート電界効果型のトランジスタが形成され
る。このトランジスタは典型的なLSI製造技術によって
シリコン単結晶薄膜に形成されたものであるから、μｍ
オーダあるいはサブμｍオーダの微細寸法を有するとと
もに高速応答性に優れている。

続いて第５図（Ｆ）に示す工程において、フィールド
酸化膜34の上に画素電極40が形成される。この画素電極
40は、例えば素子領域35をマスクした後、基板表面に化
学気相成長法を用いてシリコン多結晶薄膜を堆積し、こ
のシリコン多結晶薄膜を所定の形状にパタニングする事
により得られる。シリコン多結晶は本来光非透過性であ
るが、その膜厚を極めて薄くする事により実質的に入射
光に対して透明とする事ができる。なお、画素電極40形
成する際、ゲート絶縁膜36に予めコンタクトホールを形
成しておき、スイッチ素子のドレイン領域39と画素電極
40の電気的導通を確保する様にしている。

続いて、画素電極40の上に誘電体膜41を形成する。こ
の誘電体膜41は例えば多結晶シリコン薄膜からなる画素
電極40の表面を熱酸化処理する事により得られる。熱酸
化シリコン膜は絶縁性に優れており極めて緻密であると
ともにその膜厚を薄くできるので優れた誘電体材料であ
る。

さらに、素子領域を覆うマスクを除去した後、層間絶
縁膜を堆積し、その上に金属パタン42を形成する。この
時、層間絶縁膜及びゲート絶縁膜にコンタクトホールが
形成されており、トランジスタスイッチ素子のソース領
域38と金属パタン42の電気的接続を確保する様にしてい
る。

最後に第５図（Ｇ）に示す工程において、誘電体膜41
の上に電極43が積層される。この電極43は例えばITO等
からなる透明電極材料から構成される。ITO膜を被覆し
た後フォトリソグランフィ及びエッチングを用いてパタ
ニングし所定の形状を有する電極43を得る事ができる。
この結果、画素電極40及び電極43と両者の間に挟持され
た誘電体膜41からなる容量性素子が形成される。本例に
おいては、電極43、誘電体膜41、画素電極40は全て透明
であるので透過型の光弁装置を構成する事ができる。電
極43を形成した後、基板表面は全体に渡って保護膜44に
より被覆される。この保護膜44の表面は平坦化されてい
る。

〔発明の効果〕

上述した様に、本発明によれば石英ガラス基板の上に
形成された高品質の半導体単結晶薄膜層に対してLSI製
造技術又は半導体微細化技術を用いて画素電極群及びス
イッチ素子群を高密度で集積的に形成している。この
為、極めて高い画素密度を有する光弁基板用単結晶薄膜
半導体装置を得る事ができるという効果がある。特に、
画素電極に接続して容量性素子を設けているので、半導
体単結晶薄膜に形成されたスイッチ素子例えば絶縁ゲー
ト電界効果型トランジスタの光暗電流が比較的大きいに
も拘らず画素電極に選択給電された実行電荷量を保持す
る事ができ、安定した光弁動作特性を得る事ができると
いう効果がある。加てて、画素電極を半導体多結晶薄膜
で構成し、その表面の選択的熱酸化によって得られる緻
密な膜を容量性素子の誘電体膜として利用する事によ
り、耐圧性に優れ且つ容量の比較的大きなキャパシタを
得る事ができるという効果がある。

【図面の簡単な説明】

第１図は光弁基板用単結晶薄膜半導体装置の構造を示す
模式的部分断面図、第２図は光弁基板用単結晶薄膜半導
体装置の他の実施例を示す模式的部分破断断面図、第３
図は第２図に示す光弁基板用単結晶薄膜半導体装置の模
式的平面図、第４図は第１図に示す半導体装置を用いて
組み立てられたアクティブマトリックス型液晶光弁装置
の模式的分解斜視図、及び第５図（Ａ）ないし第５図
（Ｇ）は第１図に示す半導体装置の製造方法を示す工程
図である。 １……基板、２……半導体単結晶薄膜 ３……フィールド酸化膜、４……素子領域 4a……スイッチ素子、５……画素電極 ６……ソース領域、７……ドレイン領域 ８……ゲート電極、8a……ゲート絶縁膜 ９……層間絶縁膜、10……金属パタン 11……容量性素子、12……誘電体膜 13……電極、14……平坦化保護膜 15……配向膜、16……対向基板 17……ガラス担体、18……共通電極 19……配向膜、20……液晶層

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭54−92022（ＪＰ，Ａ) 特開 昭55−41443（ＪＰ，Ａ) 特開 昭58−172685（ＪＰ，Ａ) 特開 昭60−66286（ＪＰ，Ａ) 特開 昭61−29820（ＪＰ，Ａ) 特開 昭63−55529（ＪＰ，Ａ) 特開 昭63−70832（ＪＰ，Ａ) 特開 平２−44316（ＪＰ，Ａ) 特開 平２−215159（ＪＰ，Ａ) 特開 平２−198428（ＪＰ，Ａ) 特開 平４−76523（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/1368

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】電気絶縁性の基板と、 該基板表面に配置された半導体単結晶薄膜と、 該基板上に配置され個々の画素を規定する画素電極群
   と、 該半導体単結晶薄膜に集積的に形成され対応する画素電
   極に対して選択給電を行う為のスイッチ素子群と、 個々の画素電極に接続され給電された電荷を保持する為
   の容量性素子群と、からなり、 各容量性素子が、各画素電極の上に誘電体膜を介して積
   層された電極からなる光弁基板半導体装置。
2. 【請求項２】各画素電極は半導体多結晶からなり、該誘
   電体膜は、半導体多結晶膜の表面に形成された熱酸化膜
   からなる請求項１記載の光弁基板半導体装置。
3. 【請求項３】該半導体単結晶薄膜は、該基板表面に熱圧
   着された研磨半導体単結晶薄膜である請求項１記載の光
   弁基板半導体装置。
4. 【請求項４】電気絶縁性の基板と、 該基板表面に配置され該基板表面に熱圧着された研磨半
   導体単結晶薄膜と、 該基板上に配置され個々の画素を規定する透明の画素電
   極群と、 該研磨半導体単結晶薄膜に集積的に形成され対応する画
   素電極に対して選択給電を行う為のスイッチ素子群と、 個々の画素電極に接続され給電された電荷を保持する為
   の容量性素子群からなる光弁基板半導体装置。
5. 【請求項５】電気絶縁性の基板と、 該基板表面に配置され該基板表面に熱圧着された研磨半
   導体単結晶薄膜と、 該基板上に配置され個々の画素を規定する透明の画素電
   極群と、 該基板半導体単結晶薄膜に集積的に形成され対応する画
   素電極に対して選択給電を行う為のスイッチ素子群と、 個々の画素電極に接続され給電された電荷を保持する為
   の容量性素子群と、からなり、 各スイッチ素子はゲートラインを介して選択走査される
   単結晶薄膜絶縁ゲート電界効果トランジスタからなり、 各容量性素子は、ゲートライン上を覆う様に誘電体膜を
   介して積層配置された画素電極延設部からなる光弁基板
   半導体装置。