JP2566175B2 - 半導体装置及びその製造方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は直視型表示装置や投影型表示装置等に用いら
れる平板型光弁装置に関する。より詳しくは、半導体薄
膜に駆動回路が形成された集積回路基板を液晶パネルと
して一体的に組み込んだ光弁装置例えばアクティブマト
リクス装置に用いられる半導体装置およびその製造方法
に関する。

〔従来の技術〕

アクティブマトリクス装置の原理は至って簡単であ
り、各画素にスイッチ素子を設け、特定の画素を選択す
る場合には対応するスイッチ素子を導通させ、非選択時
においてはスイッチ素子を非導通状態にしておくもので
ある。このスイッチ素子は液晶パネルを構成するガラス
基板上に形成されている。従ってスイッチ素子の薄膜化
技術が重要である。この素子として通常薄膜トランジス
タが用いられている。

従来、アクティブマトリクス装置においては薄膜トラ
ンジスタはガラス基板上に堆積された非晶質シリコン薄
膜あるいは多結晶シリコン薄膜の表面に形成されてい
た。これら非晶質シリコン薄膜及び多結晶シリコン薄膜
は化学気相成長法を用いてガラス基板上に容易に堆積で
きるので比較的大画面のアクティブマトリクス装置を製
造するのに適している。非晶質あるいは多結晶シリコン
薄膜に形成されるトランジスタ素子は一般に電界効果絶
縁ゲート型のものである。現在、非晶質シリコン薄膜を
用いたアクティブマトリクス液晶装置では３インチから
10インチ程度の面積のものが商業的に生産されている。
非晶質シリコン薄膜は250℃以下の低温で形成できるた
め大面積液晶パネルに適している。又、多結晶シリコン
薄膜は600℃前後の温度で形成され、それを用いたアク
ティブマトリクス液晶装置では現在２インチ程度の小型
液晶パネルが商業的に生産されている。

〔発明が解決しようとする課題〕

従来の非晶質シリコン薄膜あるいは多結晶シリコン薄
膜を用いたアクティブマトリクス装置は比較的大面積の
画像面を必要とする直視型表示装置に適している一方、
装置の微細化及び画素の高密度化には必ずしも適してい
ない。最近、直視型表示装置とは別に、微細化された高
密度の画素を有する超小型表示装置あるいは光弁装置に
対する要求が高まってきている。かかる超小型光弁装置
は例えば投影型画像装置の一次画像形成面として利用さ
れ、投影型のハイビジョンテレビとして応用可能であ
る。微細半導体製造技術を用いることにより１μオーダ
の画素寸法を有し全体としても数cm程度の寸法を有する
超小型光弁装置が可能となる。

しかしながら、従来の非晶質あるいは多結晶シリコン
薄膜を用いた場合には、微細化していても、アモルファ
スは動作スピードの点で、多結晶は特性のバラつきの点
で利点が少ない。例えば、非晶質シリコン薄膜の場合に
はその移動度が単結晶の1/100程度しかないので、微細
化しても高速化に対しては有利でない。又、多結晶シリ
コン薄膜の場合には、キャリア移動度を大きくするため
には結晶粒子の大きさをμｍ程度とする必要があったた
め、必然的に薄膜素子の微細化により特性が大きくバラ
つくこになる。以上に述べたように、従来の非晶質又は
多結晶シリコン薄膜を用いたアクティブマトリクス表示
装置においては、従来の半導体集積回路素子と同程度の
集積密度及び情報伝達速度を実現することが極めて困難
であるという問題点があった。

上述した従来の技術の問題点に鑑み、本発明は微細化
されたアクティブマトリクス液晶装置等の光弁装置を提
供することを第１の目的とする。この目的を達成するた
めに、本発明においては電気絶縁性の担体層とその上に
形成された半導体単結晶薄膜層から少なくとも多層構造
を有する基板を用いて薄膜スイッチング素子を形成する
ようにした。ところが従来からかかる多層構造を有する
種々のタイプの半導体層基板が知られている。いわゆる
SOI基盤と呼ばれているものである。SOI基板は例えば絶
縁物質からなる担体表面に化学気相成長法等を用いて多
結晶シリコン薄膜を堆積させた後、レーザビーム照射等
により加熱処理を施し多結晶膜を再結晶化して単結晶構
造に転換して得られていた。しかしながら、一般に多結
晶の再結晶化により得られた単結晶は必ずしも一様な結
晶方位を有しておらず又格子欠陥密度が大きかった。こ
れらの理由により、従来の方法により製造されたSOI基
板に対してシリコン単結晶ウェハと同様に微細化技術を
適用すること及び均一な特性を多数集積することが困難
であった。この点に鑑み、本発明は半導体製造プロセス
で広く用いられているシリコン単結晶ウェハと同程度の
結晶方位の一様性及び低密度の格子欠陥を有する半導体
単結晶薄膜を用いて微細且つ高分解能の光弁装置を提供
することを第２の目的とする。

〔課題を解決するための手段〕

上述した第１及び第２の目的を達成するために講じら
れた手段を第１図に基づいて説明する。

第１図（Ａ）は本発明に用いられる基板１の平面形状
を示し、第１図（Ｂ）は同じく断面構造を示す。図示す
るように、基板１は例えば直径６インチのウェハ形状を
有する。基板１は例えば石英からなる担体層２と、その
上に形成され例えばシリコンからなる単結晶薄膜層３と
で構成される二層構造（後に示すように一般には多層構
造）を有する。この基板１の単結晶薄膜層３に対して微
細化半導体製造技術を適用し、チップ区画毎に例えばア
クティブマトリクス装置の駆動回路及び画素電極を形成
する。

第１図（Ｃ）はこのようにして得られた集積回路チッ
プの拡大平面図である。図示するように、集積回路チッ
プ４は例えば一片1.5cmの長さを有し、従来のアクティ
ブマトリクス装置に比べると著しく小型化されている。
集積回路チップ４はマトリクス状に配列された微細な画
素電極及び個々の画素電極に対応した絶縁ゲート電界効
果型トランジスタの形成された画素領域５と、各トラン
ジスタに対して画像信号を供給するための駆動回路即ち
Ｘドライバが形成されたＸドライバ領域６と、各トラン
ジスタ素子を線順次で走査するための走査回路即ちＹド
ライバの形成されたＹドライバ領域７とを有している。
本発明によれば、非晶質薄膜あるいは多結晶薄膜に比べ
てキャリア（日本後では「担体」移動度が極めて大きい
単結晶薄膜を用いているので、高速応答性を要するＸ及
びＹドライバを画素領域と同一面上に形成することがで
きる。

第１図（Ｄ）は上述した集積回路チップ４を用いて組
立られた超小型且つ超高密度のアクティブマトリクス型
光弁装置を示す断面図である。図示するように、光弁装
置は集積回路チップ４に対して所定の間隙を介して対向
配置された対向基板８と、該間隙に充填された電気光学
物質層例えば液晶層９とからなる。なお、集積回路チッ
プ４の表面には液晶層９に含まれる液晶分子を配向ため
の配向膜10が被覆されている。集積回路チップ４の画素
領域５に形成された個々の画素電極はそれが接続された
トランジスタ素子の導通により選択的に励起され液晶層
９に作用してその光透過特性を制御し光弁として機能す
る。個々の画素電極はスペーサの厚さより大きく、大き
さは数μｍ程度まで小さくできるので極めて高精細なア
クティブマトリクス液晶装置を得ることができる。

第１図（Ｅ）は、第１図（Ｃ）に示す画素領域５の一
部拡大平面図であり、１個の画素を示す。第１図（Ｆ）
は同じ１個の画素の模式的断面図である。図示するよう
に、画素11は画素電極12と、画素電極12に接続され、そ
れを信号に応じて励起させる為のトランジスタ13と、該
トランジスタ13に信号を供給するための信号線14及び該
トランジスタ13を走査するための走査線15とから構成さ
れている。信号線14はＸドライバに接続されており、走
査線15はＹドライバ７に接続されている。トランジスタ
13は単結晶薄膜層３に形成されたドレイン領域、ソース
領域及び両者の間に形成されたチャネル領域、及びゲー
ト絶縁膜を介してチャネル領域の上に形成されたゲート
電極16とから構成されている。即ちトランジスタ13は絶
縁ゲート電界効果型である。ゲート電極16は走査線15の
一部から構成されており、ソース領域には画素電極12が
接続されており、ドレイン領域にはドレイン電極17が接
続されている。ドレイン電極17は信号線14の一部を構成
する。

〔作用〕

上述したように、本発明によれば絶縁性の担体層及び
その上に形成された半導体単結晶薄膜層とから少なくと
もなる多層構造を有する基板を用いており、且つ該半導
体単結晶薄膜層は半導体単結晶バルクからなるウェハと
同等の品質を有している。従って、かかる半導体単結晶
薄膜層に微細化技術を駆使して画素電極及び画素を駆動
するスイッチング素子等を集積的に形成することができ
る。この結果得られる集積回路チップは極めて高い画素
密度及び極めて小さい画素寸法を有しており、超小型高
精細の光弁装置例えばアクティブマトリクス液晶装置を
構成できる。

〔実施例〕

以下図面を参照して本発明の好適な実施例を詳細に説
明する。第２図は本発明にかかる光弁装置の一実施例を
示す模式的分解斜視図である。図示するように、光弁装
置は駆動基板１と、該駆動基板に対向配置された対向基
板８と、該駆動基板１と該対向基板８の間に配置された
電気光学物質層例えば液晶層９とから構成されている。
駆動基板１には画素を規定する画素電極あるいは駆動電
極12と、所定の信号に応じて該駆動電極12を励起するた
めの駆動回路とが形成されている。

駆動基板１は石英ガラスからなる担体層２と単結晶シ
リコン半導体膜層３とからなる二層構造を少なくとも有
する。加えて、石英ガラス担体層２の裏面側には偏光板
18が接着されている。そして、駆動回路はこの単結晶シ
リコン半導体膜層３に形成された集積回路からなる。こ
の集積回路はマトリクス状に配置された複数の電界効果
型絶縁ゲートトランジスタ13を含んでいる。トランジス
タ13のソース電極は対応する画素電極12に接続されてお
り、同じくゲート電極は走査線に接続されており、同じ
くドレイン電極ば信号線14に接続されている。該集積回
路はさらにＸドライバ６を含み列状の信号線14に接続さ
れている。さらに、Ｙドライバ７を含み行列の走査線15
に接続されている。又、対向基板８はガラス担体19と、
ガラス担体19の外側面に接着された偏光板20と、ガラス
担体19の内側面に形成された対向電極あるいは共通電極
21とから構成されている。なお、図では単結晶シリコン
半導体薄膜は一様に描かれているが、実際は第１図
（Ｆ）に示すように一部残置した状態である。

第３図は第２図に示す光弁装置の１個の画素を切り取
って示した模式的斜視図であり、第３図（Ａ）は画素11
が非選択状態にある場合を示し、第３図（Ｂ）は画素11
が選択状態にある場合を示す。本実施例においては、液
晶層９としてネマチック液晶材料が用いられる。ネマチ
ック液晶分子はその長軸方向が容易に配向されるという
性質がある。液晶分子の配向は駆動切板１及び対向基板
８の内側面に対してラビング処理を行うことにより得ら
れる。図示するように、上下の基板間でラビング方向が
90゜異なるので、液晶分子もそれに倣って90゜回転す
る。この結果この液晶層９を通過する光の偏光軸は90゜
回転することになる。一方、第３図（Ｂ）に示すよう
に、駆動基板１の表面に形成されている画素電極と対向
基板８の内側表面に形成されている対向電極の間に電界
を印加するとこの液晶分子は電界方向、即ち基板に対し
て垂直方向に配列し旋光性は失われる。この遷移は液晶
層の上下に配置された一対の偏光板18及び20によって光
学的に検出される。即ち、液晶層を通過する光は電圧印
加の有無によって透過もしくは遮断される。このように
して、本発明にかかる光弁装置は各画素毎に光弁機能を
有する。

第４図は第３図に示す画素を構成する液晶に印加され
る電圧と、液晶層の透過率との関係を示すグラフであ
る。図示するように、対向電極と画素電極の間に閾置電
圧（4V）以上の電圧を印加することにより液晶層の透過
率は極端に変化し遮蔽状態から透過状態に移行する。画
素に印加される電圧は画素電極に接続されているトラン
ジスタ素子の導通を制御することにより行われる。

次に第２図ないし第４図を参照して上述した実施例の
動作を詳細に説明する。個々のトランジスタ素子13のゲ
ート電極は走査線15に接続されており、Ｙドライバ７に
よって走査信号が印加され線順次で個々のトランジスタ
素子13の導通及び遮断を制御する。Ｘドライバ６から出
力される表示信号は信号線14を介して導通状態にある選
択されたトランジスタ13に印加される。印加された表示
信号は対応する画素電極12に伝えられ、画素電極を励起
し液晶層９に作用してその透過率を実質的に100％に近
い値とする。一方、非選択時においてはトランジスタ素
子13は非導通状態となり画素電極に書き込まれた表示信
号を電荷として維持する。なお液晶層９は比抵抗が高く
通常は容量性として動作する。これら駆動トランジスタ
素子13のスイッチング性能を表わすためにオン／オフ電
流比が用いられる。液晶動作に必要な電流比は書込み時
間と保持時間から簡単に求められる。例えば表示信号が
テレビジョン信号である場合には、−走査線期間の約60
μsecの間の表示信号の90％以上を書き込まねばならな
い。一方、１フィールド期間である約16msecで電荷の90
％以上を保持しなければならない。その結果、電流比は
５桁以上必要となる。この時、駆動トランジスタ素子は
キャリア移動度が極めて高い単結晶シリコン半導体膜層
３の上に形成されているのでオン／オフ比は６桁以上を
確保できる。従って、極めて高速な信号応答性を有する
アクティブマトリクスタイプの光弁装置を得ることがで
きる。又、単結晶薄膜の高移動度特性を利用して同時
に、周辺ドライバ回路６及び７を同一基板上のシリコン
単結晶半導体薄膜上に形成することが可能となる。

次に、第５図を参照して画素電極及び駆動回路が集積
された半導体チップ型の光弁装置用基板の製造方法を詳
細に説明する。先ず第５図（Ａ）に示す工程において、
石英ガラス基板２と単結晶シリコン半導体基板22とが用
意される。単結晶シリコン半導体基板22はLSI構造に用
いられる高品質のシリコンウェハを用いることが好まし
く、その結晶方位は＜100＞0.0±1.0の範囲の一様性を
有し、その単結晶格子欠陥密度は500個/cm²以下であ
る。用意された石英ガラス基板２の表面及び単結晶シリ
コン半導体基板22の表面を先ず精密に平滑仕上げする。
続いて、平滑仕上げされた両面を重合わせ加熱すること
により両基板を熱接着する。この熱接着処理により、両
基板２及び22は互いに強固に固着される。

第５図（Ｂ）に示す工程において、単結晶シリコン半
導体基板の表面を研磨する。この結果、石英ガラス基板
２の表面には所望の厚さまで研磨された単結晶シリコン
半導体膜層３が形成される。石英ガラス基板からなる担
体層２と単結晶シリコン半導体膜層３とから構成される
二層構造を有する駆動用基板１が得られる。なお、単結
晶シリコン半導体基板22を薄膜化するために研磨処理に
代えてエッチング処理を用いてもよい。このようにして
得られた単結晶シリコン半導体薄膜３はシリコンウェハ
22の品質が実質的にそのまま保存されるので結晶方位の
一様性や格子欠陥密度に関して極めて優れた基板材料を
得ることができる。これに対して、従来行われていたよ
うに、堆積された非晶質あるいは多結晶シリコン薄膜の
再結晶化により得られた単結晶薄膜は格子欠陥が多く結
晶方位も一様ではないのでLSI製造には適さない。

第５図（Ｃ）に示す工程において、単結晶シリコン半
導体膜層３の表面を熱酸化処理し全面にシリコン酸化膜
23を形成する。その上に、化学気相成長法を用いてシリ
コン窒化膜24を堆積する。さらに、レジスト25を被覆す
る。レジスト25をフォトリソブラフィによりパターニン
グし素子領域26のみを残して除去する。この状態で、エ
ッチング処理を行いレジスト25により被覆されていない
部分のシリコン酸化膜23及びシリコン窒化膜24を除去す
る。第５図（Ｃ）はこのようにして得られた駆動用基板
１の加工状態を表わしている。

第５図（Ｄ）に示す工程において、レジスト25を除去
した後、素子領域26を被覆するシリコン酸化膜23及びシ
リコン窒化膜24をマスクとして単結晶シリコン半導体層
３の熱酸化処理を行いフィールド酸化膜27を形成する。
フィールド酸化膜27によって囲まれた領域には単結晶シ
リコン膜層３が残され、素子領域26を形成する。この状
態では、マスクとして用いられたシリコン酸化膜23及び
シリコン窒化膜24は除去されている。

第５図（Ｅ）に示す工程において、再び熱酸化処理が
行われ、単結晶シリコン膜層３の表面にゲート酸化膜28
が形成される。

第５図（Ｆ）に示す工程において、化学気相成長法に
より多結晶シリコン膜が堆積される。この多結晶シリコ
ン膜を所定の形状にパターニングされたレジスト29を用
いて選択的にエッチングしゲート酸化膜28の上に多結晶
シリコン膜からなるゲート電極16を形成する。

第５図（Ｇ）に示す工程において、レジスト29を除去
した後、ゲート電極16をマスクとしてゲート酸化膜28を
介して不純物ヒ素のイオン注入を行い、シリコン単結晶
膜３にドレイン領域30及びソース領域31を形成する。こ
の結果、ゲート電極16の下方においてドレイン領域30と
ソース領域31の間に不純物ヒ素の注入されていないトラ
ンジスタチャネル形成領域32が設けられる。

最後に第５図（Ｈ）に示す工程において、ドレイン領
域30の上にあるゲート酸化膜28の一部を除去してコンタ
クトホールを形成しここにドレイン電極17を接続させ
る。同様に、ソース領域31の上にあるゲート酸化膜28の
一部を除去してコンタクトホールを形成しこの部分を覆
うように駆動電極12を形成する。駆動電極もしくは画素
電極12はITO等からなる透明電極から構成されている。
加えて画素電極12の下側に配置されているフィールド酸
化膜27も透明であり、さらにその下側に配置されている
石英ガラス基板２も透明である。従って、駆動電極12,
フィールド酸化膜27及び石英ガラス基板２からなる三層
構造は光学的に透明であり透過型の光弁装置を得ること
ができる。

上述したように、第５図に示す製造方法においては、
高品質の単結晶シリコン膜に対して従来技術を援用した
成膜処理、高解像度のフォトリソエッチング及びイオン
注入処理等を施すことによりミクロンオーダあるいはサ
ブミクロンオーダのサイズを有する電界効果型絶縁ゲー
トトランジスタを形成することが可能である。用いるシ
リコン単結晶膜は極めて高品質であるので得られた絶縁
ゲート型トランジスタの電気特性も優れている。同時
に、画素電極も微細化技術によりミクロンオーダの寸法
で形成することができるので高密度且つ微細な構造を有
するアクティブマトリクス液晶装置用半導体集積回路チ
ップ基板を製造することができる。

第６図は本発明にかかる光弁装置用半導体集積回路チ
ップの他の実施例を示す模式的断面図である。図示する
ように、集積回路チップは、基板２の上に画素領域５と
ドライバ領域６及び７とを有する。画素領域５には図示
しない画素電極と画素電極に接続された絶縁ゲート型ト
ランジスタ素子13が形成されている。このトランジスタ
13はシリコン単結晶膜３に形成されたソース領域30及び
ドレイン領域31とゲート絶縁膜を介してシリコン単結晶
膜上に配置されたゲート電極16とから構成されている。
このトランジスタ13が形成された領域はフィールド酸化
膜27によって囲まれている。

一方、ドライバ領域6,7は画素領域５から離間した位
置に配置されており、その構成要素として絶縁ゲート型
トランジスタ13aを有している。このトランジスタ13a
は、共通のシリコン単結晶膜３に形成されたソース領域
30a及びドレイン領域31aとゲート絶縁膜を介して配置さ
れたゲート電極16aとから構成されている。このトラン
ジスタ13aが形成された領域は同様にフィールド酸化膜2
7aによって囲まれている。図から明らかなように、画素
領域５における絶縁ゲート型トランジスタ13とドライバ
領域6,7における絶縁ゲート型トランジスタ13aは共通の
シリコン単結晶膜３に対して同時に作り込むことができ
る。

ところで光透過型の光弁装置においては、画素領域５
に入射される光の透過及び遮断を制御する。従って画素
領域５は入射光に対して透明でなければならず、そのた
めシリコン単結晶膜３を完全に熱酸化処理して全てフィ
ールド酸化膜27に変換している。即ち、二酸化シリコン
からなるフィールド酸化膜27は透明であり、素子領域に
のみ残された単結晶シリコン膜３は不透明である。これ
に対して、ドライバ領域6,7は光弁機能に関係しておら
ず逆に極力入射光から遮断されることが好ましい。入射
光の影響により絶縁ゲート型トランジスタ13aの正常な
動作が阻害されるからである。それ故、第６図に示す実
施例においてはドライバ領域6,7に形成されたフィール
ド酸化膜27aはシリコン単結晶膜３の上部のみを部分的
に熱酸化して得られたものであり、フィールド酸化膜27
aの下にはシリコン単結晶膜３が残されている。前述し
たように、シリコン単結晶膜３は不透明であるので入射
光を有効に遮断することができる。

第７図はシリコン単結晶膜に形成された絶縁ゲート型
トランジスタのドレイ電流−ドレイン電圧の関係を示す
グラフである。実線はチャネル形成領域に一定電位を与
えた場合を示し、点線はチャネル形成領域下半導体オー
プンの場合を示す。図から明らかなように、チャネル形
成領域に一定電位を与え、その電位を安定させた場合に
はドレイン電圧に対して理想的なドレイン電流の飽和特
性が得られるトランジスタの安定した動作が確保でき
る。これに対して、チャネル形成領域オープンの場合に
は電位が不安定であるため、ドレイン電圧に対してドレ
イン電流がふらついてしまう。そのため、第６図に示す
実施例においては、チャネル形成領域はフィールド酸化
膜27a下に残されたシリコン薄膜を通して一定電位を与
えることができる。前述したように、本発明の好適な実
施例によればシリコン単結晶膜は研磨加工により得られ
るので所望の膜厚は確保できチャネル形成領域に一定電
位を与えるためのシリコン薄膜を残すことができる。か
かる電位固定はドライバ領域に形成された絶縁ゲート型
トランジスタのみに対して行ってもよくあるいはドライ
バ領域及び画素領域の両方に形成されたトランジスタに
対して行ってもよい。

第８図はシリコン単結晶膜に形成された絶縁ゲート型
トランジスタのドレインリーク電流とシリコン単結晶膜
の膜厚との関係を示すグラフである。ドレインリーク電
流は非導通状態にあるトランジスタに対してドレイン電
圧を印加した場合にチャネル領域に流れるリーク電流の
大きさを示している。図示するように、入射光が照射さ
れていない状態においては、ドレインリーク電流のシリ
コン単結晶層膜厚存在性は少ない。しかしながら、例え
ば3000ルクスの入射光を照射した場合には、ドレインリ
ーク電流は膜厚の増加とともに上昇する。ドレインリー
ク電流はトランジスタのオン／オフ電流比を悪化させる
ので極力抑える必要がある。特に、画素領域に形成され
たトランジスタは入射光の照射を受けるので対策が必要
である。それ故、画素領域に存在するシリコン単結晶層
の膜厚をドライバ領域に存在するシリコン単結晶層の膜
厚に比べて小さく設定することが好ましい。第８図よ
り、画素領域に存在するシリコン単結晶層の膜厚は1000
Å以下にすることが望ましい。膜厚の制御は選択エッチ
ング等により容易に実行することができる。特に、シリ
コン単結晶層はシリコン非晶質層あるいはシリコン多結
晶層に比べて光を照射した場合のドレインリーク電流の
値が大きくかかる対策は実用上重要である。

第９図は本発明にかかる集積回路チップ基板の他の実
施例を示す模式的断面図であり、第９図（Ａ）は原材料
基板の断面を示し、第９図（Ｂ）は原材料基板に絶縁ゲ
ート型トランジスタを形成した完成品の断面である。原
材料基板は石英担体層２と単結晶シリコン膜層３の積層
構造の中間に低抵抗膜層33が介在した３層構造となって
いる。この低抵抗薄膜層33は例えば不純物をドーピング
したシリコン多結晶薄膜から構成される。製造するに
は、先ず石英担体層２の上に低抵抗薄膜層33を堆積させ
その上に単結晶シリコンウェハを熱接着する。次いでこ
の単結晶シリコンウェハを研磨することにより所望の膜
厚を有する単結晶シリコン膜層３を得ることができる。

単結晶シリコン膜層３及び低抵抗薄膜層33の二層構造
膜に対して第５図に示した工程と同様の方法により絶縁
ゲート型トランジスタを形成する。このトランジスタは
単結晶シリコン膜層に形成されたソース領域30及びドレ
イン領域31と、両者の間に形成されたチャネル領域32
と、ゲート酸化膜28を介してチャネル領域32の上に配置
れたゲート電極16とから構成されている。この素子領域
ばフィールド酸化膜27によって囲まれている。チャネル
領域32の下には低抵抗領域34が存在する。この低抵抗領
域34は低抵抗薄膜層33から得られるものである。かかる
構造とすることにより、絶縁ゲート型トランジスタのチ
ャネル形成領域の電位設定を行うことができ、その動作
が安定化される。

第10図は本発明にかかるアクティブマトリクス型の光
弁装置の他の実施例を示す模式的断面図である。本光弁
装置は集積回路チップ基板４を用いて構成される。この
集積回路チップ基板４は前述したようにシリコン単結晶
薄膜層に対して微細化れた画素電極及びスイッチングト
ランジスタ等の駆動回路素子を組み込んだものである。
集積回路チップ基板４の表面には、さらにスペーサ35が
形成されている。このスペーサ35は半導体製造に用いら
れる成膜技術及び微細パターニング技術によって集積回
路チップ基板４の表面に形成される。従って、スペーサ
35の膜厚は極めて精度よく制御することができる。膜厚
は例えばネマチック液晶を利用する場合には10μｍに設
定され強誘電性液晶を用いる場合には１μｍに設定され
る。集積回路チップ基板４の上にはスペーサ35を介して
対向基板８が配置される。そして、スペーサ35の膜厚に
よって規定される両基板間の間隙には液晶層９が充填さ
れる。最後、集積回路チップ基板４の外側面に偏光板18
が接着され、同様に対向基板８の外側面にも他の偏光板
20が接着される。一対の偏光板18及び20は液晶層９の分
子配列変化を光学的に検出するためである。

第11図は本発明にかかる光弁用集積回路チップ基板の
さらに他の実施例を示す模式的平面図である。本集積回
路チップ４は前述の実施例と同様に画素領域５と、Ｘド
ライバ領域６とＹドライバ領域７とを有する。加えて、
ビデオ信号処理回路領域36を有している。この領域36に
形成されたビデオ信号処理回路は、外部の信号源から入
力された画像信号あるいはビデオ信号を処理しＸドライ
バ領域６に転送するためのものである。前述したよう
に、本発明においてはシリコン単結晶薄膜を利用してい
るため、画素電極駆動用トランジスタやドライバ領域に
形成される信号回路あるいは走査回路に加えて、ビデオ
信号処理回路も同時に半導体微細加工技術を用いて形成
することができる。即ち、LSI規模の機能を有する付加
回路を自由に集積回路チップ基板４の上に組み入れるこ
とが可能となる。第11図に示す集積回路チップ４を用い
て光弁装置あるいは表示装置を構成した場合には、直接
外部の画像信号源に接続することができるので極めて汎
用性に優れた小型の画像装置を得ることができる。付加
的に組み込まれる回路としては、ビデオ信号処理回路の
他の例えばメモリ回路、IC検査用回路及びセンサ回路等
が挙げられる。

最後に図面に従って本発明にかかるアクティブマトリ
クス型光弁装置の応用例を簡単に説明する。第12図は、
ビデオプロジェクタとして応用した例を示す。ビデオプ
ロジェクタ37には第11図に示す集積回路チップ基板を用
いて構成された超小型の光弁装置が内蔵されており、こ
の光弁装置にビデオ信号に従って一次画像を表示し、こ
れを拡大光学系を用いて拡大し、高倍率を二次画像38の
スクリーン上に投影表示するものである。図示する例は
小型の天井掛けタイプである。前述したように、本発明
にかかるアクティブマトリクス型光弁装置はセンチメー
トルオーダの超小型サイズであるためビデオプロジェク
タ自体も従来に比し極端に小型化することができる。光
弁装置の寸法自体は極小なものであっても、形成されて
いる画素領域は極めて高密度の微細な画素を含んでいる
ため、拡大投影した場合においてもいわゆるハイビジョ
ンクラスの高品質二次投影画像を得ることができる。

第13図は第12図に示すビデオプロジェクタ37の模式的
拡大断面図である。ビデオプロジェクタ37は３個のアク
ティブマトリクス透過型光弁装置39乃至41を内蔵してい
る。白色光源ランプ42から放射された白色光は反射鏡M1
により反射された後３色分解フィルタ43により赤色光、
青色光及び緑色光に分解される。ダイクロイックミラー
DM1により選択的に反射された赤色光は反射鏡M2により
反射された後、コンデンサレンズC1により集光され第１
の光弁装置39に入射される。光弁装置39によりビデオ信
号に従って変調された赤色光はダイクロイックミラーDM
3及びDM4を通過した後拡大レンズ44を介して前方に拡大
投影される。同様にして、ダイクロイックミラーDM1を
通過した青色光はダイクロイックミラーDM2によって選
択的に反射されコンデンサレンズC2によって集光された
後第２の光弁装置40に入射される。ここで、ビデオ信号
に従って変調された後、ダイクロイックミラーDM3及びD
M4を介して共通の拡大レンズ44に入射される。さらに、
緑色光はダイクロイックミラーDM1及びDM2を通過した後
コンデンサレンズC3によって集光され第３の光弁装置41
に入射される。ここで、ビデオ信号に従って変調された
後、反射鏡M3及びダイクロイックミラーDM4によって反
射され拡大レンズ44に向かう。このようにして、３個の
光弁装置によって各々変調された３原色光は最終的に拡
大レンズ44により合成され前方に拡大された二次画像を
投影する。用いられる光弁装置の寸法はセンチメートル
オーダであり、この寸法に対応して種々の光学部品及び
白色光ランプの寸法も小型化することができる。従っ
て、全体としてビデオプロジェクタ37の形状寸法は従来
のものに比べて著しく小さくすることができる。

第14図は第13図に示すビデオプロジェクタ37をプロジ
ェクションCRTに応用した例を示す模式的斜視図であ
る。このプロジェクションCRTではテレビ画面を構成す
るスクリーンをビデオプロジェクタ37で後方から照射
し、テレビスクリーン上に二次拡大画像38を投影するも
のである。かかるプロジェクションCRTは超高解像度で
あり且つ高輝度である。又、完全にフラットな画面を構
成することができ、且つ極めて軽量である。

最後に第15図は本発明にかかる集積回路チップ基板を
用いたカラー表示装置を構成した応用例を示す模式的断
面図である。集積回路チップ基板４の上には複数の画素
電極12が形成されている。集積回路チップ基板４には所
定の間隙を介してガラス対向基板８が重ねられている。
両基板の間隙には液晶層９が充填されている。ガラス対
向基板８の内側表面には３原色カラーフィルタ45が形成
されている。カラーフィルタ45は画素電極12に対応して
細分化されている。カラーフィルタ45の上にオーバーコ
ート46が被覆されている。さらにオーバーコート46の上
には共通電極21が形成されている。かかる構成により液
晶層９は共通電極21及び画素電極12によって挟持され選
択的に電界駆動される。カラーフィルタ45の形成方法と
しては色純度が高くパタン精度も良好な染色法が用いら
れる。これは３回のフォトリソグラフィにより選択的に
有機基質を赤緑青の染料により染めるこものである。

さらに、電着により集積回路チップ基板４上の画素電
極12に、３原色のカラーフィルタを形成しても、カラー
表示装置を達成することができる。

〔発明の効果〕

上述したように、本発明によれば担体層の上に形成さ
れた半導体単結晶薄膜層に対して半導体微細化技術を用
いて画素電極及び駆動回路を集積的に形成して得られる
集積回路チップ基板を用いて光弁装置を構成している。
このため、極めて高い画素密度を有する光弁装置を得る
ことができるという効果がある。又、集積回路チップ基
板の寸法を通常の半導体ICチップと同程度にできるので
極めて小型の光弁装置を得ることができるという効果が
ある。半導体微細化技術を用いて画素を製造するので極
めて高精度の光弁装置を得ることができるという効果が
ある。単結晶薄膜層に対して集積回路技術を用いて各素
子を形成することができるのでLSIに匹敵する種々の機
能を有する回路を容易に付加することができるという効
果がある。集積回路チップはウェハを分割して得られる
のでウェハ上の局所的な欠陥は一部のチップを不良にす
るのみであり全体として従来に比して歩留りを上げるこ
とができコスト低減の効果がある。さらに、単結晶薄膜
層を用いているので高温プロセスが適用でき各回路素子
の微細化を促進できるという効果がある。最後に、単結
晶薄膜を用いてスイッチングトランジスタのみならずド
ライバ回路やその保護回路を同時に内蔵させることがで
き信頼性を向上できるという効果がある。

【図面の簡単な説明】

第１図（Ａ）は基板の平面図、第１図（Ｂ）は同じく基
板の模式的断面図、第１図（Ｃ）は基板に形成された集
積回路チップの拡大平面図、第１図（Ｄ）は集積回路チ
ップを基板に用いた光弁装置の模式的断面図、第１図
（Ｅ）は集積回路チップの画素領域に形成された画素の
拡大平面図、第１図（Ｆ）は同じく画素領域の模式的拡
大断面図、第２図は光弁装置の一実施例を示す模式的分
解斜視図、第３図（Ａ）及び（Ｂ）は個々の画素の動作
を示すための模式的分解斜視図、第４図は液晶印加電圧
と透過率の関係を示すグラフ、第５図（Ａ）乃至（Ｈ）
は半導体集積回路チップの製造方法の一実施例を示す工
程図、第６図は半導体集積回路チップ基板の他の実施例
を示す模式的断面図、第７図は絶縁ゲート型トランジス
タのドレイン電圧とドレイン電流の関係を示すグラフ、
第８図はシリコン単結晶層に形成された絶縁ゲート型ト
ランジスタのドレインリーク電流とシリコン単結晶層膜
厚との関係を示すグラフ、第９図（Ａ）及び（Ｂ）は集
積回路チップ基板のさらに他の実施例を示す模式的断面
図、第10図は光弁装置の他の実施例を示す模式的断面
図、第11図は集積回路チップ基板のさらに他の実施例を
示す模式的平面図、第12図は光弁装置を応用したビデオ
プロジェクタの模式的斜視図、第13図はビデオプロジェ
クタの詳細構造を示す模式的断面図、第14図はビデオプ
ロジェクタを内蔵したプロジェクションCRTの模式的透
視斜視図、及び第15図は集積回路チップ基板をカラーア
クティブマトリクス表示装置に応用した例を示す模式的
断面図である。 １……基板 ２……担体層 ３……半導体単結晶薄膜層 ４……集積回路チップ基板 ５……画素領域 ６……Ｘドライバ ７……Ｙドライバ ８……対向基板 ９……液晶層 11……画素 12……画素電極 13……トランジスタ 14……信号線 15……走査線 16……ゲート電極 17……ドレイン電極 21……共通電極 22……単結晶シリコン半導体基板 26……素子領域 27……フィールド酸化膜 28……ゲート酸化膜 30……ドレイン領域 31……ソース領域 32……トランジスタチャネル形成領域 33……低抵抗薄膜層 34……低抵抗領域 35……スペーサ 36……ビデオ信号処理回路領域 37……ビデオプロジェクタ 39……光弁装置 40……光弁装置 41……光弁装置 45……カラーフィルタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 鷹巣 博昭 東京都江東区亀戸６丁目31番１号 セイ コー電子工業株式会社内 審査官 田部 元史 (56)参考文献 特開 昭63−55529（ＪＰ，Ａ) 特開 平２−198428（ＪＰ，Ａ)

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】担体層及びその上に単結晶ウエハーを薄膜
   化して形成された半導体単結晶薄膜層からなる多層構造
   を有する基板と、 該半導体単結晶薄膜層ないしは担体層に形成された集積
   画素電極と、 該半導体単結晶薄膜層の該担体層と反対側の表面に集積
   的に形成され、該集積画素電極を励起するための集積駆
   動回路とからなるとともに、該シリコン半導体単結晶薄
   膜層と該担体層の間に比較的低抵抗の薄膜層が介在して
   成る半導体装置。
2. 【請求項２】担体層及びその上に単結晶ウエハーを薄膜
   化して形成された半導体単結晶薄膜層からなる多層構造
   を有する基板と、 該半導体単結晶薄膜層ないしは担体層に形成された集積
   画素電極と、 該半導体単結晶薄膜層の該担体層と反対側の表面に集積
   的に形成され、該集積画素電極を励起するための集積駆
   動回路とからなるとともに、該集積駆動回路は、該集積
   透明画素電極の近傍に配置されかつ該集積透明画素電極
   に接続された駆動素子と、該集積透明画素電極から離間
   して配置され該駆動素子を走査する走査回路とを含み、
   該駆動素子の形成された半導体単結晶薄膜領域の層厚を
   該走査回路の形成された半導体単結晶薄膜層領域の層厚
   より小さく設定して成る半導体装置。
3. 【請求項３】担体層の上に半導体単結晶ウエハーを形成
   する工程と、 該担体層の上に単結晶ウエハーを薄膜化して半導体単結
   晶薄膜層を形成する工程と、 該半導体単結晶薄膜層にチャネル形成領域を構成した絶
   縁ゲート型トランジスタを含む駆動回路を形成する工程
   と、 該担体層または該半導体単結晶薄膜層の上に集積的に画
   素電極を形成する工程と、 該駆動回路と該画素電極を結線する工程とを含む半導体
   装置の製造方法。
4. 【請求項４】該担体層の上に半導体単結晶ウエハーを形
   成する工程は、担体層の平坦な表面にシリコンからなる
   半導体単結晶板の平坦な表面を熱接着する工程と、接着
   されたシリコン単結晶板を研磨し薄膜化する工程とから
   なる請求項３に記載の製造方法。
5. 【請求項５】該駆動回路を形成する工程は、該半導体単
   結晶薄膜層を選択的に酸化しフィールド酸化膜領域及び
   該フィールド酸化膜領域により囲まれた素子領域を形成
   する工程と、該素子領域に対して駆動回路素子を形成す
   る工程を含む請求項３に記載の製造方法。
6. 【請求項６】該駆動回路素子形成工程は、微細フォトリ
   ソエッチング及びイオン注入により絶縁ゲート型トラン
   ジスタを形成する工程である請求項５に記載の製造方
   法。
7. 【請求項７】該画素電極を形成する工程は、該フィール
   ド酸化膜領域の上に画素電極をパターニング形成する工
   程を含む請求項５に記載の製造方法。