JPH07101679B2 - 電子デバイス用ウエハ，ウエハ用棒状基材および電子デバイス - Google Patents

電子デバイス用ウエハ，ウエハ用棒状基材および電子デバイス

Info

Publication number
JPH07101679B2
JPH07101679B2 JP63277975A JP27797588A JPH07101679B2 JP H07101679 B2 JPH07101679 B2 JP H07101679B2 JP 63277975 A JP63277975 A JP 63277975A JP 27797588 A JP27797588 A JP 27797588A JP H07101679 B2 JPH07101679 B2 JP H07101679B2
Authority
JP
Japan
Prior art keywords
rod
wafer
single crystal
rod member
members
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63277975A
Other languages
English (en)
Other versions
JPH02122617A (ja
Inventor
襄 寺尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63277975A priority Critical patent/JPH07101679B2/ja
Priority to DE68914249T priority patent/DE68914249T2/de
Priority to US07/427,887 priority patent/US5105254A/en
Priority to EP89311180A priority patent/EP0367536B1/en
Priority to CA002001934A priority patent/CA2001934C/en
Priority to KR1019890015753A priority patent/KR930010970B1/ko
Publication of JPH02122617A publication Critical patent/JPH02122617A/ja
Priority to US07/648,110 priority patent/US5100839A/en
Publication of JPH07101679B2 publication Critical patent/JPH07101679B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/012—Bonding, e.g. electrostatic for strain gauges
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/017—Clean surfaces
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、スライス加工されることによって複数個の
電子デバイス用ウエハを提供するための棒状基材に関す
るものである。
［従来の技術］ 第31図〜第33図を用いて、従来から採用されている典型
的な電子デバイス用ウエハを作るための工程を説明す
る。
まず、第31図に示すように、Si単結晶シンゴット１を作
る。同一直径の複数個のSi単結晶ウエハを得るために、
Si単結晶インゴット１は、その外周部が成形されて、真
円柱状にされる。また、Si単結晶インゴット１の長さ方
向上端部および下端部は除去される。第32図に示すよう
に、真円柱状に成形されたSi単結晶の棒部材２には、単
結晶の結晶軸の方向を示すために、その長さ方向に延び
る平面部３が形成される。その後、Si単結晶からなる棒
部材２は、スライス加工され、それによって厚さ数100
μｍのSi単結晶ウエハ４を複数個提供する。このように
して取出された複数個のウエハ４は、第33図に示されて
いる。ウエハ４の主面５は、ラッピング加工およびポリ
ッシング加工によって、鏡面状に仕上げられる。ウエハ
４の平面図を示す第34図に示すように、ウエハ４の主面
５上には、その後の工程で、複数個の半導体集積回路６
が形成される。
第34図に示すように、１つのウエハ４の上に多数の半導
体集積回路６を形成していることによって非常に多くの
メリットが得られる。半導体デバイスが誕生する以前に
おいては、真空管、抵抗素子、容量素子などの個別電子
デバイスは、たとえ機械によって大量生産されるとして
も、基本的には１個ずつ製作されねばならなかった。ま
た、半導体集積回路が誕生する以前には、主としてはん
だ付けによる個別作業によって電子回路を構成しなけれ
ばならなかった。たとえば、銅線をはんだ付けで接続す
る作業や、プリント基板に個別デバイスをはんだ付けで
接続する作業などが、それぞれ個々に必要となってい
た。
一方、１つのウエハ上に多数の半導体集積回路を形成す
る技術では、基本的には、写真製版技術を用いることに
よって１つのウエハ上に多数の同一の回路を同時に製作
することができる。したがって、上述したような従来の
個別処理を必要とする技術に比較して、１つのウエハ上
に多数の集積回路を形成する技術では、同一回路構成あ
たりの製作コストが飛躍的に低下する。
半導体集積回路を形成するにあたっては、上述の写真製
版工程の前後の処理工程もウエハごとあるいは単結晶ウ
エハのロットごとに行なわれている。このことも、同一
回路構成あたりの製作コストを低下させるのに貢献して
いる。具体的には、写真製版工程の前後には、Si単結晶
ウエハ上に結晶を積層するためのエピタキシャル工程、
単結晶ウエハ中に不純物を導入するためのイオン注入工
程、ウエハ中に導入された不純物を拡散する拡散工程、
選択的に不純物をウエハ中に導入したりするためにある
いは接合表面を保護するために特定の領域に対して酸化
処理を行なう酸化工程、CVD工程、電極や配線を形成す
るためのメタライズ工程などがある。これらの工程は、
個別の回路に対して個々になされるのではなく、単結晶
ウエハごとあるいは単結晶ウエハのロットごとに行なわ
れる。
［発明が解決しようとする課題］ 以上のように、同一の単結晶ウエハ上に多数の同一の半
導体集積回路を同時に形成することによって、同一回路
構成あたりの製作コストを飛躍的に低下させることがで
きる。１回路構成あたりの製作コストをさらに低下させ
るためには、ウエハ上に同時に形成されることのできる
同一半導体集積回路の数を増加させればよい。このこと
を実現するために、従来、回路を微細化することによっ
てチップ面積を縮小する方法、およびウエハの大口径化
による単結晶ウエハの面積を増大させる方法が採用され
てきた。
半導体技術が成立して以来数10年間の間に、回路の微細
化はかなり進展した。当初写真製版の最小線幅が10μｍ
以上の値であったのが、最近では、1.0μｍ以下の値に
までなった。この場合の面積効果は、100倍以上であ
る。
同様に、ウエハの大口径化もかなり進展した。当初ウエ
ハの直径が１インチレベルであったのが、最近では10イ
ンチレベルにまで大きくなった。この場合の面積効果
は、100倍程度である。
回路の微細化の進展およびウエハの大口径化の進展によ
る相乗効果として、面積効果は１万倍程度となってい
る。このことが、現在の半導体集積回路の発展やエレク
トロニクス技術の発展の基礎の１つとなっていることは
明らかである。
しかしながら、多数の同一の半導体集積回路を同時に形
成するという技術の進歩に対して、回路の微細化および
ウエハの大口径化の進歩は遅い。
写真製版の最小線幅を、10μｍ以上の値から1.0μｍ以
下の値まで微細化するための指導原理は、主として、欠
陥の除去であった。すなわち、回路の微細化のために、
製造工程中に存在するごみを排除したり、写真製版時の
マスク合わせの機械的精度の確保などによるパターン精
度の確保を図ったり、結晶中ないし薄膜中に存在する欠
陥や不要不純物を排除したりしていた。したがって、上
述のことを実現するためには、工程のソフトウェアを変
更する必要があるのみならず、より高性能の製造設備を
導入するというハードウェアの変更も必要であった。つ
まり、設計ルールを縮小する度ごとに、多額の設備投資
が必要となった。このように、回路を微細化することに
よって同一回路構成あたりの製造コストを小さくしよう
としても、多額の設備投資のために製造コストは所望通
りに低下しない。
現在の設計ルールでは、1.0μｍ以下のサブミクロンレ
ベルが問題になっている。このようなレベル内において
微細化が一層進展すると、種々の問題点が顕在化してく
る。
第１に、今までに辿ってきた微細化の過程と同様、微細
化が進展するのに伴なって多額の設備投資が必要となっ
てくるのみならず、欠陥除去の達成レベルがより高くな
るので、製造設備のコストパフォーマンスが悪化する。
すなわち、（設備費用の増加率）／（回路の微細化率）
が増大する。
第２に、製造工程の追加が必要となり、それに応じて製
造コストも増加する。たとえば、平面的に回路構成を縮
小するのではなく、立体的な構造に改良を加えることに
よって回路を微細化しようとすれば、溝掘り工程や積層
工程を追加するなど、単位ウエハあたりに対して必要と
される製造工程の数が増える。
第３に、集積回路を製造するにしても、寸法的に物理的
な限界がある。たとえば、写真製版によるマスク合わせ
の光源として、今までの設計ルールのレベルでは通常、
紫外線が用いられていた。しかし、紫外線は回折現象や
干渉現象を生じさせるので、サブミクロンレベルの設計
ルールのもとでは紫外線を使用することはできなくな
る。そのため、サブミクロンレベルの設計ルールのもと
では、写真製版によるマスク合わせの光源として、放射
線を用いる必要が生じてくるであろう。
以上のことを考慮すると、現時点での設計ルールを縮小
するに従って回路製造に対する困難性が増す。写真製版
の最小線幅を1.0μｍのレベルから0.1μｍのレベルにま
で縮小すること、すなわち面積効果を100倍にすること
は、非常な困難性が予想される。サブミクロンレベルの
設計ルールのもとでは、回路の微細化によるチップ面積
の縮小に応じた半導体集積回路のコスト低下が頭打ちと
なる。
ウエハの大口径化は、まず、単結晶インゴットの製造技
術によって定められる。量産レベルのSi単結晶ウエハに
関しては、現在、その最大直径は６インチである。試作
レベルのSi単結晶ウエハに関しては、その最大直径は10
インチである。ウエハの直径が１インチのレベルから10
インチのレベルにまで増大してきたことの指導原理は、
設備の大型化および欠陥の除去であった。すなわち、大
口径の単結晶インゴットを製造するためには、当然その
寸法に見合う大型の設備が必要である。単結晶インゴッ
トが大口径化するのに伴なって、応力の不均一化等を原
因とする欠陥が発生したりする。そのような欠陥を排除
するために、単結晶インゴットの製造時における熱的お
よび機械的制御をより精密化する必要が生じてくる。熱
的制御および機械的制御をより精密化するためには、制
御工程を追加するとともに、製造設備そのものもより精
密化する必要がある。このように、Si単結晶インゴット
を大口径化することは、技術的に限界があり、さらに製
造設備の高額化を伴なうという欠点も有する。
現在、試作レベルでSi単結晶インゴットの最大直径が10
インチに留まっているのは、上述したような理由に基づ
くものである。また、従来、Si単結晶ウエハの大口径化
が２インチレベルから、１〜２インチ刻みにしか進まな
かったのも上記理由のためである。上述のような困難性
は、インゴットが大口径化するのに従って増加する。つ
まり、インゴットの最大直径を10インチレベルから20イ
ンチレベルにすること、すなわち面積効果を４倍にする
ことは、非常な困難性が予想される。結局、ウエハの大
口径化による単結晶ウエハの面積の増大に応じた半導体
集積回路のコスト低下は頭打ちとなる。
さらに、ウエハの直径を１〜２インチ刻みに大口径化し
ていくことは、付加的な経済的困難性を伴なう。すなわ
ち、より大きな直径のウエハが一度実用化されると、そ
のウエハを用いて製造された半導体集積回路は、今まで
使用されてきたウエハ、すなわちより直径の小さいウエ
ハを用いて製造された半導体集積回路よりも低コストと
なる。そのため、今まで使用されてきた直径のより小さ
いウエハは、市場競争力を失ってしまう。このように、
相対的に大きな直径のウエハが実用化されるのに伴なっ
て、相対的に小さな直径を有するウエハ用の製造設備
は、減価償却が十分になされる以前に廃棄しなければな
らない事態が発生するので、Si単結晶メーカもウエハの
大口径化を簡単に実用化するわけにはいかない。また、
ウエハの大口径化を実用化するためには、大口径のウエ
ハに対応した半導体集積回路製造設備が必要となる。つ
まり、ウエハの大口径化に伴なって、多額の設備投資費
用が必要となる。前述したように、相対的に大きな直径
のウエハが一度実用化されると、今まで使用されてきた
相対的に小さな直径のウエハを用いた半導体集積回路は
市場競争力を失ってしまう。したがって、相対的に小な
直径のウエハに対応している半導体集積回路製造設備の
多くは、減価償却が十分になされる以前に、廃棄される
必要が生じたり、第一線での使用を停止しなければなら
ない必要が生じたりする。このような事情から、半導体
集積回路メーカは、ウエハの大口径化を簡単に実用化す
ることができない。試作レベルでは、Si単結晶ウエハの
最大直径が10インチであるのに対し、実用レベルではSi
単結晶ウエハの最大直径が６インチに留まっているの
も、上述の背景が１つの理由になっている。
以上述べたように、現在に至るまでは、回路の微細化に
よるチップ面積の縮小、およびウエハの大口径化による
単結晶ウエハの面積の増大によって半導体集積回路のコ
ストを低下させてきたが、現状ではそのコスト低下も頭
打ちになってきている。
それゆえに、この発明の目的は、半導体集積回路のコス
トを大幅に低下させることのできるウエハ用の棒状基材
を提供することである。
［課題を解決するための手段］ この発明に従った棒状基材は、スライス加工されること
によって複数個の電子デバイス用ウエハを提供するもの
であり、電子デバイス用ウエハとなるべき材料から作ら
れた複数個の棒部材を、並列に集合させて互いに接続し
て一体物としたものである。
この発明にしたがった電子デバイス用ウエハは、棒状基
材をスライス加工することによって得られる。棒状基材
は、第１の材料からなる第１の棒部材と、第１の棒部材
に隣接して配置される第２の棒部材と、第１および第２
の棒部材間のスペースを充填し、かつ第１および第２の
棒部材を取り囲むように形成され、それによって第１お
よび第２の棒部材を互いに接続する第３の材料と、を備
える。
この発明にしたがった電子デバイスは、ウエハと、この
ウエハ上に形成された集積回路とを備える。ウエハは、
複数個の棒部材を並列に集合させて互いに接続して一体
物とした棒状基材をスライス加工することによって形成
されている。ウエハは、第１のウエハ部と、第１のウエ
ハ部の端縁に接続された第２のウエハ部とを含む。各ウ
エハ部は、各棒部材に対応している。
この発明の他の局面において、電子デバイスは、ウエハ
と、ウエハ上に形成された集積回路とを備える。ウエハ
は、棒状基材をスライス加工することによって形成され
ている。棒状基材は、第１の材料からなる第１の棒部材
と、第１の棒部材に隣接して配置される第２の材料から
なる第２の棒部材と、第１および第２の棒部材間のスペ
ースを充填し、かつ第１および第２の棒部材を取り囲む
ように形成され、それによって第１および第２の棒部材
を互いに接続する第３の材料と、を備える。
［作用］ 棒状基材は、複数個の棒部材を、並列に集合させて互い
に接続して一体物とする構造であるので、棒状基材の径
を大幅に増加させることができる。したがって、棒状基
材をスライス加工することによって得られるウエハの径
も、大幅に増加する。ウエハの径が大幅に増加するため
に、ウエハ上に形成される電子デバイスの１個あたりの
コストも大幅に低下する。
並列に集合させる棒部材の数を多くすれば、棒状基材の
径もそれに伴なって大きくなる。本願発明によって得ら
れるような径の大きな棒状基材を、１本のインゴットか
ら得ることは、技術的に不可能であり、あるいは可能で
あったとしても大幅な製造コストの増大を招く。
この発明では、インゴット自体の径を大きくするもので
はないので、今まで使用されてきたインゴット製造設備
を廃棄することなく、引き続き使用することができる。
［実施例］ 第１図に示されている棒状基材７は、Si単結晶から作ら
れた正四角柱状の４本の棒部材８を、並列に集合させて
互いに接続したものである。４本の棒部材８の集合体で
ある棒状基材７は、その後、高温雰囲気下に置かれる。
この熱処理によって、各棒部材８は互いに強固に接着
し、その結果、棒状基材７は、第２図に示すように、あ
たかもSi単結晶インゴットから削り出された１本の単一
棒であるかのような様相を呈する。このような棒部材７
をスライス加工することによって、第３図に示すよう
に、複数個の電子デバイス用Si単結晶ウエハ９を得るこ
とができる。ウエハ９の主面10は、鏡面状に仕上げら
れ、この主面10に、第４図に示すように多数の半導体集
積回路11が形成される。
第５図は、Si単結晶ウエハの主面に半導体集積回路を形
成するまでの製造ステップを示している。主にこの第５
図を参照しながら、半導体集積回路を形成するまでの製
造ステップについて説明する。
まず、第６図に示すようなSi単結晶インゴット12を４本
作製する（ステップS1）。
各Si単結晶インゴット12は、その長さ方向上端部および
下端部が除去され、さらにその外周部分も切削加工され
て正四角柱状の棒部材８に成形される（ステップS2）。
こうして、第７図に示すように、同一寸法の４個の正四
角柱状の棒部材８が用意される。棒部材８の側面8aは、
Si単結晶の結晶軸の方向を示すために、特定の方向を向
くように選択されている。
各棒部材８は、４個の側面8aを有しているが、そのうち
隣接する棒部材と接触することになる特定の側面が、ラ
ッピング加工およびポリッシング加工によって鏡面に仕
上げられる（ステップS3）。この際、鏡面の表面精度
は、その平面度が10μｍ以下であり、表面粗さが10nm以
下であるのが望ましい。このような精度は、現在の技術
によって簡単に達成できる値である。
次に、正四角柱状に成形された各棒部材８の接合面とな
るべき側面に対して、化学薬品により表面処理を施す。
まず、棒部材８の側面を粗洗浄した後、加熱されたトリ
クロロエチレンに浸漬して脱脂する（ステップS4）。
次に、棒部材８の側面を、加熱された濃硫酸に浸漬する
（ステップS5）。熱濃硫酸の酸化作用によって、棒部材
８の側面に付着していた付着物が酸化除去される。付着
物としては、たとえば有機性の塵やごみが考えられ、金
属製の塵やごみも考えられる。
次に、棒部材８の側面を水洗した後、その側面を加熱さ
れた硝酸系溶液に浸漬する（ステップS6）。棒部材８の
側面に位置するSiは、硝酸の酸化作用によって酸化さ
れ、その結果、棒部材８の側面は、不安定で不均一な酸
化状態から安定で均一な酸化状態になる。
次に、棒部材８の側面を水洗した後、その側面を弗酸系
の希釈水溶液に浸漬する（ステップS7）。すると、Si酸
化膜に対する弗酸のエッチング作用によって、棒部材８
の側面に形成されているSi酸化膜の最表面部が除去さ
れ、それと同時に側面の最表面部に存在していた不必要
な原子も除去される。
上記ステップは、必要に応じて繰返して行なわれてもよ
い。特に、棒部材８の側面部の最表面を酸化状態または
水酸化状態にするために、最終操作として、棒部材８の
側面に対して硝酸系溶液または過酸化水素系溶液による
表面処理を施すようにしてもよい。
次に、各棒部材８を水洗し、乾燥させる（ステップS
8）。
次に、第７図に示されている正四角柱状の４本の棒部材
８を、室温の清浄な雰囲気下で並列に集合させてそれぞ
れの接合面（側面）を接触させる（ステップS9）。４本
の棒部材８の集合体である棒状基材７は、第１図に示さ
れている。鏡面に仕上げられた各棒部材８の側面が原子
的に理想表面であれば、理論的には、各棒部材８を並列
に集合させて互いに接触させると、Si単結晶のシームレ
ス構造物となる。しかしながら、実際には、各棒部材８
の側面8aの表面状態は、理想状態からかい離している。
たとえば、棒部材８の側面8aを拡大して観察すれば、そ
の側面は若干波打っているであろうし、また多数の凹凸
が形成されているであろう。したがって、各棒部材８の
側面8aを互いに接触させたとき、その接触部分は棒部材
８の側面全面にわたるのではなく、原子的に見ればほん
の一部の領域だけである。
隣接する棒部材８と接触することになる各棒部材８の側
面に対して、たとえ清浄雰囲気下で清浄化処理をしたと
しても、微視的に見れば、その側面には、多数の塵やご
みなどの付着物が付着している。付着物の存在は、各棒
部材８の原子同士の接触を妨げる。また、各棒部材８の
側面には、理想的にSi原子が露出しているわけではな
く、一般にその側面の表面部は酸化状態あるいは水酸化
状態になっている。しかも、その酸化層または水酸化層
は、単原子層ではなく、多数の不整合な原子が重なった
状態になっている。また、その層には水分などが吸着さ
れている。このような状態も、隣接する棒部材８の原子
同士の接触を妨げる。
以上のように、互いに接触することになる各棒部材８の
側面8aの表面状態は、理想状態よりかい離している。し
かしながら、各棒部材８の側面が、現在の技術レベルに
よって得られる鏡面度および清浄度を有していれば、各
棒部材８の側面同士は、室温の正常な雰囲気下で接触さ
れることにより、水素結合等の効果で接合強度5kg/cm2
のレベルで接続され、それによって一体となったSi単結
晶からなる棒状基材７が得られる。
次に、各棒部材８の集合体である棒状基材７を、400℃
の窒素雰囲気中で30分間加熱する（ステップS10）。こ
の加熱処理により、主として、各棒部材８の接触部分に
存在する水分などの吸着分子が除去される。
次に、棒状基材７を、600℃の窒素雰囲気中で30分間加
熱する（ステップS11）。この加熱処理によって、主と
して、各棒部材８の側面は、縮合反応により酸素を介し
て互いに接続され、またはSi原子が直接原子的に結合す
ることによって互いに接続される。
次に、棒状基材７を、1000℃の窒素雰囲気中で１時間加
熱する（ステップS12）。この加熱処理により、上述の
反応が、より完全になされることになる。棒状基材７に
対する加熱操作および冷却操作に関しては、機械的スト
レスの悪影響を生じさせないために、徐熱および徐冷が
行なわれることはいうまでもない。
各棒部材８を室温の正常な雰囲気下で並列に集合させて
互いに接触させると、各棒部材８はその接合強度が5kg/
cm2のレベルで互いに接続される。この各棒部材８の集
合体を、その後の工程で窒素雰囲気下で加熱するとによ
り、各棒部材８は、原子的な結合によって互いに接続さ
れ、その接合強度が100〜200kg/cm2のレベルになる。こ
うして、Si単結晶からなる一体物である棒状基材７が得
られる。接合強度が100〜200kg/cm2という値は、Si単結
晶の引張強度と同一レベルである。このことは、各棒部
材８の集合体である棒状基材７が、原子的に一体となっ
ていることの証拠の１つでもある。なお、各棒部材８の
側面同士の結晶軸の方向の差が１度レベル以内であれ
ば、棒状基材７は結晶学的に一体となった単結晶とな
る。結晶軸の方向の差を１度レベル以内に抑えること
は、現在の技術で十分可能である。
その後、棒状基材７は、スライス加工され、厚さ数100
μｍの複数個のSi単結晶ウエハ９が得られる（ステップ
S13）。この状態が、第３図に示す状態である。
Si単結晶ウエハ９の主面10は、ラッピング加工およびポ
リッシング加工によって鏡面に仕上げられる（ステップ
S14）。
鏡面に仕上げられたSi単結晶ウエハ９の主面10の上に
は、多数の半導体集積回路11が形成される（ステップS1
5）。この状態が、第４図に示されている。
今までの説明と重複するかもしれないが、各棒部材８の
側面が互いに強固に接着するまでのメカニズムについて
より詳しく説明する。
Si単結晶の理想表面 Si単結晶の表面が理想表面となっていれば、この表面の
原子配列は、２次元で模式的に示せば、第８図に示すよ
うな構造になる。この場合、原理的には、２つの理想表
面を接触させれば、室温でも直ちに接着する。このこと
は、清浄な鏡面状の２つの金属を加工して押付けると室
温でも接着するという事実から、容易に推測できるであ
ろう。なお、図中、「Si」はSi原子であり、「−」は１
重結合であり、「・」はラジカルである。
Si単結晶の自然酸化膜 しかし、実際のSi単結晶の表面は、たとえ物理的および
化学的に鏡面状にポリッシュしても、理想表面とはなっ
ていない。すなわち、実際のSi単結晶の表面は、数原子
層の自然酸化膜で覆われており、その膜の厚さは、数10
Åとなっている。このような原子配列を２次元で模式的
に示せば、第９図に示す構造となる。第９図において、
参照番号13で示す部分が自然酸化膜の領域である。ま
た、図中、「Ｏ」は酸化原子であり、「＝」は２重結合
である。
より詳しく示せば、自然酸化膜13は、その終端がOH基と
なったり、または水素結合によって水（H2O）を吸着し
ている。この原子配列を２次元で模式的に示せば第10図
に示す構造となる。図中、参照番号14は水酸基を示し、
参照番号15は吸着水を示している。また、「Ｈ」は水素
原子であり、「…」は水素結合である。自然酸化膜13の
中で、終端がOH基となったりする割合や、水素結合によ
って水（H2O）を吸着したりする割合は、この自然酸化
膜が形成される温度や湿度に影響されることは言うまで
もない。
Si単結晶への油等の吸着 実際上、室内に置かれたSi単結晶の表面には、ごみが付
着するだけでなく、空気中に存在する油などの有機物が
吸着している。この状態の原子配列を２次元で模式的に
示せば、第11図に示す構造となる。図中、「Ｒ」はアル
キル基等を示す。油などの有機物が吸着したSi単結晶の
表面は、疎水性であり、水をはじく。このように、Si単
結晶の表面が疎水性となっている場合には、たとえ鏡面
状態とされていても、２つの表面を室温下で接触させて
もそれらは接着しない。疎水性の表面を持つSi単結晶
が、室温では互いに接着しない理由は、最表面に存在す
る油等の有機物同士に接着力がないからである。
Si単結晶の吸着油等の除去 Si単結晶の鏡面同士を、室温で互いに接着させるために
は、表面に付着しているごみを除去するだけでなく、最
表面に存在する油などの有機物も除去しなければならな
い。Si単結晶の表面に付着している油などの有機物を除
去する方法としては、その有機物が多量に存在する場合
には、まずSi単結晶の表面を有機溶剤で洗浄するのが望
ましい。有機溶剤としては、たとえば、トリクレン、ジ
メチルエタン、４塩化炭素等の塩素系溶剤、フレオン等
の弗素系溶剤、アセトン、メチルアルコール等のケトン
またはアルコール系溶剤が考えられる。
Si単結晶表面に付着した油等の有機物を除去する方法と
して、加熱硫酸による酸化作用によって有機物を焼却除
去してもよい。また、Si単結晶の表面を弗酸（HF）系の
水溶液で軽くエッチングすることによって、表面に付着
している油等の有機物を除去する方法も有効である。
Si単結晶の油のない表面 Si単結晶の最表面に存在する油などの有機物を除去すれ
ば、その表面の原子配列は、２次元で模式的に示せば、
前述した第10図に示すような構造となる。Si単結晶の表
面を、さらに弗酸（HF）系の水溶液で処理した後、水洗
すれば、その表面部分の原子配列の終端は、基本的に
は、すべて水酸基（OH基）となる。Si単結晶の表面の終
端の水酸基（OH基）を増すために、Si単結晶の表面の硫
酸（H2SO4）、硝酸（HNO3）、過酸化水素（H2O2）等の
酸化作用のある水溶液で処理した後、水洗してもよい。
Si単結晶の表面の原子配列の終端がすべて水酸基（OH
基）となっている場合の原子配列は、２次元で模式的に
示せば、第12図に示す構造となる。
Si単結晶の表面の原子配列の終端がすべて水酸基（OH
基）となっていたとしても、Si単結晶が湿った雰囲気中
に置かれているならば、その表面部に若干の水（H2O）
を吸着していることは言うまでもない。そのような状態
の原子配列を２次元で模式的に示せば、第13図に示す構
造となる。
最終処理として、Si単結晶の表面に対して加熱処理を施
した場合には、Si単結晶の表面の水酸基間で脱水縮合反
応を起こし、その場合の表面の原子配列は第９図に示す
構造となる。ところが、Si単結晶の表面の水酸基間で脱
水縮合反応が生じている場合であっても、Si単結晶が湿
った雰囲気中にある場合には、その表面に若干の水（H2
O）を吸着している。その状態の原子配列を２次元で模
式的に示せば、第14図に示す構造となる。
Si単結晶の室温での接着のメカニズム 鏡面状のSi単結晶の表面から油などの有機物が除去され
ると、その表面は親水性となり水に濡れやすくなる。こ
のように、親水性でありかつ鏡面状態になっている２つ
のSi単結晶表面を接触させると、それらは、室温でも互
いに容易に接着する。親水性である２つのSi単結晶表面
が室温で互いに容易に接着する理由は、最表面に存在す
る水酸基（OH基）同士の水素結合、または表面に吸着し
ている水同士の水素結合による接着力の作用である。こ
の水素結合の接着力がいかに大きいかは、室温でメタン
（CH4）が気体であるのに対し、ほぼ同じ分子量の水（H
2O）が液体であることからも、容易に理解できるであろ
う。
Si単結晶の表面の終端がすべて水酸基（OH基）となって
いる場合の接着状態の原子配列を２次元で模式的に示せ
ば、第15図に示す構造となる。図中、参照番号16で示す
部分が接着部の領域である。
Si単結晶の表面の水酸基（OH基）間で脱水縮合反応が生
じていて、その部分に水（H2O）を吸着している場合の
接着状態の原子配列を２次元で模式的に示せば、第16図
に示す構造となる。図中、参照番号17で示す部分が接着
部の領域である。
水素結合による接着に関しては、水（H2O）を介する場
合よりも、水酸基（OH基）同士の直接結合の場合の方が
強力である。
Si単結晶の室温での接着方法 脱脂処理され、かつ酸系の溶液で清浄化処理され、その
後水洗されて乾燥されることによって親水性を有するよ
うになった２つの鏡面状態のSi単結晶表面は、それらを
互いに接触させるだけで容易に接着される。この接触前
に、Si単結晶を乾燥雰囲気中に長時間保存したり、過度
に加熱乾燥したりすると、表面の原子配列の終端の水酸
基（OH基）が脱水縮合反応を起こす。そのため、接触前
に、乾燥雰囲気中に長時間保存したり、過度に加熱乾燥
したりするのは好ましくない。また、接触前にSi単結晶
を室内等に長時間保存すると、Si単結晶の表面には空気
中の油等が再吸着されるので、好ましくない。
親水性の表面を持つ２つのSi表面を接触させるときに
は、それらを若干湿った状態に保つのがよい。なぜな
ら、２つのSi単結晶表面の接触部分に隙間があったとし
ても、その隙間を形成している部分は、水（H2O）の水
素結合の効果で接着されるからであり、また接触面への
油等の吸着を防ぐからである。
２つのSi単結晶表面を接触させた後に、接触面から余分
の水（H2O）を除去するために、２つのSi単結晶棒部材
を摺り合わせることによって若干加圧すれば、両者の間
の接着がより良好となる。この場合、振動等による悪影
響を防ぐために、Si単結晶棒部材の自重の他に、重りを
加えてもよいし、締付装置や治具によって加圧するよう
にしてもよい。
Si単結晶の室温での接着力 ２つのSi単結晶棒部材を室温で接着した後、引張強度を
測定すると、その値は、0.5〜5.0kg/cm2の範囲にばらつ
く。Si単結晶の鏡面の表面粗さが20nm付近であれば、こ
の引張強度は0.5kg/cm2付近の値になる。一方、Si単結
晶の鏡面の表面粗さが５〜10nmの場合には、引張強度は
3.0〜5.0kg/cm2付近の値となる。現在の技術水準では、
Si単結晶の鏡面の表面粗さを2nm程度にするのは十分可
能である。したがって、鏡面の表面粗さに関しては、問
題は生じない。
引張強度が上述のようにばらつく原因は、水素結合によ
る水酸基（OH基）同士の接着が、Si単結晶表面の全面に
わたっていないからであると考えられる。言換えれば、
Si単結晶の表面の全面にわたって水酸基（OH基）同士が
水素結合で接着されていれば、引張強度は、5kg/cm2レ
ベルの値になると考えられる。
Si単結晶の加熱による接着力 室温で互いに接着したSi単結晶棒部材を窒素（N2）雰囲
気中で加熱すると、引張強度が上昇する。この引張強度
は、200℃を越えた温度のところで、急激に上昇し始め
る。室温で互いに接着したSi単結晶棒部材を、400℃の
窒素雰囲気中で加熱した後に、引張強度を測定すると、
50kg/cm2前後の値が得られる。この引張強度は、400℃
〜800℃の加熱温度範囲では、飽和している。ところ
が、互いに接着したSi単結晶棒部材を800℃を越える温
度の窒素雰囲気中で加熱すると、引張強度は、さらに急
激に上昇し始める。互いに接着したSi単結晶棒部材を窒
素雰囲気中で1000℃〜1200℃の温度範囲で加熱後、引張
強度を測定すると、100〜200kg/cm2の値が得られる。こ
の場合、破壊はSi単結晶のバルクで生ずるが、このよう
な100〜200kg/cm2の引張強度の値は、Si単結晶の引張強
度と同一レベルである。
Si単結晶の加熱による接着のメカニズム 加熱温度が200℃を越えたときに引張強度が急激に上昇
し始めるのは、Si単結晶棒部材の接触面において、水酸
基（OH基）同士が脱水縮合反応を起こし始めるからであ
ると考えられる。すなわち、水酸基（OH基）同士の水素
結合から、Si−Ｏ−Siの結合に変わり始めるからである
と考えられる。
加熱温度が400℃〜800℃の加熱温度範囲で引張強度が飽
和するのは、上記脱水縮合反応により発生した水（H
2O）によるボイドの増加と、Si−Ｏ−Si結合の増加がバ
ランスしているためと考えられる。
加熱温度が800℃を越えると引張強度がさらに急激に上
昇し始めるのは、ボイドが減少し始め、Si−Ｏ−Si結合
の増加の効果が勝るようになるからである。加熱温度が
1000℃〜1200℃になると引張強度が100〜200kg/cm2の値
に安定するのは、脱水縮合反応が完結するからであると
考えられる。脱水縮合反応が完結した状態の原子配列を
２次元で模式的に示せば、第17図に示す構造となる。図
中、参照番号18で示す部分は、接着部の領域である。
Si単結晶の加熱による接着方法 基本的には、室温で互いに接着したSi単結晶棒部材を、
1000℃〜1200℃の温度の窒素雰囲気中で２時間前後加熱
すれば、強固な接着が得られる。加熱および冷却にあた
っては、Si単結晶に結晶欠陥が発生しないような速度で
徐熱および徐冷をする必要がある。互いに接着したSi単
結晶棒部材に対する加熱スピードは、ボイドの急激な発
生を防ぐために、まずSi単結晶棒部材を200℃〜400℃の
温度で30分〜１時間程度保持し、その後400℃〜800℃の
温度で30分〜１時間程度保持するのが好ましい。
加熱雰囲気としては、Si単結晶の鏡面の平面度が良好な
場合には窒素雰囲気でもよいが、Si単結晶の鏡面の全面
にわたって接着を確実にするために、酸素を窒素に混合
したり、水蒸気と酸素を窒素に混合したりするのが望ま
しい。
上記加熱処理中においては、振動等による悪影響を防ぐ
ために、Si単結晶棒部材の自重の他に、重りを加えても
よいし、締付治具によって加圧するようにしてもよい。
Si単結晶の接触面の隙間の充填 Si単結晶棒部材の鏡面の平面度が悪い場合には、マクロ
な意味で接触しない部位があるために、互いに接着しな
い面が発生することがある。平面度の悪さによって生ず
る非接触面の隙間は、Siの酸化による体積膨張、すなわ
ちSi→SiO2による体積の膨張により補償されて、互いに
接触するようになる。このようなSiの酸化は、脱水縮合
反応により発生した水によってなされたり、あるいは加
熱雰囲気中に導入された水または酸素によってなされ
る。
Si単結晶棒部材の鏡面の平面度は、10μｍ以下であるこ
とが好ましい。しかし、実際上、許容できる平面度は、
加熱雰囲気や加熱温度条件によっても異なってくる。
平面度の悪さによって生ずる非接触面を補償する方法と
して、原子配列において縮合反応ができる終端を持つシ
ラン系有機物で隙間を充填するようにしてもよい。シラ
ン系有機物は、室温では、水素結合で互いに接着する
が、加熱によって縮合して、Si−Ｏ−Si結合またはSi-S
i結合を非接触面間の隙間に導入する。シラン系有機物
を充填する場合には、鏡面の直接的接触面に悪影響を及
ぼさないようにするために、極少の量に抑える必要があ
る。シラン系有機物を導入したときの原子配列を２次元
で模式的に示せば、たとえば、第18図に示す構造とな
る。図中、参照番号19で示す部分は接着部の領域であ
る。
次に、第１図〜第４図を参照して、この発明の実施例の
メリットについて説明する。
棒状基材７は、４個の棒部材８を並列に集合して互いに
接続して一体物としたものでる。棒状基材７をスライス
加工することによって得られるウエハ９の面積は、１本
の棒部材８をスライス加工することによって得られるウ
エハの面積の４倍の大きさである。前述したように、従
来、Si単結晶ウエハの直径は、単結晶インゴットの直径
によって定められていた。単結晶インゴットの製造技術
の観点から見れば、量産レベルでは、Si単結晶ウエハの
最大直径は６インチである。また、試作レベルでは、Si
単結晶ウエハの最大直径は10インチである。ところが、
この発明の実施例では、単結晶インゴットから成形され
た４本の棒部材８を集合させて一体物とし、その一体物
である棒状基材７をスライス加工することによってウエ
ハ９を得るものであるので、従来製造することが不可能
であったような大きさの直径のウエハを得ることができ
る。しかも、このような大面積のSi単結晶ウエハを比較
的安価に得ることができる。
大面積の断面を持つSi単結晶棒状基材７をスライス加工
し、さらにラッピング加工およびポリッシング加工等の
工程を経て、大面積のSi単結晶ウエハ９が製造される。
これらの工程は、基本的には、面単位で操作される多数
の細分化された工程からなっている。したがって、小面
積のSi単結晶ウエハを複数個作製する場合と、この複数
個のウエハの合計面積と同じだけの面積を有する１枚の
大面積のSi単結晶ウエハを作製する場合とを比較する
と、１枚の大面積のSi単結晶ウエハ９の方が面積あたり
のコストが安価となる可能性がある。これは、以下の理
由による。複数個の棒部材８を並列に集合させて互いに
接続して一体物とする場合には、その接続のために切断
工程、ラッピング工程、ポリッシング工程、洗浄工程、
加熱工程等が付加される。この付加される工程は、１本
のSi単結晶インゴットからウエハを製造する場合には不
要なものである。その分、複数本の棒部材８を集合させ
る場合、コストが上昇する。一方、棒状の部材からウエ
ハを作製するのに必要となるスライス工程、ラッピング
工程、ポリッシング工程等に関しては、複数本の棒部材
８を集合させて一体物とした方がコストの低下につなが
る。すなわち、棒部材８がそれぞれ分離してあるなら
ば、各棒部材に対してそれぞれウエハを作製するための
スライス加工、ラッピング加工、ポリッシング加工等が
必要となる。これに対して、複数本の棒部材８を集合し
た棒状基材の場合には、この１本の棒状基材７に対し
て、ウエハを作製するためのスライス加工、ラッピング
加工、ポリッシング加工が施されるだけである。このよ
うに、棒状の部材からウエハを作製するまでの工程を考
えた場合には、この発明の実施例では大幅なコスト低減
につながる。全体的に見れば、複数本の棒部材を集合さ
せるために必要となったコストの上昇分よりも、複数本
の棒部材の集合体である棒状基材７を加工してウエハを
作製することによって得られるコストの減少分の方が勝
る。つまり、全体的に見れば、本発明の実施例は、コス
ト低減につながる。集合する棒部材８の数が増すほど、
このコスト低減の効果は大きくなる。
第４図に示すように、Si単結晶ウエハ９の主面10上には
多数の半導体集積回路11が形成される。ウエハ９の上に
形成される半導体集積回路11の数は、ウエハ９の面積が
大きいほど多くなることは明白である。半導体集積回路
の製造分野においては、基本的には、写真製版技術を用
いることによって多数の同一回路を同時に製作すること
が可能である。そのため、個別的に１つの回路を製造す
ることと比較して、同一回路構成あたりの製造コストを
飛躍的に低下させることができる。このコスト低下の効
果は、同時に形成される半導体集積回路11の数が多いほ
ど大きくなる。したがって、Si単結晶ウエハ９の面積が
大きいほど、同一回路構成あたりの製造コストが低下す
る。
半導体集積回路の製造にあたっては、写真製版工程の前
後の工程で、Si単結晶ウエハは、そのウエハごとにある
いはウエハのロットごとに処理される。したがって、Si
単結晶ウエハ９の面積が大きいほど、より多くの同一回
路を同時に製作することができることになり、半導体集
積回路の同一回路構成あたりの製造コストをより低下さ
せることができる。これらの工程を列挙すると、Si単結
晶ウエハ上に結晶を積層するエピタキシャル工程、単結
晶ウエハ中に不純物を導入するイオン注入工程およびそ
の後の拡散工程、選択的に不純物を導入したり接合表面
を保護するために行なわれる酸化工程またはCVD工程、
電極や配線層を形成するためのメタライズ工程などがあ
る。これらの工程は、単結晶ウエハごとにあるいは単結
晶ウエハのロットごとに処理される。
以上述べたように、この発明の実施例では、相対的に大
面積のSi単結晶ウエハ９を用いて、その主面に同時に多
数の半導体積層回路11を形成するものであるので、半導
体集積回路11の１個あたりのコストを低下させることが
できる。一般に、半導体集積回路のコストは、設計費、
材料費、加工費、営業費等により構成されている。専用
製品の場合には、設計費や営業費等が相対的に高くなる
が、汎用性があり、かつ大量に生産される製品の場合に
は、設計費や営業費等が相対的に低くなる。前述したよ
うなこの発明の実施例による加工費の低減の効果は、汎
用性がありかつ大量に生産される製品に対して、たとえ
ば、大容量メモリのような主要半導体集積回路に対して
特に顕著である。
半導体集積回路産業が装置産業であると言われている所
以は、製造設備が高価であるからである。特に、ウエハ
工程の設備が高価である。現在ウエハ工程を見てみる
と、工場というよりは実験室であるような印象を受ける
であろう。これは、実用化されているSi単結晶ウエハの
最大直径が0.15mのレベルであり、工場での大量生産に
用いる材料としてはあまりにも面積が小さいからであ
る。しかしながら、上述した実施例によれば、Si単結晶
ウエハの面積は、原理的には、いくらでも大きくするこ
とができる。たとえば、１辺の長さが1.0mである正方形
形状のSi単結晶ウエハを作ることも可能である。
最大直径が0.15mのSi単結晶ウエハを用いて形成した半
導体集積回路と、１辺の長さが1.0mのSi単結晶ウエハを
用いて形成した半導体集積回路との間には、大幅なコス
ト差が発生する。この発明の実施例によれば、このよう
な大きな効果が発揮されるのにもかかわらず、製造工程
に対しては、より精密な制御は原則的には必要とならな
い。すなわち、Si単結晶ウエハの大面積化に伴なって発
生するのは、ウエハの機械的強度の問題、ならびに光学
的、熱的および流体的な面積均一性の問題だけである。
しかし、これらはスケールアップの問題という工業原理
の問題であり、製造装置の構造を工夫することにより解
消することができる。
上述の実施例では、従来から製造されていた大きさのSi
単結晶インゴットを用いて棒部材８を製造し、この棒部
材８を並列に集合させて１つの棒状基材７を製造し、こ
の棒状基材７をスライス加工することによって大きな面
積のSi単結晶ウエハを製造するものであるので、従来か
ら使用されているSi単結晶インゴットの製造設備を廃却
することなく引き続き使用することができる。すなわ
ち、Si単結晶ウエハの大面積化が急速に進んだとして
も、従来から使用されているSi単結晶インゴットの製造
設備は無駄にならない。したがって、Si単結晶ウエハの
大面積化は、Siウエハの製造メーカにとってそれほど大
きな負担にはならない。要するに、Si単結晶ウエハの大
面積化に対してその実現を阻むものは、ウエハの機械的
強度の問題、ならびに光学的、熱的および流体的な面積
均一性の問題だけである。これらの問題は、製造装置の
構造を改良することによって容易に解消し得るものであ
るので、Si単結晶ウエハの大面積化も容易に実現するこ
とができる。
上述の実施例では、Si単結晶ウエハの大面積化を進める
のにあたって、集合されるべき棒部材８の数を増せばウ
エハの大面積化を小刻みにではなく大幅に進めることが
できるので、半導体集積回路の製造設備の変更を小刻み
にではなく一挙に行なうことができる。つまり、製造設
備の投資効率を大幅に向上させることができる。たとえ
ば、最大直径0.15mのSi単結晶ウエハを用いて半導体集
積回路を製造する設備および工程と、１辺の長さが1.0m
のSi単結晶ウエハを用いて半導体集積回路を製造する設
備および工程とは、大幅に異なっていることは明らかで
ある。
上述の実施例では、ウエハ上に半導体集積回路が形成さ
れる場合について説明したが、この発明は、それ以外の
用途にも適用可能である。すなわち、ウエハ上に同時に
多数の電子デバイスを形成するような用途に対して、こ
の発明が適用されれば、そのコストを飛躍的に低下させ
ることができる。半導体集積回路以外の個別半導体デバ
イスとして、たとえは、トランジスタ、ダイオード、サ
イリスタ等が考えられるが、これらに対してもこの発明
は適用可能である。さらに、半導体デバイス以外の電子
デバイス、たとえば抵抗素子、容量素子、センサ等に対
してもこの発明の適用が可能である。
上述の実施例では、Si単結晶棒部材８を、互いに接続す
る場合について述べたが、Si多結晶棒部材を互いに接続
する場合であっても全く同じ方法が採用される。Si多結
晶棒部材を使用する場合には、たとえば、ウエハの形成
後に、そのウエハの表面をレーザアニール技術によって
単結晶化し、Si単結晶ウエハの代わりに使用する等の応
用例が考えられる。
Ge単結晶棒部材を用いる場合やGe多結晶棒部材を用いる
場合であっても、同様な方法で各棒部材を互いに集合し
て一体物とすることが可能である。ただし、Ge単結晶棒
部材またはGe多結晶棒部材を用いる場合には、互いの棒
部材の接続はSi−Ｏ−Si結合ではなく、Ge−Ｏ−Ge結合
である。なお、Siの融点は1412℃であるので、Si結晶の
棒部材を1200℃の温度まで加熱することができる。一
方、Geの融点は958.5℃であるので、Ge結晶の棒部材を
加熱する場合にはその加熱温度が900℃を越えてはなら
ない。
GaAs、InP、CdS等の化合物半導体の単結晶または多結晶
からなる複数個の棒部材を互いに集合させて接合した
り、石英（SiO2）やサファイヤ（Al2O3）などの酸化物
からなる複数個の棒部材を互いに集合させて接合するこ
とも可能である。ただし、化合物半導体の場合には、棒
部材を加熱したときに分解が生ずるおそれがあるので、
温度条件をできるだけ低温にする必要がある。また、棒
部材の表面を十分酸化または水酸化するための処理をす
る必要がある。
前述したように、Si単結晶同士の接着であっても、ミク
ロ的には、自然酸化膜によるSiO2同士の接着であった。
したがって、Si単結晶棒部材上に行為的にSiO2を付着さ
せ、その後、このSiO2を介してSi単結晶棒部材を互いに
接着するようにしてもよい。SiO2の付着の方法として
は、色々なものが選択できる。たとえば、Si単結晶棒部
材を湿った酸素雰囲気中（H2O＋O2＋N2）で900℃に加熱
し、それによって棒部材の表面に0.5〜２μｍの酸化膜
を付着させてもよい。また、シラン系の化合物（SiH4＋
O2やSi(OC2H2)4など）の熱分解法を利用して棒部材の表
面に酸化膜を付着させる等の、いわゆるCVD法によっ
て、棒部材の表面に0.5〜２μｍ程度の酸化膜を付着す
るようにしてもよい。
Si単結晶棒部材の表面に行為的にSiO2を付着させた後の
化学処理および加熱処理は、Si単結晶棒部材同士を互い
に接着する場合と同じである。Si単結晶棒部材の表面に
行為的にSiO2を付着させた方が、互いの棒部材は接着し
やすくなるが、酸化膜の膜厚が厚すぎると、酸化に伴な
うSiの膨張による接触面の隙間を補償する効果が少なく
なる。したがって、酸化膜の膜厚が過剰に大きくならな
いようにしなければならない。
複数のSi単結晶棒部材を、Si多結晶を介して互いに接着
するようにしてもよい。Si多結晶は、シラン（SiH4）の
熱分解によってSi単結晶棒部材の表面に付着させること
ができる。付着したSi多結晶は、ストレス緩和の効果を
発揮する。
複数のSi多結晶棒部材を、行為的に付着したSiO2を介し
て互いに接着することももちろん可能である。
Ge結晶からなる棒部材、種々の化合物半導体からなる棒
部材、酸化物からなる棒部材についても、この棒部材と
異なった材料を介して互いに接着することが可能であ
る。たとえば、GaAs単結晶棒部材の表面に、種々の方法
で酸化膜を付着させることが可能である。GaAs単結晶棒
部材は、乾燥雰囲気中または湿った雰囲気中で350℃〜5
00℃に加熱される。このようにGaAs単結晶棒部材を低温
で酸化させるのは、Asの脱離を防止するためである。Ga
As単結晶棒部材の表面に形成される酸化物はGa2O3であ
る。GaAs単結晶棒部材をAs2O3雰囲気中で加熱すれば、
酸化物としてAs2O3も得られる。
GaAs単結晶棒部材を、NH4B5O8水溶液中、１％H3PO4水溶
液中、３％H3BO4水溶液中、30％H2O2水溶液中などに浸
漬することによって、その表面を陽極酸化するようにし
てもよい。
複数のGaAs単結晶棒部材を、シリコンナイトライド（Si
3N4）を介して互いに接着してもよい。この場合、シリ
コンナイトライド（Si3N4）は、高温下でのAsの脱離を
防止する効果を発揮する。
たとえば、GaAs単結晶棒部材の表面に、CVD法によって
（SiH4＋NH3の熱分解によって）Si3N4を付着させる。Si
3N4同士には接着力がないので、さらにSi3N4の付着層の
上にCVD法によって（SiH4の熱分解によって）多結晶Si
を付着させる。次に、多結晶Si付着層の上に、CVD法に
よって（SiH4＋O2またはSi(OC2H5)4の熱分解によって）
SiO2を付着させる。それ以後の化学処理および加熱処理
は、前述したSi単結晶棒部材の場合と同じである。ただ
し、GaAsの融点は1238℃であるので、GaAs単結晶棒部材
の加熱温度は1000℃を越えないようにするのが望まし
い。
上述の方法において、シリコンナイトライド（SiH3N4）
の代わりに、CVD法によって(Al(OC3H7)3の熱分解によっ
て）酸化アルミ（Al2O3）を付着するようにしてもよ
い。また、高温におけるAsの脱離の問題は若干残るが、
GaAs単結晶棒部材の表面に、直接Si多結晶を付着させて
もよく、あるいは表面の平面度が良好であれば、直接Si
O2を付着させてもよい。
今までの説明では、同一材料からなる複数の棒部材を互
いに接続する場合について述べたが、異なった材料から
なる複数の棒部材を並列に集合させて互いに接続して一
体物とすることも可能である。たとえば、Si単結晶から
なる棒部材とGaAs単結晶からなる棒部材とを同様な方法
によって互いに接着することも可能である。この場合、
たとえば、GaAs単結晶棒部材の最表面にSiを付着させる
ようにしてもよい。
複数の棒部材が、少量の酸素（O2）を介してミクロな意
味で完全に接着している場合には、酸素（O2）がバルク
中に拡散しているので、棒部材間の接着界面は完全結晶
となっている。しかし、一般には、棒部材の表面の平面
度の悪さや表面粗さを補償するために、複数個の棒部材
の接触部分には過剰の酸素が介在するので、接着界面は
完全結晶とはならない。接着界面が完全結晶とはなって
いなくても、すなわち、完成したウエハ中に継目部分が
存在し、その継目部分が完全結晶とはなっていなくて
も、それらが機械的に強固に接着していれば問題はな
い。たとえば、完成したウエハ巾に、数10Å〜μｍオー
ダの不完全結晶の継目が存在していたとしても、ウエハ
の上に多数の同じパターンを形成する場合には大きな障
害にはならない。
第１図および第２図に図示した実施例では、互いに集合
されるべき各棒部材８は、正四角柱形状であったが、そ
のような形状に限られるものではない。第19図および第
20図に示すように、１本のインゴット19は、正方形の断
面形状を持つ１本の棒部材20と、台形の断面形状を持つ
４本の棒部材21とに分割される。第21図および第22図に
示すように、インゴット19から取出された台形形状の断
面を有する棒部材21を多数集合させて互いに接続して１
本の棒状基材22とすることも可能である。第19図〜第22
図に示したような方法によれば、材料の利用効率を高め
ることができる。
第23図に示すような台形の断面形状を持つインゴット23
を利用することも可能である。たとえば、ホリゾンタル
ブリッジマン法（HB法）によって製造されたGaAsインゴ
ットは、第23図に示すような断面形状が台形の棒とな
る。このようなインゴット23を成形し、この成形した棒
を並列に集合させて第24図および第25図に示すような棒
部材24を作れば、材料の利用効率を高めることができ
る。
集合されるべき棒部材の形状は角柱である必要はない。
つまり、棒部材は、その長さ方向に延びかつ鏡面状に仕
上げられた接合面を有していれば、どのような形状のも
のであってもよい。たとえば、第26図に示した実施例で
は、棒部材25は、２個の接合面25a,25bを有するほぼ円
柱形状である。これらの棒部材25を４本並列に集合させ
て互いに接続して棒状基材27を作れば、その中央部分に
穴部26が形成される。第26図に示した実施例によれば、
材料の使用効率を高めることができ、また棒状基材27の
内部に発生する内部ストレスを緩和する効果も発揮す
る。
第27図に示されている棒状基材28は、Si単結晶からな
り、その断面形状が正方形の正四角柱の棒部材29を４本
集合させて互いに接続して一体物としたものである。各
棒部材29は、その接続面に介在するSiO2膜30を介して互
いに接続されている。各棒部材の間に介在させる材料と
しては、棒部材の酸化物に限られるものではない。たと
えば、棒部材の窒化物や多結晶体を介在させてもよい。
あるいは、棒部材とは異なった材料の単結晶体、多結晶
体、酸化物、窒化物などを介在させるようにしてもよ
い。
第28図に示されている棒状基材31は、異なった材料から
作られている棒部材を並列に集合させて互いに接続して
一体物としたものである。具体的には、棒状基材31は、
２本のSi単結晶棒部材32と、８本のGaAs単結晶棒部材33
とを並列に集合させて一体物としたものである。この実
施例によれば、SiとGaAsの複合IC回路を１つのチップで
構成することが可能になる。
第29図に示すように、集合されるべき棒部材34が正四角
柱形状である場合、その角部を参照番号35で示すように
面取りしてもよい。このような面取りされた棒部材34を
４本並列に集合させて一体物とした棒状基材36が、第30
図に示されている。棒部材34の角部35は面取りされてい
るので、棒状基材36は、各棒部材34の接合部分に切欠37
を生じさせる。この実施例によれば、各棒部材の接続部
分が明瞭に観察され得る。
発明の種々の態様 本発明に対して考えられる態様は、以下のとおりであ
る。
（１） スライス加工されることによって複数個の電子
デバイス用ウエハを提供する棒状基材であって、 電子デバイス用ウエハとなるべき材料から作られた複数
個の棒部材を、並列に集合させて互いに接続して一体物
とした、ウエハ用棒状基材。
（２） 上記（１）に従属するウエハ用棒状基材であっ
て、 前記各棒部材は、その長さ方向に延びかつ鏡面状に仕上
げられた接合面を有し、 前記各棒部材の接合面が互いに接続される。
（３） 上記（２）に従属するウエハ用棒状基材であっ
て、 前記各棒部材は、同じ材料から作られている。
（４） 上記（３）に従属するウエハ用棒状基材であっ
て、 前記各棒部材は、Si単結晶またはSi多結晶から作られて
おり、 前記各棒部材の接合面は、Si−Ｏ−Si結合またはSi-Si
結合によって互いに接続される。
（５） 上記（３）に従属するウエハ用棒状基材であっ
て、 前記各棒部材は、Ge単結晶またはGe多結晶から作られて
おり、 前記各棒部材の接合面は、Ge−Ｏ−Ge結合またはGe-Ge
結合によって互いに接続される。
（６） 上記（３）に従属するウエハ用棒状基材であっ
て、 前記各棒部材は、Si単結晶またはSi多結晶から作られて
おり、 前記各棒部材の接合面は、SiO2を介して互いに接続され
る。
（７） 上記（３）に従属するウエハ用棒状基材であっ
て、 前記各棒部材は、GaAs、InP、CdS、サファイヤ、石英ま
たはアルミナから作られている。
（８） 上記（２）に従属するウエハ用棒状基材であっ
て、 前記各棒部材は、異なった材料から作られている。
（９） 上記（８）に従属するウエハ用棒状基材であっ
て、 前記複数個の棒部材のうち、第１の棒部材はSi単結晶か
ら作られ、第２の棒部材はGaAs単結晶から作られてい
る。
（10） 上記（２）に従属するウエハ用棒状基材であっ
て、 前記棒部材は、角柱形状を有する。
（11） 前記（２）に従属するウエハ用棒状基材であっ
て、 前記各棒部材は、単結晶インゴットまたは多結晶インゴ
ットである。
（12） 上記（２）に従属するウエハ用棒状基材であっ
て、 当該棒状基材は、前記各棒部材間の接合部分の位置を示
すマークを備える。
（13） 上記（12）に従属するウエハ用棒状基材であっ
て、 前記マークは、当該棒状基材の外面に形成された切欠で
ある。
（14） 上記（１）に規定される棒状基材をスライス加
工することによって得られた電子デバイス用ウエハ。
（15） 上記（４）に規定される棒状基材をスライス加
工することによって得られた電子デバイス用ウエハ。
（16） 上記（５）に規定された棒状基材をスライス加
工することによって得られた電子デバイス用ウエハ。
（17） 上記（６）に規定される棒状基材をスライス加
工することによって得られた電子デバイス用ウエハ。
（18） 上記（９）に規定される棒状基材をスライス加
工することによって得られた電子デバイス用ウエハ。
（19） 電子デバイス用ウエハとなるべき材料から作ら
れた複数個の棒部材を用意する工程と、 前記各棒部材の外面に、その長さ方向に延びかつ鏡面上
には仕上げられた接合面を形成する工程と、 前記各棒部材の接合面を、化学薬品を用いた表面処理に
よって清浄にする工程と、 前記各棒部材を並列に集合させてそれぞれの接合面を互
いに接触させることによって、各棒部材の集合体である
棒状基材を作る工程と、 前記棒状基材を加熱雰囲気下に保持する工程と、 前記棒状基材をスライス加工することによって電子デバ
イス用ウエハを得る工程と、 を備える、電子デバイス用ウエハの製造方法。
（20） 上記（19）に従属する電子デバイス用ウエハの
製造方法であって、 化学薬品によって接合面を清浄にする工程と、 接合面を脱脂することと、 接合面に付着している付着物を酸化除去することと、 接合面を安定で均一な酸化状態にすることと、 を含む。
（21） 上記（20）に従属する電子デバイス用ウエハの
製造方法であって、 前記接合面の脱脂は、接合面を有機溶剤で洗浄すること
によって行なわれる。
（22） 上記（20）に従属する電子デバイス用ウエハの
製造方法であって、 前記付着物の酸化除去は、接合面を加熱硫酸に浸漬する
ことによって行なわれる。
（23） 上記（20）に従属する電子デバイス用ウエハの
製造方法であって、 前記接合面を安定で均一な酸化状態にすることは、接合
面を加熱された硝酸系溶液に浸漬することによって行な
われる。
（24） 上記（20）に従属する電子デバイス用ウエハの
製造方法であって、 前記接合面を安定で均一な酸化状態にすることは、接合
面上に形成された酸化膜の最表面部を除去することを含
む。
（25） 上記（24）に従属する電子デバイス用ウエハの
製造方法であって、 前記酸化膜の最表面部の除去は、切面を弗酸系水溶液に
浸漬することによって行なわれる。
（26） 上記（19）に従属する電子デバイス用ウエハの
製造方法であって、 鏡面状に仕上げられた前記接合面は、その平面度が10μ
ｍ以下でその表面粗さが10nm以下である。
（27） 上記（19）に従属する電子デバイス用ウエハの
製造方法であって、 前記各棒部材を並列に集合させて棒状基材を作る工程
は、室温下で行なわれる。
（28） 上記（19）に従属する電子デバイス用ウエハの
製造方法であって、 前記棒状基材を加熱雰囲気下に保持する工程は、前記棒
状基材を窒素雰囲気下に置くことを含む。
（29） 上記（19）に従属する電子デバイス用ウエハの
製造方法であって、 前記棒状基材を加熱雰囲気下に保持する工程は、 前記棒状基材を400℃の温度雰囲気中に置くことと、そ
の後 前記棒状基材を600℃の温度雰囲気中に置くことと、そ
の後 前記棒状基材を1000℃の温度雰囲気中に置くことと、 を含む。
（30） 上記（29）に従属する電子デバイス用ウエハの
製造方法であって、 前記棒状基材を約400℃の温度雰囲気中に置く時間は約3
0分であり、 前記棒状基材を約600℃の温度雰囲気中に置く時間は約3
0分であり、 前記棒状基材を約1000℃の温度雰囲気中に置く時間は約
１時間である。
（31） 上記（19）に従属する電子デバイス用ウエハの
製造方法であって、 前記各棒部材は、同じ材料から作られている。
（32） 上記（31）に従属する電子デバイス用ウエハの
製造方法であって、 前記各棒部材は、Si単結晶またはSi多結晶から作られて
いる。
（33） 上記（31）に従属する電子デバイス用ウエハの
製造方法であって、 前記各棒部材は、Ge単結晶またはGe多結晶から作られて
いる。
（34） 上記（19）に従属する電子デバイス用ウエハの
製造方法であって、 前記各棒部材は、異なった材料から作られている。
（35） 上記（34）に従属する電子デバイス用ウエハの
製造方法であって、 前記複数個の棒部材のうち、第１の棒部材はSi単結晶か
ら作られ、第２の棒部材はGaAs単結晶から作られてい
る。
［発明の効果］ 以上のように、この発明によれば、スライス加工される
ことによって複数個の電子デバイス用ウエハを提供する
棒状基材が、複数個の棒部材を並列に集合させて互いに
接続して一体物としたものであるので、かなり大きな面
積を持つ電子デバイス用ウエハを得ることができる。し
たがって、大きな面積のウエハ上に非常に多くの電子デ
バイス用ウエハを形成することができ、１個あたりの電
子デバイスの価格を安くすることができる。
【図面の簡単な説明】
第１図は、この発明の一実施例の棒状基材を示す斜視図
である。第２図は、第１図の棒状基材を熱処理した後の
状態を示す斜視図である。第３図は、第２図の棒状基材
をスライス加工することによって得られた電子デバイス
用ウエハを示す斜視図である。第４図は、第３図に示す
ウエハ上に多数の半導体集積回路が形成されている状態
を示す平面図である。 第５図は、Si単結晶インゴットを作製した段階から半導
体集積回路を形成するまでの製造工程を示す図である。 第６図は、４本の単結晶インゴットを示す斜視図であ
る。第７図は、第６図に示されている単結晶インゴット
を加工することによって得られた４本の棒部材を示す斜
視図である。 第８図は、Si単結晶の表面が理想表面となっている状態
を模式的に示す原子配列図である。第９図は、Si単結晶
の表面に自然酸化膜が形成されている状態を模式的に示
す原子配列図である。第10図は、第９図の自然酸化膜に
水が吸着している状態を模式的に示す原子配列図であ
る。第11図は、Si単結晶表面に油などの有機物が付着し
ている状態を模式的に示す原子配列図である。第12図
は、Si単結晶の表面の終端がすべて水酸基となっている
状態の原子配列図である。第13図は、第12図に示す構造
の終端に水が吸着している状態を示す原子配列図であ
る。第14図は、Si単結晶の表面の水酸基間で脱水縮合反
応が生じ、その後その最表面部に水が吸着されている状
態を模式的に示す原子配列図である。第15図は、Si単結
晶の表面の終端がすべてOH基となっている場合の接着状
態の原子配列を模式的に示す図である。第16図は、Si単
結晶の表面の水酸基間で脱水縮合反応を起こしていて、
水を吸着している場合の接着状態の原子配列を模式的に
示す図である。第17図は、接合部分で脱水縮合反応が完
結している状態を示す原子配列図である。第18図は、シ
ラン系有機物を介在させて接触させている状態を模式的
に示す原子配列図である。 第19図は、１本のインゴットから異なった形状の複数個
の棒部材を取出すことのできる状態を示す平面図であ
る。第20図は、第19図の正面図である。第21図は、第19
図に示されている断面形状が台形の棒部材を複数本集合
させて一体物とした状態の平面図である。第22図は、第
21図の正面図である。 第23図は、断面形状が台形のインゴットを示す斜視図で
ある。第24図は、第23図のインゴットを用いて製造され
た棒状基材を示す平面図である。第25図は、第24図の棒
状基材の正面図である。 第26図は、棒状基材の他の例を示す平面図である。第27
図は、棒状基材のさらに他の例を示す平面図である。第
28図は、棒状基材のさらに他の例を示す平面図である。
第29図は、後に集合されるべき棒部材を示す平面図であ
る。第30図は、第29図に示されている面取りされた棒部
材を４本集合させることによって得られる棒状基材を示
す平面図である。 第31図は、Si単結晶インゴットを示す斜視図である。第
32図は、第31図の単結晶インゴットを加工することによ
って得られる棒部材を示す斜視図である。第33図は、第
32図の棒部材をスライス加工することによって得られる
ウエハを示す斜視図である。第34図は、第33図に示され
ているウエハの主面上に多数の半導体集積回路が形成さ
れている状態を示す平面図である。 図において、７は棒状基材、８は棒部材、９はウエハ、
11は半導体集積回路を示す。 なお、各図において、同一の番号は、同一または相当の
要素を示す。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】スライス加工されることによって複数個の
    電子デバイス用ウエハを提供する棒状基材であって、 電子デバイス用ウエハとなるべき材料から作られた複数
    個の棒部材を、並列に集合させて互いに接続して一体物
    とした、ウエハ用棒状基材。
  2. 【請求項２】棒状基材をスライス加工することによって
    得られる、電子デバイス用ウエハであって、 前記棒状基材は、 第１の材料からなる第１の棒部材と、 前記第１の棒部材に隣接して配置される、第２の材料か
    らなる第２の棒部材と、 前記第１および第２の棒部材間のスペースを充填し、か
    つ第１および第２の棒部材を取り囲むように形成され、
    それによって前記第１および第２の棒部材を互いに接続
    する第３の材料と、 を備える、電子デバスイス用ウエハ。
  3. 【請求項３】ウエハと、前記ウエハ上に形成された集積
    回路とを備えた電子デバイスであって、 前記ウエハは、複数個の棒部材を並列に集合させて互い
    に接続して一体物とした棒状基材をスライス加工するこ
    とによって形成されており、 前記ウエハは、第１のウエハ部と、前記第１のウエハ部
    の端縁に接続された第２のウエハ部とを含み、 前記各ウエハ部は、前記各棒部材に対応している、電子
    デバイス。
  4. 【請求項４】ウエハと、前記ウエハ上に形成された集積
    回路とを備えた電子デバイスであって、 前記ウエハは、棒状基材をスライス加工することによっ
    て形成されており、 前記棒状基材は、 第１の材料からなる第１の棒部材と、 前記第１の棒部材に隣接して配置される、第２の材料か
    らなる第２の棒部材と、 前記第１および第２の棒部材間のスペースを充填し、か
    つ第１および第２の棒部材を取り囲むように形成され、
    それによって第１および第２の棒部材を互いに接続する
    第３の材料と、 を備える、電子デバイス。
JP63277975A 1988-11-01 1988-11-01 電子デバイス用ウエハ，ウエハ用棒状基材および電子デバイス Expired - Lifetime JPH07101679B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP63277975A JPH07101679B2 (ja) 1988-11-01 1988-11-01 電子デバイス用ウエハ，ウエハ用棒状基材および電子デバイス
DE68914249T DE68914249T2 (de) 1988-11-01 1989-10-30 Stabförmiges Ausgangsmaterial für Scheiben für elektronische Bauelemente und Verfahren zur Herstellung solcher Scheiben.
US07/427,887 US5105254A (en) 1988-11-01 1989-10-30 Rod assembly for manufacturing large wafer for electronic devices
EP89311180A EP0367536B1 (en) 1988-11-01 1989-10-30 Rod base material for providing wafers used for electronic devices and a method of manufacturing wafers used for electronic device
CA002001934A CA2001934C (en) 1988-11-01 1989-10-31 Rod assembly for manufacturing large wafers for electronic devices
KR1019890015753A KR930010970B1 (ko) 1988-11-01 1989-10-31 전자 디바이스용 웨이퍼를 제공하는 봉상기재와 웨이퍼 및 그 웨이퍼 제조방법
US07/648,110 US5100839A (en) 1988-11-01 1991-01-31 Method of manufacturing wafers used for electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63277975A JPH07101679B2 (ja) 1988-11-01 1988-11-01 電子デバイス用ウエハ，ウエハ用棒状基材および電子デバイス

Publications (2)

Publication Number Publication Date
JPH02122617A JPH02122617A (ja) 1990-05-10
JPH07101679B2 true JPH07101679B2 (ja) 1995-11-01

Family

ID=17590877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63277975A Expired - Lifetime JPH07101679B2 (ja) 1988-11-01 1988-11-01 電子デバイス用ウエハ，ウエハ用棒状基材および電子デバイス

Country Status (6)

Country Link
US (2) US5105254A (ja)
EP (1) EP0367536B1 (ja)
JP (1) JPH07101679B2 (ja)
KR (1) KR930010970B1 (ja)
CA (1) CA2001934C (ja)
DE (1) DE68914249T2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5201977A (en) * 1989-08-09 1993-04-13 Hiroaki Aoshima Process for producing structures from synthetic single-crystal pieces
DE69112900T2 (de) * 1990-04-27 1996-05-23 Hiroaki Aoshima Verfahren zum Verbinden synthetischer Einkristalle.
JP2566175B2 (ja) * 1990-04-27 1996-12-25 セイコー電子工業株式会社 半導体装置及びその製造方法
JP2701709B2 (ja) * 1993-02-16 1998-01-21 株式会社デンソー ２つの材料の直接接合方法及び材料直接接合装置
DE59309969D1 (de) * 1993-05-28 2000-04-13 Ibm Verfahren zur Herstellung eines Plattenstapels aus direkt miteinander verbundenen Siliziumplatten
WO1996013060A1 (de) * 1994-10-24 1996-05-02 Daimler-Benz Aktiengesellschaft Verfahren zum direkten verbinden von planaren körpern und nach dem verfahren aus planaren körpern hergestellte gegenstände
JPH0982588A (ja) * 1995-09-12 1997-03-28 Denso Corp 窒化物の直接接合方法及びその直接接合物
US6239038B1 (en) 1995-10-13 2001-05-29 Ziying Wen Method for chemical processing semiconductor wafers
CA2263339C (en) * 1997-06-27 2002-07-23 Kichiya Tanino Single crystal sic and process for preparing the same
US5980873A (en) * 1997-07-07 1999-11-09 Kapral; Ales M. Additive for cosmetics and other topically applied materials
KR100560853B1 (ko) * 1997-10-06 2006-06-16 윤덕주 실리콘웨이퍼표면평활처리방법및장치
US7637801B2 (en) 2000-09-28 2009-12-29 Sharp Kabushiki Kaisha Method of making solar cell
JP3649393B2 (ja) * 2000-09-28 2005-05-18 シャープ株式会社 シリコンウエハの加工方法、シリコンウエハおよびシリコンブロック
JP2002293686A (ja) * 2001-04-03 2002-10-09 Hitachi Cable Ltd 化合物半導体単結晶の成長方法及びそれから切り出した基板
DE102004010956B9 (de) * 2004-03-03 2010-08-05 Infineon Technologies Ag Halbleiterbauteil mit einem dünnen Halbleiterchip und einem steifen Verdrahtungssubstrat sowie Verfahren zur Herstellung und Weiterverarbeitung von dünnen Halbleiterchips
JP4667263B2 (ja) * 2006-02-02 2011-04-06 シャープ株式会社 シリコンウエハの製造方法
JP4847836B2 (ja) * 2006-09-29 2011-12-28 京セラキンセキ株式会社 ウェハの製造方法
JP5394043B2 (ja) * 2007-11-19 2014-01-22 株式会社半導体エネルギー研究所 半導体基板及びそれを用いた半導体装置、並びにそれらの作製方法
FR2939151A1 (fr) * 2008-12-01 2010-06-04 Soitec Silicon On Insulator Lingots formes d'au moins deux lingots elementaires, un procede de fabrication et une plaquette qui en est issue
JP2011246315A (ja) * 2010-05-28 2011-12-08 Sumitomo Electric Ind Ltd 炭化珪素基板およびその製造方法
JP7149767B2 (ja) * 2018-08-13 2022-10-07 昭和電工株式会社 ＳｉＣ単結晶の貼合方法、ＳｉＣインゴットの製造方法及びＳｉＣ単結晶成長用台座
CN111452236B (zh) * 2020-04-16 2022-05-03 西安奕斯伟材料科技有限公司 晶棒粘接方法及晶棒粘接装置
CN111270314A (zh) * 2020-04-17 2020-06-12 中国电子科技南湖研究院 一种制备大尺寸单晶的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US602159A (en) * 1898-04-12 Method of producing pyroxylin imitations of mosaic
US639015A (en) * 1898-12-15 1899-12-12 Edward G E Folkes Feed-cutter.
US3235428A (en) * 1963-04-10 1966-02-15 Bell Telephone Labor Inc Method of making integrated semiconductor devices
US3422527A (en) * 1965-06-21 1969-01-21 Int Rectifier Corp Method of manufacture of high voltage solar cell
JPS56105638A (en) * 1980-01-26 1981-08-22 Sumitomo Electric Ind Ltd Manufacture of circular gallium arsenide wafer
US4411731A (en) * 1982-12-27 1983-10-25 Bell Telephone Laboratories, Incorporated Method of contouring crystal plates
JPS6051700A (ja) * 1983-08-31 1985-03-23 Toshiba Corp シリコン結晶体の接合方法
JPS6088536U (ja) * 1983-11-24 1985-06-18 住友電気工業株式会社 化合物半導体ウエハ
JPS60227423A (ja) * 1984-04-26 1985-11-12 Fujitsu Ltd インゴツトの接着方法
JPS6246996A (ja) * 1985-08-22 1987-02-28 Matsushita Graphic Commun Syst Inc 大面積薄膜単結晶ウエハの製造方法
JPS62186938A (ja) * 1986-02-13 1987-08-15 Okazaki Seisakusho:Kk 固体の接合方法

Also Published As

Publication number Publication date
EP0367536A2 (en) 1990-05-09
US5100839A (en) 1992-03-31
EP0367536A3 (en) 1990-09-26
US5105254A (en) 1992-04-14
EP0367536B1 (en) 1994-03-30
DE68914249D1 (de) 1994-05-05
KR930010970B1 (ko) 1993-11-18
JPH02122617A (ja) 1990-05-10
CA2001934C (en) 1994-10-18
DE68914249T2 (de) 1994-08-11
CA2001934A1 (en) 1990-05-01
KR900008619A (ko) 1990-06-04

Similar Documents

Publication Publication Date Title
JPH07101679B2 (ja) 電子デバイス用ウエハ，ウエハ用棒状基材および電子デバイス
KR101291086B1 (ko) 2개의 플레이트들의 어셈블리에 의해 얻어진 구조물을트리밍하는 방법
EP0674181B1 (en) Micro mechanical component and production process thereof
EP0603849B1 (en) Method for producing a semiconducteur substrate by using a bonding process
US20030089950A1 (en) Bonding of silicon and silicon-germanium to insulating substrates
CA2030484A1 (en) Semiconductor pressure sensor and method for manufacturing the same
JPH0312775B2 (ja)
JPH0963912A (ja) 貼り合わせ基板製造方法
EP1965413B1 (en) Method for manufacturing soi substrate
JP2721265B2 (ja) 半導体基板の製造方法
JPH0888272A (ja) 半導体集積回路用基板の製造方法
JPS61234547A (ja) 半導体基板の製造方法
JPH02185032A (ja) エッチング方法及びエッチング装置
JPH07111435A (ja) 水晶圧電デバイスの製造方法
JP2855639B2 (ja) 半導体装置の製造方法
KR0180622B1 (ko) 저온에서의 실리콘 웨이퍼 접합에 의한 다층 구조의 soi 웨이퍼 제조 방법 및 이 방법에 의해 제조되는 soi 웨이퍼
JPH0646622B2 (ja) 半導体基板用シリコンウェハの製造方法
JP3996557B2 (ja) 半導体接合ウエーハの製造方法
JP3165735B2 (ja) 半導体基板の製造方法
JPH01120850A (ja) 半導体基板の製造方法
JPH05152427A (ja) 半導体装置の製造方法
JPH07130591A (ja) ウエハの製作方法
JPH02219266A (ja) Ｓｏｉ積層半導体基板の製造方法
JPH0346315A (ja) 半導体基板の製造方法
JPH01199457A (ja) 半導体ウエハの製造方法