JPH01199457A - 半導体ウエハの製造方法 - Google Patents
半導体ウエハの製造方法Info
- Publication number
- JPH01199457A JPH01199457A JP2286188A JP2286188A JPH01199457A JP H01199457 A JPH01199457 A JP H01199457A JP 2286188 A JP2286188 A JP 2286188A JP 2286188 A JP2286188 A JP 2286188A JP H01199457 A JPH01199457 A JP H01199457A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- film
- substrate
- films
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 18
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 28
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 27
- 229910052710 silicon Inorganic materials 0.000 claims description 27
- 239000010703 silicon Substances 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 17
- 239000005380 borophosphosilicate glass Substances 0.000 abstract description 13
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 8
- 239000000377 silicon dioxide Substances 0.000 abstract description 8
- 239000000919 ceramic Substances 0.000 abstract description 7
- 229910052681 coesite Inorganic materials 0.000 abstract description 6
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 6
- 229910052682 stishovite Inorganic materials 0.000 abstract description 6
- 229910052905 tridymite Inorganic materials 0.000 abstract description 6
- 235000012431 wafers Nutrition 0.000 description 56
- 238000010438 heat treatment Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
三次元集積回路装置を組み込むのに好適な多層構造を有
する半導体ウェハの製造方法に関し、極めて簡単な手段
で、大面積の多層構造を有し、且つ、特性良好な半導体
ウェハを容易に得られるようにすることを目的とし、 表面に絶縁膜が形成されている第一のウェハ及びシリコ
ン基板表面に炭化珪素膜と絶縁膜とが順に形成されてい
る第二のウェハを該絶縁膜どうしが対向するよう貼り合
わせる工程と、次いで、前記第二のウェハに於ける前記
シリコン基板を除去して前記炭化珪素膜を表出させる工
程と、次いで、前記炭化珪素膜の表面に前記第二のウェ
ハと同じそれを貼り合わせてからシリコン基板を除去す
ることで絶縁膜を介する炭化珪素膜の多層構造を作成す
る工程とが含まれるよう構成する。
する半導体ウェハの製造方法に関し、極めて簡単な手段
で、大面積の多層構造を有し、且つ、特性良好な半導体
ウェハを容易に得られるようにすることを目的とし、 表面に絶縁膜が形成されている第一のウェハ及びシリコ
ン基板表面に炭化珪素膜と絶縁膜とが順に形成されてい
る第二のウェハを該絶縁膜どうしが対向するよう貼り合
わせる工程と、次いで、前記第二のウェハに於ける前記
シリコン基板を除去して前記炭化珪素膜を表出させる工
程と、次いで、前記炭化珪素膜の表面に前記第二のウェ
ハと同じそれを貼り合わせてからシリコン基板を除去す
ることで絶縁膜を介する炭化珪素膜の多層構造を作成す
る工程とが含まれるよう構成する。
本発明は、三次元集積回路装置を組み込むのに好適な多
層構造を有する半導体ウェハの製造方法に関する。
層構造を有する半導体ウェハの製造方法に関する。
従来、単結晶半導体層と絶縁層とを交互に積層した半導
体ウェハを作成し、そのウェハに於ける各単結晶半導体
層に集積回路装置を組み込んで三次元集積回路装置とす
る研究・開発が行われてきた。
体ウェハを作成し、そのウェハに於ける各単結晶半導体
層に集積回路装置を組み込んで三次元集積回路装置とす
る研究・開発が行われてきた。
その場合に用いられる半導体ウェハとしては、絶縁膜上
に多結晶シリコン層を形成し、その多結晶シリコン層を
レーザ・アニールに依って溶融して再結晶化することで
単結晶層とし、これを繰り返すことで多層にした構造の
ものが知られている。
に多結晶シリコン層を形成し、その多結晶シリコン層を
レーザ・アニールに依って溶融して再結晶化することで
単結晶層とし、これを繰り返すことで多層にした構造の
ものが知られている。
前記従来の技術に依った場合、ウェハ全面に亙り、良質
の単結晶層を形成することは甚だ困難であって、未だに
実用の域に達していない。
の単結晶層を形成することは甚だ困難であって、未だに
実用の域に達していない。
本発明は、極めて簡単な手段で、大面積の多層構造を有
し、且つ、特性良好な半導体ウェハを容易に得られるよ
うにする。
し、且つ、特性良好な半導体ウェハを容易に得られるよ
うにする。
本発明に依る半導体ウェハの製造方法に於いては、表面
に絶縁膜（例えば二酸化シリコン膜２）が形成されてい
る第一のウェハ及びシリコン基板（例えばシリコン基板
４）表面に炭化珪素膜（例えば炭化珪素膜５）と絶縁膜
（例えば二酸化シリコン膜６）とが順に形成されている
第二のウェハを該絶縁膜どうしが対向するよう貼り合わ
せる工程と、次いで、前記第二のウェハに於ける前記シ
リコン基板を除去して前記炭化珪素膜を表出させる工程
と、次いで、前記炭化珪素膜の表面に前記第二のウェハ
と同じそれを貼り合わせてからシリコン基板を除去する
ことで絶縁膜を介する炭化珪素膜の多層構造を作成する
工程とが含まれている。
に絶縁膜（例えば二酸化シリコン膜２）が形成されてい
る第一のウェハ及びシリコン基板（例えばシリコン基板
４）表面に炭化珪素膜（例えば炭化珪素膜５）と絶縁膜
（例えば二酸化シリコン膜６）とが順に形成されている
第二のウェハを該絶縁膜どうしが対向するよう貼り合わ
せる工程と、次いで、前記第二のウェハに於ける前記シ
リコン基板を除去して前記炭化珪素膜を表出させる工程
と、次いで、前記炭化珪素膜の表面に前記第二のウェハ
と同じそれを貼り合わせてからシリコン基板を除去する
ことで絶縁膜を介する炭化珪素膜の多層構造を作成する
工程とが含まれている。
前記手段を採ることに依り、大面積で且つ特性良好な多
層構造の半導体ウェハを完成された技術を適用して容易
に作成することができ、また、炭化珪素はシリコンに比
較してエネルギ・バンド・ギャップが広いので、耐熱性
良好な半導体装置を製造することができる。
層構造の半導体ウェハを完成された技術を適用して容易
に作成することができ、また、炭化珪素はシリコンに比
較してエネルギ・バンド・ギャップが広いので、耐熱性
良好な半導体装置を製造することができる。
第１図乃至第５図は本発明一実施例を解説する為の工程
要所に於けるウェハの要部切断側面図を表し、以下、こ
れ等の図を参照しつつ説明する。
要所に於けるウェハの要部切断側面図を表し、以下、こ
れ等の図を参照しつつ説明する。
第１図参照
（１）化学気相成長（ｃｈｅｍｉｃａｌ ｖａｐ。
ｒ ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法を適用するこ
とに依り、表面が平坦であって、厚さが例えば６００
（μｍ〕であるセラミック基板ｌに二酸化シリコン（Ｓ
ｉＯｚ）膜２を厚さ例えば４０００ （人〕程度に成長
させる。
とに依り、表面が平坦であって、厚さが例えば６００
（μｍ〕であるセラミック基板ｌに二酸化シリコン（Ｓ
ｉＯｚ）膜２を厚さ例えば４０００ （人〕程度に成長
させる。
尚、セラミック基板１はシリコン・エツチング液でエツ
チングされ難（、且つ、耐熱性が高い材料の基板に代替
することができ、例えば、全面を窒化シリコン（Ｓｉ３
Ｎ４）膜で被覆したシリコン基板であっても良い。
チングされ難（、且つ、耐熱性が高い材料の基板に代替
することができ、例えば、全面を窒化シリコン（Ｓｉ３
Ｎ４）膜で被覆したシリコン基板であっても良い。
（２）引き続きＣＶＤ法を適用することに依り、硼素・
燐・珪酸ガラス（ｂｏｒｏｎ ｐｈｏｓｐｈａｒｕｓ
５ｉｌｉｃａｔｅ ｇｌａｓｓ：ＢＰＳＧ）膜３
を厚さ例えば１０００ （人〕程度に成長させる。
燐・珪酸ガラス（ｂｏｒｏｎ ｐｈｏｓｐｈａｒｕｓ
５ｉｌｉｃａｔｅ ｇｌａｓｓ：ＢＰＳＧ）膜３
を厚さ例えば１０００ （人〕程度に成長させる。
前記のようにして作成したウェハを第一のウェハと呼ぶ
ことにする。
ことにする。
第２図参照
（３）減圧気相エピタキシャル成長（ｌｏｗ ｐｒｅ
ｓｓｕｒｅ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔ
ａｘｙ：ｌｏｗ ｐｒｅｓｓｕｒｅ ＶＰＥ）法を
通用することに依り、シリコン基板４上に厚さ例えば２
０００ （人〕程度の炭化珪素（ｓｉｌｉｃｏｎ ｃ
ａｒｂｉｄｅ：５ｉＣ）膜５を成長させる。
ｓｓｕｒｅ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔ
ａｘｙ：ｌｏｗ ｐｒｅｓｓｕｒｅ ＶＰＥ）法を
通用することに依り、シリコン基板４上に厚さ例えば２
０００ （人〕程度の炭化珪素（ｓｉｌｉｃｏｎ ｃ
ａｒｂｉｄｅ：５ｉＣ）膜５を成長させる。
（４） 引き続きＣＶＤ法を適用することに依り、厚
さ例えば４０００ ［人〕程度のＳ ｉ０２膜６と厚さ
例えば１０００ （入〕程度のＢＰＳＧ膜７を順に成長
させる。
さ例えば４０００ ［人〕程度のＳ ｉ０２膜６と厚さ
例えば１０００ （入〕程度のＢＰＳＧ膜７を順に成長
させる。
前記のようにして作成したウェハを第二のウェハと呼ぶ
ことにする。
ことにする。
第３図参照
（５）第一のウェハ表面、即ち、ＢＰＳＧ膜３の表面と
、第二のウェハ表面、即ち、ＢＰＳＧ膜７の表面とを衝
合し、熱処理を行ってＢＰＳＧ膜３及び７の溶融結合を
行って第一のウェハと第２のウェハを貼り合わせる。
、第二のウェハ表面、即ち、ＢＰＳＧ膜７の表面とを衝
合し、熱処理を行ってＢＰＳＧ膜３及び７の溶融結合を
行って第一のウェハと第２のウェハを貼り合わせる。
この場合の熱処理温度は、ＢＰＳＧ膜３及び７に含有さ
れている不純物の濃度に依っても異なるが、４００（℃
）〜１００ＯＣ”Ｃ）の範囲で適宜に選択して実施する
。
れている不純物の濃度に依っても異なるが、４００（℃
）〜１００ＯＣ”Ｃ）の範囲で適宜に選択して実施する
。
ここで重要なことは、ＢＰＳＧ膜３及び７は熱処理され
ている間に、含有していたＦｉ（Ｐ）及び硼素（Ｂ）の
一部をＳ ｉ Ｏ２膜２及び６中に放出することであり
、それに依って融点は高くなってしまい、前記熱処理で
は低い温度で容易に溶融されたが、貼り合わせ加工した
後は、その時よりも更に高い温度にしないと溶融しない
。これは、更に多層の貼り合わせ加工を行う場合、或い
は、後に半導体装置を作り込む為の諸熱処理を行う上で
大変有利なことである。
ている間に、含有していたＦｉ（Ｐ）及び硼素（Ｂ）の
一部をＳ ｉ Ｏ２膜２及び６中に放出することであり
、それに依って融点は高くなってしまい、前記熱処理で
は低い温度で容易に溶融されたが、貼り合わせ加工した
後は、その時よりも更に高い温度にしないと溶融しない
。これは、更に多層の貼り合わせ加工を行う場合、或い
は、後に半導体装置を作り込む為の諸熱処理を行う上で
大変有利なことである。
第４図参照
ｆ６１ＫＯＨ或いはＨＦ＋ＨＮＯ３など、シリコン・エ
ツチング液中に浸漬し、シリコン基板４を除去し、Ｓｉ
Ｃ膜５を表出させる。
ツチング液中に浸漬し、シリコン基板４を除去し、Ｓｉ
Ｃ膜５を表出させる。
この場合、セラミック基板１はエツチングされずに残る
ことは云うまでもない。
ことは云うまでもない。
第５図参照
（７） この後、ＳｉＣ膜５の表面に前記説明した第
二のウェハと同じそれを貼り合わせ、シリコン基板４を
除去することで、図示のように、ＢＰＳＧ膜７及びＳ
ｉ ０２膜６を介し”’ＣＳ ｉ Ｃ膜５が多層に形成
される。このような工程を繰り返すことで、必要とされ
る層数の多層構造を有する半導体ウェハが得られる。
二のウェハと同じそれを貼り合わせ、シリコン基板４を
除去することで、図示のように、ＢＰＳＧ膜７及びＳ
ｉ ０２膜６を介し”’ＣＳ ｉ Ｃ膜５が多層に形成
される。このような工程を繰り返すことで、必要とされ
る層数の多層構造を有する半導体ウェハが得られる。
尚、第二層目のＳｉＣ膜５を形成する工程に入る前に第
一層目のＳｉＣ膜５に所要の加工を施したり、或いは、
諸素子やその一部を作り込むなどは任意であり、また、
必要とされる多層構造が完成された後、例えば温度１０
００ 〔℃〕〜１１５０（”Ｃ）程度の熱処理を行えば
、ＢＰＳＧ膜３及び７中の硼素及び燐は更に５ｉ０２膜
２及び６中に拡散して平均化されて融点は高くなるので
、後の工程の為には好ましい状態となる。
一層目のＳｉＣ膜５に所要の加工を施したり、或いは、
諸素子やその一部を作り込むなどは任意であり、また、
必要とされる多層構造が完成された後、例えば温度１０
００ 〔℃〕〜１１５０（”Ｃ）程度の熱処理を行えば
、ＢＰＳＧ膜３及び７中の硼素及び燐は更に５ｉ０２膜
２及び６中に拡散して平均化されて融点は高くなるので
、後の工程の為には好ましい状態となる。
第６図乃至第１０図は他の実施例を解説する為の工程要
所に於けるウェハの要部切断側面図を表し、以下、これ
等の図を参照しつつ説明する。
所に於けるウェハの要部切断側面図を表し、以下、これ
等の図を参照しつつ説明する。
第６図参照
（ＩＩＣＶＤ法を適用することに依り、さきの実施例で
採用されたものと同じセラミック基板１に５ｉ０２膜２
を厚さ例えば１０００ Ｃ人〕程度に成長させる。
採用されたものと同じセラミック基板１に５ｉ０２膜２
を厚さ例えば１０００ Ｃ人〕程度に成長させる。
尚、基板１の構成材料がセラミックに限定されるもので
ないことは前記した通りであり、また、このウェハを第
一のウェハとすることも前記実施例と同じである。
ないことは前記した通りであり、また、このウェハを第
一のウェハとすることも前記実施例と同じである。
第７図参照
（２）減圧ＶＰＢ法を適用することに依り、シリコン基
板４上に厚さ例えば２０００ （人〕程度のＳｉＣ膜
５を成長させる。
板４上に厚さ例えば２０００ （人〕程度のＳｉＣ膜
５を成長させる。
（３） 引き続きＣＶＤ法を適用することに依り、厚
さ例えば１０００ （人〕程度のＳ ｉ Ｏ２膜６を成
長させる。
さ例えば１０００ （人〕程度のＳ ｉ Ｏ２膜６を成
長させる。
このようにして作成したウェハが第二のウェハであるこ
とは勿論である。
とは勿論である。
第８図参照
（４）第一のウェハ表面、即ち、Ｓ ｉ Ｏ２膜２の表
面と、第二のウェハ表面、即ち、５ｉ０２膜６の表面に
親水性処理を施してから衝合し、乾燥窒素（Ｎ２）雰囲
気中にて、温度を例えば１０００（’Ｃ）程度とし、時
間を例えば３０Ｃ分〕程度とする熱処理を行うことで第
一のウェハと第２のウェハを貼り合わせる。
面と、第二のウェハ表面、即ち、５ｉ０２膜６の表面に
親水性処理を施してから衝合し、乾燥窒素（Ｎ２）雰囲
気中にて、温度を例えば１０００（’Ｃ）程度とし、時
間を例えば３０Ｃ分〕程度とする熱処理を行うことで第
一のウェハと第２のウェハを貼り合わせる。
このようにして貼り合わせた第一のウェハと第二のウェ
ハとの結合は大変強力であり、剥離することはない。
ハとの結合は大変強力であり、剥離することはない。
第９図参照
（５）ＫＯＨ或いはＨＦ＋ＨＮＯ３など、シリコン・エ
ツチング液中に浸漬し、シリコン基板４を除去し、Ｓｉ
Ｃ膜５を表出させる。
ツチング液中に浸漬し、シリコン基板４を除去し、Ｓｉ
Ｃ膜５を表出させる。
第１０図参照
（７） この後、ＳｉＣ膜５の表面に前記説明した第
二のウェハと同じそれを貼り合わせ、シリコン基板４を
除去することで、図示のように、５ｉ０２膜６を介して
ＳｉＣ膜５が多層に形成される。このような工程を繰り
返すことで、必要とされる層数の多層構造を有する半導
体ウェハが得られる。
二のウェハと同じそれを貼り合わせ、シリコン基板４を
除去することで、図示のように、５ｉ０２膜６を介して
ＳｉＣ膜５が多層に形成される。このような工程を繰り
返すことで、必要とされる層数の多層構造を有する半導
体ウェハが得られる。
本発明に依る半導体ウェハの製造方法に於いては、表面
に絶縁膜が形成されている第一のウェハ及びシリコン基
板表面に炭化珪素膜と絶縁膜とが順に形成されている第
二のウェハを貼り合わせ、前記第二のウェハに於ける前
記シリコン基板を除去して前記炭化珪素膜を表出させ、
その炭化珪素膜の表面に前記第二のウェハと同じそれを
貼り合わせてからシリコン基板を除去し、これを繰り返
すことで絶縁膜を介する炭化珪素膜の多層構造を得るよ
うにしている。
に絶縁膜が形成されている第一のウェハ及びシリコン基
板表面に炭化珪素膜と絶縁膜とが順に形成されている第
二のウェハを貼り合わせ、前記第二のウェハに於ける前
記シリコン基板を除去して前記炭化珪素膜を表出させ、
その炭化珪素膜の表面に前記第二のウェハと同じそれを
貼り合わせてからシリコン基板を除去し、これを繰り返
すことで絶縁膜を介する炭化珪素膜の多層構造を得るよ
うにしている。
前記構成を採ることに依り、大面積で且つ特性良好な多
層構造の半導体ウェハを完成された技術を適用して容易
に作成することができ、また、炭化珪素はシリコンに比
較してエネルギ・バンド・ギャップが広いので、耐熱性
良好な半導体装置を製造することができる。
層構造の半導体ウェハを完成された技術を適用して容易
に作成することができ、また、炭化珪素はシリコンに比
較してエネルギ・バンド・ギャップが広いので、耐熱性
良好な半導体装置を製造することができる。
第１図乃至第５図は本発明一実施例を説明する為の工程
要所に於けるウェハの要部切断側面図、第６図乃至第１
０図は他の実施例を説明する為の工程要所に於けるウェ
ハの要部切断側面図をそれぞれ表している。 図に於いて、１はセラミック基板、２は５ｉ０２膜、３
はＢＰＳＧ膜、４はシリコン基板、５はＳｉＣ膜、６は
５ｉ０２膜、７はＢＰＳＧ膜をそれぞれ示している。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − 第２図 舘３図 第４図 第５図 第６図 第７図 第８図 第１０図
要所に於けるウェハの要部切断側面図、第６図乃至第１
０図は他の実施例を説明する為の工程要所に於けるウェ
ハの要部切断側面図をそれぞれ表している。 図に於いて、１はセラミック基板、２は５ｉ０２膜、３
はＢＰＳＧ膜、４はシリコン基板、５はＳｉＣ膜、６は
５ｉ０２膜、７はＢＰＳＧ膜をそれぞれ示している。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − 第２図 舘３図 第４図 第５図 第６図 第７図 第８図 第１０図
Claims (1)
- 【特許請求の範囲】 表面に絶縁膜が形成されている第一のウェハ及びシリ
コン基板表面に炭化珪素膜と絶縁膜とが順に形成されて
いる第二のウェハを該絶縁膜どうしが対向するよう貼り
合わせる工程と、 次いで、前記第二のウェハに於ける前記シリコン基板を
除去して前記炭化珪素膜を表出させる工程と、 次いで、前記炭化珪素膜の表面に前記第二のウェハと同
じそれを貼り合わせてからシリコン基板を除去すること
で絶縁膜を介する炭化珪素膜の多層構造を作成する工程
と が含まれてなる半導体ウェハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2286188A JP2608443B2 (ja) | 1988-02-04 | 1988-02-04 | 半導体ウエハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2286188A JP2608443B2 (ja) | 1988-02-04 | 1988-02-04 | 半導体ウエハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01199457A true JPH01199457A (ja) | 1989-08-10 |
| JP2608443B2 JP2608443B2 (ja) | 1997-05-07 |
Family
ID=12094496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2286188A Expired - Lifetime JP2608443B2 (ja) | 1988-02-04 | 1988-02-04 | 半導体ウエハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2608443B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5585304A (en) * | 1991-06-13 | 1996-12-17 | Agency Industrial Science | Method of making semiconductor device with multiple transparent layers |
-
1988
- 1988-02-04 JP JP2286188A patent/JP2608443B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5585304A (en) * | 1991-06-13 | 1996-12-17 | Agency Industrial Science | Method of making semiconductor device with multiple transparent layers |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2608443B2 (ja) | 1997-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4771016A (en) | Using a rapid thermal process for manufacturing a wafer bonded soi semiconductor | |
| JP3033412B2 (ja) | 半導体装置の製造方法 | |
| JP3395661B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| JP3975634B2 (ja) | 半導体ウェハの製作法 | |
| JP2856030B2 (ja) | 結合ウエーハの製造方法 | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JPH098124A (ja) | 絶縁分離基板及びその製造方法 | |
| JPH0963912A (ja) | 貼り合わせ基板製造方法 | |
| JPH0312775B2 (ja) | ||
| JPH02199860A (ja) | 高密度半導体構造体及びその製造方法 | |
| JP3480480B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH1140786A (ja) | 半導体基板及びその製造方法 | |
| JPH01199457A (ja) | 半導体ウエハの製造方法 | |
| JP2721265B2 (ja) | 半導体基板の製造方法 | |
| JPS59232437A (ja) | 半導体装置の製造方法 | |
| JPS63246841A (ja) | シリコン結晶体の誘電体分離法 | |
| JP2857456B2 (ja) | 半導体膜の製造方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JPH056883A (ja) | 半導体基板の製造方法 | |
| JPS61234547A (ja) | 半導体基板の製造方法 | |
| JP2584639B2 (ja) | 半導体基板の製造方法 | |
| JPH05226464A (ja) | 貼り合わせ誘電体分離ウェーハの製造方法 | |
| KR0180622B1 (ko) | 저온에서의 실리콘 웨이퍼 접합에 의한 다층 구조의 soi 웨이퍼 제조 방법 및 이 방법에 의해 제조되는 soi 웨이퍼 | |
| JPH0342814A (ja) | 半導体基板の製造方法 | |
| JP2581531B2 (ja) | 半導体装置の製造方法 |