JPS63246841A - シリコン結晶体の誘電体分離法 - Google Patents
シリコン結晶体の誘電体分離法Info
- Publication number
- JPS63246841A JPS63246841A JP7961087A JP7961087A JPS63246841A JP S63246841 A JPS63246841 A JP S63246841A JP 7961087 A JP7961087 A JP 7961087A JP 7961087 A JP7961087 A JP 7961087A JP S63246841 A JPS63246841 A JP S63246841A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- layer
- substrate
- porous
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 20
- 239000013078 crystal Substances 0.000 title claims abstract description 20
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 19
- 239000010703 silicon Substances 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 title abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 229910021426 porous silicon Inorganic materials 0.000 claims abstract description 9
- 230000001590 oxidative effect Effects 0.000 claims abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract 2
- 238000000926 separation method Methods 0.000 claims description 8
- 238000002955 isolation Methods 0.000 abstract description 10
- 230000010354 integration Effects 0.000 abstract description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 239000003792 electrolyte Substances 0.000 abstract description 2
- 150000004767 nitrides Chemical class 0.000 abstract description 2
- 229910052697 platinum Inorganic materials 0.000 abstract description 2
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 abstract 1
- 229910052731 fluorine Inorganic materials 0.000 abstract 1
- 239000011737 fluorine Substances 0.000 abstract 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明はシリコン結晶体の誘電体分離方法に関する。
（従来の技術）
ＩＣなどの各素子の間及び素子と基板の間にＳｉｎ、な
どの誘電体層を介在させて絶縁分離する。
どの誘電体層を介在させて絶縁分離する。
いわゆる誘電体分離技術は、高耐圧、ラッチアラプリー
、耐放射線などの優れた素子を作成でき。
、耐放射線などの優れた素子を作成でき。
その有用性は高い。熱酸化膜などのＳｉＯ□を形成させ
たシリコンの鏡面同士を接着剤などを介在させずに直接
接着し、熱処理して得られる直接接着法による誘電体分
離基板は、基板と素子の間の分離が簡単に達成でき、か
つ高品位の結晶層が、厚さの制限なしに形成できるなど
の利点がある。しかしこのような基板を用いて高耐圧Ｉ
Ｃなどを作る場合、横方向の素子間の分離技術が重要に
なる。
たシリコンの鏡面同士を接着剤などを介在させずに直接
接着し、熱処理して得られる直接接着法による誘電体分
離基板は、基板と素子の間の分離が簡単に達成でき、か
つ高品位の結晶層が、厚さの制限なしに形成できるなど
の利点がある。しかしこのような基板を用いて高耐圧Ｉ
Ｃなどを作る場合、横方向の素子間の分離技術が重要に
なる。
横方向の分離は、一般に異方性エッチなどの湿式法や反
応性イオンエツチングなどの乾式法などで素子間に分離
ミゾを形成し、その溝の表面又は内部に誘電体層を形成
させる手段がとられる。しかしながら高耐圧化のために
シリコン結晶層が厚くなると、湿式法では溝の開口部が
広くなりすぎるために、素子の高い集積度を達成する事
が困難になる。一方反応性、エツチングでは、深い溝を
形成する事は、多大の時間を必要とするうえに、エラチ
ン用のマスク材が破損するなど、著るしい困難を生ずる
。
応性イオンエツチングなどの乾式法などで素子間に分離
ミゾを形成し、その溝の表面又は内部に誘電体層を形成
させる手段がとられる。しかしながら高耐圧化のために
シリコン結晶層が厚くなると、湿式法では溝の開口部が
広くなりすぎるために、素子の高い集積度を達成する事
が困難になる。一方反応性、エツチングでは、深い溝を
形成する事は、多大の時間を必要とするうえに、エラチ
ン用のマスク材が破損するなど、著るしい困難を生ずる
。
（発明が解決しようとする問題点）
以上に述べたように厚い結晶層を必要とする高−ｊ圧Ｉ
Ｃなどにおいては、各素子が実全に誘電体分離された構
造とし、しかも高密度の集積を行うには多大の困難があ
った。
Ｃなどにおいては、各素子が実全に誘電体分離された構
造とし、しかも高密度の集積を行うには多大の困難があ
った。
本発明の目的は、厚い結晶層にも適用でき、しかも高い
集積密度を達成できる素子の完全誘電体分離方法を提供
する。
集積密度を達成できる素子の完全誘電体分離方法を提供
する。
（問題点を解決するための手段）
本発明は鏡面研磨したシリコン基板の少なくとも一方の
面に熱酸化膜を形成させた後、クリーンな状態で鏡面同
志を異物の介在なしに接着させ、熱処理する事によって
基板と結晶層とを誘電体分離し、次いで結晶層の一部を
多孔質化した後、その多孔質部を熱酸化する事によって
横方向の素子間分離を達成する事を特徴とするシリコン
半導体素子の誘電体分離法である。
面に熱酸化膜を形成させた後、クリーンな状態で鏡面同
志を異物の介在なしに接着させ、熱処理する事によって
基板と結晶層とを誘電体分離し、次いで結晶層の一部を
多孔質化した後、その多孔質部を熱酸化する事によって
横方向の素子間分離を達成する事を特徴とするシリコン
半導体素子の誘電体分離法である。
（作 用）
本発明の方法によれば、周囲を誘電体で囲まれた厚い結
晶層が極めて簡単に形成できる為、高耐圧化、高集積化
及び信頼性向上に大きく貢献できる。
晶層が極めて簡単に形成できる為、高耐圧化、高集積化
及び信頼性向上に大きく貢献できる。
（実施例）
以下に実施例に基すいて、具体的な方法を説明する。
第１図はそのプロセスの一例を示した略図である。鏡面
に熱酸化膜３を形成させた基板１と同じく鏡面に熱酸化
膜を形成させたシリコン基板２とを、クリーンな状態で
公知の直接接着法で接合し。
に熱酸化膜３を形成させた基板１と同じく鏡面に熱酸化
膜を形成させたシリコン基板２とを、クリーンな状態で
公知の直接接着法で接合し。
一体化し、熱処理してＣＢ）の構造を得る。但し基板１
と２のいずれかの鏡面に酸化膜が形成されていなくとも
結果は同じになる。
と２のいずれかの鏡面に酸化膜が形成されていなくとも
結果は同じになる。
ここで基板１はＰ型のシリコンである。次いで基板１を
通常のラッピング法などで目的の厚さに調整する。
通常のラッピング法などで目的の厚さに調整する。
次にその表面に窒化膜などのマスク４を形成させてから
、フッ酸系の電解液中に浸し、白金などの対極を付けて
、シリコン側に（＋）電位を印加し、公知の方法でポー
ラスシリコン層５を形成させる（ｅ）、この基板を酸化
性雰囲気中で加熱し、ポーラスシリコン層をＳｉｎ、層
に変えれば素子の周辺がＳｉｎ、層で囲まれた誘電体分
離構造（ｆ）が達成される。この方法によれば横方向誘
電体分離層の幅はシリコン結晶層の厚さ程度にできるの
で、高い集積密度が達成できる。またポーラスシリコン
の形成速度は１分当り数μと速いので、厚い単結晶層の
場合にも、効率良く形成できる。
、フッ酸系の電解液中に浸し、白金などの対極を付けて
、シリコン側に（＋）電位を印加し、公知の方法でポー
ラスシリコン層５を形成させる（ｅ）、この基板を酸化
性雰囲気中で加熱し、ポーラスシリコン層をＳｉｎ、層
に変えれば素子の周辺がＳｉｎ、層で囲まれた誘電体分
離構造（ｆ）が達成される。この方法によれば横方向誘
電体分離層の幅はシリコン結晶層の厚さ程度にできるの
で、高い集積密度が達成できる。またポーラスシリコン
の形成速度は１分当り数μと速いので、厚い単結晶層の
場合にも、効率良く形成できる。
本法の他の実施例を第２図に示した。ウェハ同士の接着
から厚さ調整までは前法と同様であるが、得られた結晶
の表面の一部にイオン注入などの方法でｎ型層６を形成
させる（ｄ）０次いで前法と同様な方法でポーラスシリ
コン層を形成させれば、ｎ型層がマスクとなり、目的と
する部分のみがポーラス化される（ｅ）、これを酸化処
理してＳｉｎ、化すれば目的の誘電体分離が達成できる
。尚マスクとなるｎ層は内部の８１０１層までとどいて
いる必要はない、ポーラス化後の熱処理条件次第で、結
晶一層内部にｐｎ接合を持つ構造もとり得るし、（ｆ）
のようにｎ層を拡散させて結晶層全体に広げる事もでき
る。
から厚さ調整までは前法と同様であるが、得られた結晶
の表面の一部にイオン注入などの方法でｎ型層６を形成
させる（ｄ）０次いで前法と同様な方法でポーラスシリ
コン層を形成させれば、ｎ型層がマスクとなり、目的と
する部分のみがポーラス化される（ｅ）、これを酸化処
理してＳｉｎ、化すれば目的の誘電体分離が達成できる
。尚マスクとなるｎ層は内部の８１０１層までとどいて
いる必要はない、ポーラス化後の熱処理条件次第で、結
晶一層内部にｐｎ接合を持つ構造もとり得るし、（ｆ）
のようにｎ層を拡散させて結晶層全体に広げる事もでき
る。
本法の他の実施例を第３図に示した。表面の一部にｎ層
を形成したＰ型基板７を、酸化膜を形成させた基板２と
接着し、（ｂ）、その面をラッピングして（ｃ）の構造
とする。
を形成したＰ型基板７を、酸化膜を形成させた基板２と
接着し、（ｂ）、その面をラッピングして（ｃ）の構造
とする。
次いで、このＰ型の部分をポーラス化しくｄ）、酸化し
て（Ｑ）の誘電体分離構造とする。この方法はｎ型とな
る不純物を拡散するので、横方向の誘電体分離層の幅を
、結晶層の厚さより小さくする事が可能になり、集積度
をより高くする事ができる。
て（Ｑ）の誘電体分離構造とする。この方法はｎ型とな
る不純物を拡散するので、横方向の誘電体分離層の幅を
、結晶層の厚さより小さくする事が可能になり、集積度
をより高くする事ができる。
第４図は本法の他の実施例である。鏡面の一部を通常の
拡散法などでＰ型としたｎ型基板８を熱酸化した面を持
つ基板２と直接接着し、結晶層の厚さを調整して（ｂ）
の構造とする０次にこの基板の表面からＰ型不純物を拡
散させて（ｃ）の構造とし、このＰ型の部分をポーラス
化（ｄ）１次いで酸化して（ａ）の目的とする構造を得
る。この方法はｎ型の基板が使え、しかも両側からＰ層
を拡散するので、誘電体層の厚さを結晶層の厚さより小
さくする事ができる。もちろん横方向の誘電体分離層の
幅が広くとれる場合には、接着前又はラッピング後のい
ずれかの一方を選び、深く拡散すれば良い。
拡散法などでＰ型としたｎ型基板８を熱酸化した面を持
つ基板２と直接接着し、結晶層の厚さを調整して（ｂ）
の構造とする０次にこの基板の表面からＰ型不純物を拡
散させて（ｃ）の構造とし、このＰ型の部分をポーラス
化（ｄ）１次いで酸化して（ａ）の目的とする構造を得
る。この方法はｎ型の基板が使え、しかも両側からＰ層
を拡散するので、誘電体層の厚さを結晶層の厚さより小
さくする事ができる。もちろん横方向の誘電体分離層の
幅が広くとれる場合には、接着前又はラッピング後のい
ずれかの一方を選び、深く拡散すれば良い。
以上に述べたように、本発明を使えば、周囲を誘電体で
囲まれた厚い結晶層がきわめて簡便に形成できるので、
パワーＩＣなとの高耐圧化、高集積化及び信頼性向上に
大きく貢献すると期待できる。
囲まれた厚い結晶層がきわめて簡便に形成できるので、
パワーＩＣなとの高耐圧化、高集積化及び信頼性向上に
大きく貢献すると期待できる。
１．７．訃・・素子型成用シリコン基板２・・・シリコ
ン基板 ３・・・５ｉ０２層 ４・・・多孔質シリコン
ン基板 ３・・・５ｉ０２層 ４・・・多孔質シリコン
Claims (1)
- 【特許請求の範囲】 鏡面研磨したシリコン基板の少なくとも一方に酸化膜を
形成させた後、異物の介在なしに鏡面同士を接着して接
合し、一体化した後に基板の一部を多孔質シリコンとし
、多孔質部を熱酸化する事により、シリコン酸化物層で
誘電体分離したこととする を特徴とするシリコン結晶体の誘電体分離法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7961087A JPS63246841A (ja) | 1987-04-02 | 1987-04-02 | シリコン結晶体の誘電体分離法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7961087A JPS63246841A (ja) | 1987-04-02 | 1987-04-02 | シリコン結晶体の誘電体分離法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63246841A true JPS63246841A (ja) | 1988-10-13 |
Family
ID=13694799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7961087A Pending JPS63246841A (ja) | 1987-04-02 | 1987-04-02 | シリコン結晶体の誘電体分離法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63246841A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5032544A (en) * | 1989-08-17 | 1991-07-16 | Shin-Etsu Handotai Co., Ltd. | Process for producing semiconductor device substrate using polishing guard |
| US5034343A (en) * | 1990-03-08 | 1991-07-23 | Harris Corporation | Manufacturing ultra-thin wafer using a handle wafer |
| JPH04278562A (ja) * | 1991-03-06 | 1992-10-05 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6500694B1 (en) | 2000-03-22 | 2002-12-31 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
| US7041178B2 (en) | 2000-02-16 | 2006-05-09 | Ziptronix, Inc. | Method for low temperature bonding and bonded structure |
| US9431368B2 (en) | 1999-10-01 | 2016-08-30 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
| US11760059B2 (en) | 2003-05-19 | 2023-09-19 | Adeia Semiconductor Bonding Technologies Inc. | Method of room temperature covalent bonding |
-
1987
- 1987-04-02 JP JP7961087A patent/JPS63246841A/ja active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5032544A (en) * | 1989-08-17 | 1991-07-16 | Shin-Etsu Handotai Co., Ltd. | Process for producing semiconductor device substrate using polishing guard |
| US5034343A (en) * | 1990-03-08 | 1991-07-23 | Harris Corporation | Manufacturing ultra-thin wafer using a handle wafer |
| JPH04278562A (ja) * | 1991-03-06 | 1992-10-05 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US10366962B2 (en) | 1999-10-01 | 2019-07-30 | Invensas Bonding Technologies, Inc. | Three dimensional device integration method and integrated device |
| US9564414B2 (en) | 1999-10-01 | 2017-02-07 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
| US9431368B2 (en) | 1999-10-01 | 2016-08-30 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
| US9391143B2 (en) | 2000-02-16 | 2016-07-12 | Ziptronix, Inc. | Method for low temperature bonding and bonded structure |
| US7335572B2 (en) | 2000-02-16 | 2008-02-26 | Ziptronix, Inc. | Method for low temperature bonding and bonded structure |
| US7387944B2 (en) | 2000-02-16 | 2008-06-17 | Ziptronix, Inc. | Method for low temperature bonding and bonded structure |
| US8053329B2 (en) | 2000-02-16 | 2011-11-08 | Ziptronix, Inc. | Method for low temperature bonding and bonded structure |
| US9082627B2 (en) | 2000-02-16 | 2015-07-14 | Ziptronix, Inc. | Method for low temperature bonding and bonded structure |
| US9331149B2 (en) | 2000-02-16 | 2016-05-03 | Ziptronix, Inc. | Method for low temperature bonding and bonded structure |
| US7041178B2 (en) | 2000-02-16 | 2006-05-09 | Ziptronix, Inc. | Method for low temperature bonding and bonded structure |
| US10312217B2 (en) | 2000-02-16 | 2019-06-04 | Invensas Bonding Technologies, Inc. | Method for low temperature bonding and bonded structure |
| US7037755B2 (en) | 2000-03-22 | 2006-05-02 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
| US6627531B2 (en) | 2000-03-22 | 2003-09-30 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
| US6500694B1 (en) | 2000-03-22 | 2002-12-31 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
| US11760059B2 (en) | 2003-05-19 | 2023-09-19 | Adeia Semiconductor Bonding Technologies Inc. | Method of room temperature covalent bonding |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2685819B2 (ja) | 誘電体分離半導体基板とその製造方法 | |
| US3922705A (en) | Dielectrically isolated integral silicon diaphram or other semiconductor product | |
| JP3033412B2 (ja) | 半導体装置の製造方法 | |
| JPH0671043B2 (ja) | シリコン結晶体構造の製造方法 | |
| JPH098124A (ja) | 絶縁分離基板及びその製造方法 | |
| JPH04180648A (ja) | 誘電体分離基板の製造方法 | |
| JPS63246841A (ja) | シリコン結晶体の誘電体分離法 | |
| JP2763107B2 (ja) | 誘電体分離半導体基板およびその製造方法 | |
| JPS60262438A (ja) | 半導体装置の製造方法 | |
| JPS6358817A (ja) | 複合半導体結晶体構造 | |
| JP2874463B2 (ja) | 半導体装置の製造方法 | |
| JP2584639B2 (ja) | 半導体基板の製造方法 | |
| JP3483671B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JPS6244415B2 (ja) | ||
| JP2581531B2 (ja) | 半導体装置の製造方法 | |
| JPH025545A (ja) | 半導体装置の製造方法 | |
| JPS63202035A (ja) | 半導体装置の製造方法 | |
| JPS5939044A (ja) | 絶縁分離集積回路用基板の製造方法 | |
| JPS5825245A (ja) | 半導体集積回路およびその製法 | |
| JPH0616537B2 (ja) | 半導体基体の製造方法 | |
| JP2520944B2 (ja) | 半導体基板の製造方法 | |
| JPS58155739A (ja) | 半導体装置 | |
| JPS6244412B2 (ja) | ||
| JPH01302741A (ja) | 誘電体分離半導体装置の製造方法 |