JPH01302741A - 誘電体分離半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、２枚の基板を接着して得られる誘電体分離半
導体基板を用いて半導体装置を製造する方法に関する。

（従来の技術） 従来より、半導体装置の素子分離法として。

ｐｎ接合接合分離や誘電体分離が知られている。

誘電体分離法は、ｐｎ接合分離法に比べて以下のような
優れた特徴を有する。

■高温動作時においても漏れ電流が少ない。

■寄生サイリスクによるラッチアップがない。

■高耐圧素子を分離する場合にも分離に要する面積が少
ない。

■電圧印加の極性を考慮する必要がない。

■寄生容量が少ない。

誘電体分離構造を実現するためにはいくつかの方法が知
られている。例えば、シリコン基板を間に絶縁膜を挾ん
で直接接着する方法、ＳＯＳと呼ばれるサファイア基板
上にシリコンを気相成長させる方法、絶縁膜上に非晶質
シリコン膜を堆積してこれを再結晶化させる方法、シリ
コン基板の一部をエツチングし酸化膜を形成した後多結
晶シリコン膜を堆積し裏面から研磨して多結晶シリコン
膜で保持された島状シリコン層を得る方法１等である。

これらの中で、直接接着技術は、簡便に良質の誘電体分
離半導体基板を得ることができるものとして最近注目さ
れている。

第２図は、従来の直接接着技術による誘電体分離基板の
製造工程を示す。（ａ）に示すように。

接着すべき面を鏡面研磨した２枚のシリコン・ウェハ１
，２を用意する。一方のウェハ１には１図示のように表
面に酸化膜３，４を形成する。このような２枚のウェハ
１，２を直接接着して（ｂ）に示すように一体化する。

続いて素子形成を行なう活性層側、この例ではウェハ１
側を研磨して。

（ｃ）に示すように所定厚みに設定する。次に活性層側
のウェハ１を異方性エツチングにより選択エツチングし
て、（ｄ）に示すように酸化膜４に達する深さの断面Ｖ
字状の分離溝５を形成する。

これにより、各素子形成領域が島状に分離される。

その後更に各島状のシリコン層を電気的に分離するため
、（ｅ）に示すように酸化膜６を形成する。

そして各分離溝５に多結晶シリコン膜７を埋込み。

必要に応じて表面の平坦化処理を行なって、（ｆ）に示
すような誘電体分離基板を得る。

第３図は、この様な誘電体分離基板の一つの活性層にｐ
ｎｐトランジスタを形成した状態を示している。活性層
がｐ型である場合、ここにｎ型ベース層９．　　ｐ十型
エミッタ層１０を順次拡散形成してｐｎｐ　トランジス
タが得られる。島状の活性層の酸化膜４，６との界面に
はｐ十型層８１゜８２が形成されている。これらはコレ
クタ電流を良好にコレクタ電極に集めるためのもので、
底部のｐ＋型層８１は接着前に予め第１の基板１に形成
しておき、溝部のｐ＋型層８２は溝形成後に拡散形成さ
れる。

ところでこの様な誘電体分離基板を用いた半導体装置に
おいて、従来の方法では素子分離特性に次のような問題
があった。

第４図を用いて説明する。第４図は、第２図の工程にお
ける。一体化して活性層の厚みを調整した後のＶ字溝を
形成する工程を具体的に示したものである。第４図（ａ
）は、熱酸化膜１１を活性層上に形成してこれをマスク
として活性層を異方性エツチングによりエツチングし、
Ｖ字溝５を形成した状態である。この後（ｂ）に示すよ
うに。

酸化膜１１を拡散マスクとして用いて溝側面に不純物を
拡散し、ｐ十型層８２を形成する。その後マスクとして
用いた酸化膜１１はエツチング除去し、改めて熱酸化に
より活性層表面および素子分離溝に良質の酸化膜を形成
する。このとき酸化膜エツチングには通常弗酸系のエツ
チング液が用いられるが、Ｖ字溝５の底に露出している
酸化膜４も同時にエツチングされ、（Ｃ）に示すように
サイドエツチングによる切込み１２が生じる。この後、
ｖ字溝５の側面に素子分離用の酸化膜６を形成すると、
（ｄ）のような状態となる。この様にＶ字溝の底に切込
み１２が生じた状態では、この部分の酸化膜厚が薄くな
り１分離耐圧が不十分になる。また切込み部１２には、
後の多結晶シリコン膜埋込み工程で完全に多結晶シリコ
ン膜の埋込みができず、空洞ができた状態となり、これ
は素子の信頼性低下の原因となる。

（発明が解決しようとする課題） 以上のように接着技術により得られる誘電体分離基板を
用いた従来の半導体装置製造工程では。

Ｖ字溝による横方向の素子分離工程において、耐圧およ
び信頼性の点で問題があった。

本発明は、この様な問題を解決した誘電体分離半導体装
ｉ“の製造方法を提供するごとを目的とする。

［発明の構成］ （課題を解決するための手段） 本発明の方法は、素子分離誘電体膜となる第１の絶縁膜
を挾んで第１の半導体基板と第２の半導体基板を接着し
て一体化し、第１の基板側に第２の絶縁膜をマスクとし
て素子分離用の溝をエツチング形成し、その後節２の絶
縁膜を除去して島状に分離された各活性層に所望の素子
を形成するに際して、溝エツチングのマスクとして用い
た前記第２の絶縁膜の除去工程に先立つで、形成された
溝の側面に第３の絶縁膜を形成することを特徴とする。

（作用） 本発明によれば、素子分離溝のエツチング・マスクとし
て用いた第２の絶縁膜を除去する前に溝の側面に第３の
絶縁膜を形成しておくことにより、溝底部のサイドエツ
チングが防ｌ−される。従って素子分離溝の側壁に形成
される素子分離絶縁膜の膜厚が均一なものとなり、また
この溝に多結晶シリコン膜を埋め込んだ時に空６１ｊが
残ることもなく１分離耐圧が十分で信頼性の高い誘電体
分離半導体装置を得ることができる。

（実施例） 以下１本発明の詳細な説明伏−る。

ｐ型、比抵抗１００Ω・ｃｍ、西方（（Ｉ（１００）、
ｉみ５００μｍのシリコン・ウェハを用いて、直接接着
により誘電体性′ｉ４基板を作製した。接着に先立ち、
一方のウニ・＼にはボロンイオン注入とアニールを行な
い、熱酸化で厚さ１μｍの酸化膜を形成した。直接接着
の具体的な工程は次の通りである。まず接着するウェハ
をＨ２ＳＯ４−Ｈ２０２混合液、ＨＣｌ７−Ｈ，７０２
混合液、王水等で洗浄した後、１０分程度水洗し。

スピンナーで脱水乾燥する。これらの処理を経たウェハ
を１例えばクラス１００以下の清浄な雰囲気中に設置し
て実質的に異物が介在しない状態でその鏡面研磨面同志
を密着させる。これにより。

２枚のウェハはある程度の強度をもって接着する。

こうして接着した基板を拡散炉等で熱処理することによ
り、接着強度が上がり、２枚のウェハは完全に一体化さ
れる。接着強度の向上は約２００℃以上の熱処理で観測
される。熱処理の雰囲気は特に選ばす、酸素、窒素、水
素、不活性ガス、水蒸気、或いはこれらの混合雰囲気中
で行なうことができる。本実施例では、洗浄をＨ２ＳＯ
４−Ｈ２０□混合液とＨＣｌ−Ｈ２０２混合液で行ない
、熱処理は少量の酸素を含む窒素中で１１００℃、２時
間行なった。こうして直接接着による誘電体分離基板を
形成した後、活性層となる側を研磨して活性層として必
要な厚み５０μｍｌ：調整した。

この後の工程を、素子分離溝の領域に着目して第１図（
ａ）〜（ｅ）を参照して説明する。２１は第１のシリコ
ン・ウェハであり、接着後前述のように活性層として必
要な所定厚みに調整されている。２２は第２のシリコン
・ウェハであり、第１のウェハ２１との間に熱酸化によ
るＩｐｍの酸化膜（第１の絶縁膜）２３が素子分離誘電
体膜として形成されている。第１のシリコン・ウェハ２
１の底面には予めｐ十型層２４１が拡散形成されている
。こうして一体化された基板の活性層表面に熱酸化によ
り１μｍの酸化膜２５（第２の絶縁膜）を形成し、これ
をバターニングしてエツチング・マスクとして用い、ア
ルカリ性溶液で異方性エツチングを行なって酸化膜２３
に達する素子分離用のＶ字溝２６を形成する（　（ａ）
）。

次にＶ字溝２６の側面に深さ約３μｍのｐ＋型層２４２
を形成する（　（ｂ））。このｐ十型層２４２の形成は
例えば、ボロンをドープした多結晶シリコン膜を用いた
固相拡散による。その後。

表面の酸化膜２５を残したまま熱酸化を行なって。

Ｖ字溝２６の側面に１μｍの酸化膜（第３の絶縁膜）２
７を形成する（　（Ｃ））。その後、マスクとして用い
た酸化膜２５と同時にＶ字溝側面の酸化膜２７を一旦エ
ッチング除去し、改めて熱酸化を行なって１μｍの酸化
膜（第４の絶縁膜）２８をＶ字溝側面および活性層表面
に形成する（　（ｅ））。この後は図示しないが、Ｖ字
〆な２６内に多結晶シリコン膜を埋込み、必要に応じて
平坦化処理を行なって、誘電体分離基板を完成する。

そし７て通常の工程に従って、島状に分離された各活性
層に所望の素子を形成する。例えば、ｎ型層。

ｐ型層を順次拡散形成してｐｎｐ）ランジスタを得る。

この実施例によれば、誘電体分離基板の素子分離溝底部
に分離絶縁膜の薄い部分ができることはなく、また従来
のように多結晶シリコン膜埋込み後に溝底部に空洞が残
されることもない。従来の方法では活性層とＶ字溝内の
多結晶シリコン膜間の絶縁耐圧が、１μｍの酸化膜でも
３００〜５００Ｖであったのに対し、実施例では７００
〜８００Ｖの耐圧が得られ°Ｃいる。また、基板を切断
して観察した結果、この実施例による基板ではＶ字溝内
に空洞が認められなかった。

以上では、直接接骨による誘電体分離基板の実施例を説
明したが１本発明は他の接着法１例えば静電接着法やス
ピンオングラス接着法等を用いた誘電体分離基板を用い
た場合に同様に適用することが可能である。

［発明の効果コ 以上述べたように本発明によれば、接着技術による誘電
体分離基板の分離溝底部のサイドエツチングを効果的に
防止し１分離耐圧が高く信頼性の高い半導体装置を得る
ことができる。

【図面の簡単な説明】

第１図（ａ）〜（ｅ）は２本発明の一実施例の誘電体分
離基板の製造工程を示す図、第２図（ａ）〜（ｆ）は従
来の製造工程を説明するための図。 第３図は誘電体分離基板にトランジスタを形成した様子
を示す図、第４図（ａ）〜（ｄ）は従来法の問題点を説
明するための要部工程を示す図である。 ２１・・・第１のシリコン・ウェハ、２２・・・第２の
シリコン・ウェハ、２３・・・酸化膜（第１の絶縁膜）
、２４・・・ｐ生型層、２５・・・酸化膜（第２の絶縁
膜）、２６・・・７字溝、２７・・・酸化膜（第３の絶
縁膜）、２８・・・酸化膜（第４の絶縁膜）。 出願人代理人　弁理士　鈴江武彦 第２図

Claims (2)

【特許請求の範囲】
1. （１）第１の半導体基板と第２の半導体基板を間に素子
   分離誘電体膜となる第１の絶縁膜を介して直接接着して
   一体化し、第１の半導体基板に第２の絶縁膜をマスクと
   して前記第１の絶縁膜に達する深さの素子分離用溝を形
   成し、前記第２の絶縁膜を除去して各素子領域に所望の
   素子を形成する工程を有する半導体装置の製造方法おい
   て、前記第２の絶縁膜の除去に先だって前記溝の側面に
   第３の絶縁膜を形成する工程を有することを特徴とする
   誘電体分離半導体装置の製造方法。
2. （２）第１の半導体基板と第２の半導体基板を、少なく
   とも一方の接着すべき界面に素子分離誘電体膜となる第
   １の酸化膜を形成して直接接着して一体化する工程と、
   第１の半導体基板側を研磨して所定厚みの活性層を得る
   工程と、得られた活性層表面に第２の酸化膜によりマス
   クを形成して異方性エッチングを行ない素子分離用のＶ
   字溝を形成する工程と、形成されたＶ字溝側面に第３の
   酸化膜を形成する工程と、前記第２および第３の酸化膜
   をエッチング除去して改めて前記活性層の側面および表
   面に第４の酸化膜を形成する工程と、前記Ｖ字溝内に多
   結晶シリコン膜を埋込み形成する工程と、前記活性層に
   所望の素子を形成する工程とを有することを特徴とする
   誘電体分離半導体装置の製造方法。