JPH0342814A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPH0342814A JPH0342814A JP17881489A JP17881489A JPH0342814A JP H0342814 A JPH0342814 A JP H0342814A JP 17881489 A JP17881489 A JP 17881489A JP 17881489 A JP17881489 A JP 17881489A JP H0342814 A JPH0342814 A JP H0342814A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- silicon layer
- crystal silicon
- oxide film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 54
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000012535 impurity Substances 0.000 claims abstract description 58
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 55
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 37
- 239000010703 silicon Substances 0.000 claims abstract description 37
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 22
- 238000005498 polishing Methods 0.000 claims abstract description 8
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 12
- 230000003647 oxidation Effects 0.000 abstract description 8
- 238000007254 oxidation reaction Methods 0.000 abstract description 8
- 238000005530 etching Methods 0.000 abstract description 5
- 230000008030 elimination Effects 0.000 abstract 1
- 238000003379 elimination reaction Methods 0.000 abstract 1
- 238000010438 heat treatment Methods 0.000 abstract 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 1
Landscapes
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体基板の製造方法に関し、特にシリコ
ン基板上にシリコン酸化膜を有し、前記シリコン酸化膜
上に不純物濃度の低い単結晶シリコン層を有する構造の
半導体基板の製造方法に関する。
ン基板上にシリコン酸化膜を有し、前記シリコン酸化膜
上に不純物濃度の低い単結晶シリコン層を有する構造の
半導体基板の製造方法に関する。
第１のシリコン基板上にシリコン酸化膜を形成する工程
と、第２のシリコン基板上にエピタキシャル法によりＮ
型の不純物濃度の高い単結晶シリコン層を形成する工程
と、前記Ｎ型の不純物濃度の高い単結晶シリコン層上に
、エピタキシャル法によりＰ型又はＮ型の不純物濃度の
低い単結晶シリコン層を形成する工程と、前記第１のシ
リコン基板と前記第２のシリコン基板を、前記シリコン
酸化膜の表面と前記不純物濃度の低い単結晶シリコン層
の表面とを合わせる向きで張り合わせて熱処理する工程
と、第２のンリコン基板裏面側より研磨等によって前記
Ｎ型の不純物濃度の高い単結晶シリコン層を露出する工
程と、露出した前記Ｎ型の不純物濃度の高い単結晶シリ
コン層を酸化した後、フッ酸等で除去する工程をとるこ
とにより、前記シリコン酸化膜上に薄く均一に前記不純
物濃度の低い単結晶シリコン層を残した構造の半導体基
板を得るようにしたものである。
と、第２のシリコン基板上にエピタキシャル法によりＮ
型の不純物濃度の高い単結晶シリコン層を形成する工程
と、前記Ｎ型の不純物濃度の高い単結晶シリコン層上に
、エピタキシャル法によりＰ型又はＮ型の不純物濃度の
低い単結晶シリコン層を形成する工程と、前記第１のシ
リコン基板と前記第２のシリコン基板を、前記シリコン
酸化膜の表面と前記不純物濃度の低い単結晶シリコン層
の表面とを合わせる向きで張り合わせて熱処理する工程
と、第２のンリコン基板裏面側より研磨等によって前記
Ｎ型の不純物濃度の高い単結晶シリコン層を露出する工
程と、露出した前記Ｎ型の不純物濃度の高い単結晶シリ
コン層を酸化した後、フッ酸等で除去する工程をとるこ
とにより、前記シリコン酸化膜上に薄く均一に前記不純
物濃度の低い単結晶シリコン層を残した構造の半導体基
板を得るようにしたものである。
従来、第２図ｆａｌ〜＋ｄ＋に示すように、第１のシリ
コン基４１ｉ １上にシリコン酸化膜２を形成しく第２
図（ａｌ）、第２のシリコン基板３上にエピタキシャル
法によりＰ型又はＮ型の不純物濃度の低い単結晶シリコ
ン層５を形成する（第２図中））。その後、第１のシリ
コン基板１と第２のシリコン基板３を、シリコン酸化膜
２と不純物濃度の低い単結晶シリコン層５が向き合う形
で、張り合わせて熱処理する（第２図ｆｃ））、第２の
シリコン基板３を研磨等で除去し、不純物濃度の低い単
結晶シリコン層を露出する〈第２図（ｄ））。という工
程の半導体基板の製造方法が知られていた。
コン基４１ｉ １上にシリコン酸化膜２を形成しく第２
図（ａｌ）、第２のシリコン基板３上にエピタキシャル
法によりＰ型又はＮ型の不純物濃度の低い単結晶シリコ
ン層５を形成する（第２図中））。その後、第１のシリ
コン基板１と第２のシリコン基板３を、シリコン酸化膜
２と不純物濃度の低い単結晶シリコン層５が向き合う形
で、張り合わせて熱処理する（第２図ｆｃ））、第２の
シリコン基板３を研磨等で除去し、不純物濃度の低い単
結晶シリコン層を露出する〈第２図（ｄ））。という工
程の半導体基板の製造方法が知られていた。
しかし、従来の製造方法による半導体基板では、シリコ
ン酸化膜１上に不純物濃度の低い単結晶シリコンＮ５を
均一に１１１１１１以下の膜厚に研磨できないという欠
点があった。
ン酸化膜１上に不純物濃度の低い単結晶シリコンＮ５を
均一に１１１１１１以下の膜厚に研磨できないという欠
点があった。
そこで、この発明は従来のこのような欠点を解決し、均
一な１−以下の膜厚の不純物濃度の低い単結晶シリコン
層５を得ることを目的としている。
一な１−以下の膜厚の不純物濃度の低い単結晶シリコン
層５を得ることを目的としている。
上記！！題を解決するために、この発明は第１のシリコ
ン基板上にシリコン酸化膜を形成する工程と第２のシリ
コン基板上にエピタキシャル法によりＮ型の不純物濃度
の高い単結晶シリコン層を形威する工程と、Ｎ型の不純
物濃度の高い単結晶シリコン層上に、エピタキシャル法
によりＰ型又はＮ型の不純物濃度の低い単結晶シリコン
層を形成する工程と、第１のシリコン基板と第２のシリ
コン基板を、シリコン酸化膜と不純物濃度の低い単結晶
シリコン層が向き合う形で、張り合わせて熱処理する工
程と、第２のシリコン基板を研磨等で除去し、Ｎ型の不
純物濃度の高い単結晶シリコン層を露出する工程と、露
出した不純物濃度の高い単結晶シリコン層を酸化した後
、フッ酸等で除去する工程をとることにより、Ｎ型の不
純物濃度の高い単結晶シリコン層に比べて、はるかに酸
化レトが小さい不純物濃度の低い単結晶シリコン層の膜
厚をほとんど減少させずに均一に残すことができるよう
にした。
ン基板上にシリコン酸化膜を形成する工程と第２のシリ
コン基板上にエピタキシャル法によりＮ型の不純物濃度
の高い単結晶シリコン層を形威する工程と、Ｎ型の不純
物濃度の高い単結晶シリコン層上に、エピタキシャル法
によりＰ型又はＮ型の不純物濃度の低い単結晶シリコン
層を形成する工程と、第１のシリコン基板と第２のシリ
コン基板を、シリコン酸化膜と不純物濃度の低い単結晶
シリコン層が向き合う形で、張り合わせて熱処理する工
程と、第２のシリコン基板を研磨等で除去し、Ｎ型の不
純物濃度の高い単結晶シリコン層を露出する工程と、露
出した不純物濃度の高い単結晶シリコン層を酸化した後
、フッ酸等で除去する工程をとることにより、Ｎ型の不
純物濃度の高い単結晶シリコン層に比べて、はるかに酸
化レトが小さい不純物濃度の低い単結晶シリコン層の膜
厚をほとんど減少させずに均一に残すことができるよう
にした。
上記のように、Ｎ型の不純物濃度の高い単結晶シリコン
層に比べて、不純物濃度の低い単結晶シリコン層の酸化
レートが小さいことを利用することにより、シリコン酸
化膜上に均一に１−以下の膜厚の不純物濃度の低い単結
晶シリコン層を形威することができるのである。
層に比べて、不純物濃度の低い単結晶シリコン層の酸化
レートが小さいことを利用することにより、シリコン酸
化膜上に均一に１−以下の膜厚の不純物濃度の低い単結
晶シリコン層を形威することができるのである。
以下に、この発明の実施例を図面に基づいて説明する。
第１図（ａｌ〜（ｇｌは本発明による半導体基板の製造
方法の工程順断面図である。まず、第１のシリコン基板
１上にシリコン酸化膜２を形成する（第１図（ａｌ）、
一方、第２のシリコン基板３上にエピタキシャル法によ
り、Ｎ型の不純物濃度の高い単結晶シリコン層４を形威
し、その表面にエピタキシャル法により、Ｐ型又はＮ型
の不純物４度の低い単結晶シリコン層５を形成する（第
１囲い））０次に、第１のシリコン基板ｌと第２のシリ
コン基板３を、シリコン酸化Ｍ２と不純物濃度の低い単
結晶シリコン層５が向き合う形で、張り合わせて熱処理
を行い、密着させる（第１図（Ｃ１）。
方法の工程順断面図である。まず、第１のシリコン基板
１上にシリコン酸化膜２を形成する（第１図（ａｌ）、
一方、第２のシリコン基板３上にエピタキシャル法によ
り、Ｎ型の不純物濃度の高い単結晶シリコン層４を形威
し、その表面にエピタキシャル法により、Ｐ型又はＮ型
の不純物４度の低い単結晶シリコン層５を形成する（第
１囲い））０次に、第１のシリコン基板ｌと第２のシリ
コン基板３を、シリコン酸化Ｍ２と不純物濃度の低い単
結晶シリコン層５が向き合う形で、張り合わせて熱処理
を行い、密着させる（第１図（Ｃ１）。
次に第２のシリコン基板３を研磨等によって除去し、Ｎ
型の不純物濃度の高い単結晶シリコン層４を露出する（
第１図ｆｄｌ）、次に表面を熱酸化しく第１図ｔｅｌ）
、フッ酸等により熱酸化膜６をエツチング除去する。こ
の酸化−エツチング除去を繰り返すことによりＮ型の不
純物濃度の高い単結晶シリコンＮ４を除去し、不純物濃
度の低い単結晶層５を露出するが、不均一な研磨を原因
として、Ｎ型の不純物濃度の高い単結晶シリコン層４の
一部分が残る。この状態において熱酸化を行うと、不純
物濃度の低い単結晶シリコン層５は、Ｎ型の不純物濃度
の高い単結晶シリコン層４に比べて、はるかに酸化レー
トが小さいため、はとんど酸化されることなく、Ｎ型の
不純物濃度の高い単結晶シリコン層４のみが酸化される
（第１図（ｒ））。形成された熱酸化膜６をフッ酸等で
除去することにより、均一な膜厚の不純物濃度の低い単
結晶シリコン層５をシリコン酸化膜２上に残した構造の
半導体基板を得る（第１図（ｇｌ）６不純物源度の低い
ＪＩＬ ｓ＝ 晶シリコンＮ５はエピタキシャル法によ
り形成されるのでｌＰｍ以下に正確に膜厚を制御でき、
さらに最終工程でエツチングにより、所要の膜厚にする
ことも可能である。
型の不純物濃度の高い単結晶シリコン層４を露出する（
第１図ｆｄｌ）、次に表面を熱酸化しく第１図ｔｅｌ）
、フッ酸等により熱酸化膜６をエツチング除去する。こ
の酸化−エツチング除去を繰り返すことによりＮ型の不
純物濃度の高い単結晶シリコンＮ４を除去し、不純物濃
度の低い単結晶層５を露出するが、不均一な研磨を原因
として、Ｎ型の不純物濃度の高い単結晶シリコン層４の
一部分が残る。この状態において熱酸化を行うと、不純
物濃度の低い単結晶シリコン層５は、Ｎ型の不純物濃度
の高い単結晶シリコン層４に比べて、はるかに酸化レー
トが小さいため、はとんど酸化されることなく、Ｎ型の
不純物濃度の高い単結晶シリコン層４のみが酸化される
（第１図（ｒ））。形成された熱酸化膜６をフッ酸等で
除去することにより、均一な膜厚の不純物濃度の低い単
結晶シリコン層５をシリコン酸化膜２上に残した構造の
半導体基板を得る（第１図（ｇｌ）６不純物源度の低い
ＪＩＬ ｓ＝ 晶シリコンＮ５はエピタキシャル法によ
り形成されるのでｌＰｍ以下に正確に膜厚を制御でき、
さらに最終工程でエツチングにより、所要の膜厚にする
ことも可能である。
この発明は、以上説明したように第１のシリコン基板上
にシリコン酸化膜を形成する工程と、第２のシリコン基
板上にエピタキシャル法によりＮ型の不純物濃度の高い
単結晶シリコン層を形成する工程と、その表面上にエピ
タキシャル法によりＰ型又はＮ型の不純物濃度の低い単
結晶シリコン層を形成する工程と、第１のシリコン基板
と第２のシリコン基板をシリコン酸化膜と不純物濃度の
低い単結晶シリコン層が向き合う形で張り合わ一仕て熱
処理する工程と、第２のシリコン基板を裏面側から研磨
等によりＮ型の不′４＠物濃度の高い単結晶シリコン層
を露出する工程と、露出した不純物濃度の高い単結晶シ
リコン層を酸化した後、フッ酸等で除去する工程をとる
ことにより、シリコン酸化膜上に均一に１−以下の膜厚
の不純物濃度の低い単結晶シリコン層を有する構造の半
導体基板が得られるという効果がある。
にシリコン酸化膜を形成する工程と、第２のシリコン基
板上にエピタキシャル法によりＮ型の不純物濃度の高い
単結晶シリコン層を形成する工程と、その表面上にエピ
タキシャル法によりＰ型又はＮ型の不純物濃度の低い単
結晶シリコン層を形成する工程と、第１のシリコン基板
と第２のシリコン基板をシリコン酸化膜と不純物濃度の
低い単結晶シリコン層が向き合う形で張り合わ一仕て熱
処理する工程と、第２のシリコン基板を裏面側から研磨
等によりＮ型の不′４＠物濃度の高い単結晶シリコン層
を露出する工程と、露出した不純物濃度の高い単結晶シ
リコン層を酸化した後、フッ酸等で除去する工程をとる
ことにより、シリコン酸化膜上に均一に１−以下の膜厚
の不純物濃度の低い単結晶シリコン層を有する構造の半
導体基板が得られるという効果がある。
第１図＋ａｌ〜（幻はこの発明にかかる半導体基板の製
造方法の工程順断面図、第２図は従来の半導体基板の製
造方法の工程順断面図である。 ・・第１のシリコン基板 ・シリコン酸化膜 ・・第２のシリコン基板 ・Ｎ型の不純物濃度の高い単結晶シリ コン層 ・不純物濃度の低い単結晶シリコン層 ・熱酸化膜 以 上
造方法の工程順断面図、第２図は従来の半導体基板の製
造方法の工程順断面図である。 ・・第１のシリコン基板 ・シリコン酸化膜 ・・第２のシリコン基板 ・Ｎ型の不純物濃度の高い単結晶シリ コン層 ・不純物濃度の低い単結晶シリコン層 ・熱酸化膜 以 上
Claims (1)
- 第１のシリコン基板上にシリコン酸化膜を形成する工程
と、第２のシリコン基板上にエピタキシャル法によりＮ
型の不純物濃度の高い単結晶シリコン層を形成する工程
と、前記Ｎ型の不純物濃度の高い単結晶シリコン層上に
、エピタキシャル法によりＰ型又はＮ型の不純物濃度の
低い単結晶シリコン層を形成する工程と、前記第１のシ
リコン基板と前記第２のシリコン基板を、前記シリコン
酸化膜の表面と、前記不純物濃度の低い単結晶シリコン
層の表面とを合わせる向きで張り合わせて熱処理する工
程と、第２のシリコン基板裏面側より研磨等によって前
記Ｎ型の不純物濃度の高い単結晶シリコン層を露出する
工程と、露出した前記Ｎ型の不純物濃度の高い単結晶シ
リコン層を酸化した後、フッ酸等で除去する工程を有す
ることを特徴とする半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17881489A JP2807717B2 (ja) | 1989-07-10 | 1989-07-10 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17881489A JP2807717B2 (ja) | 1989-07-10 | 1989-07-10 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0342814A true JPH0342814A (ja) | 1991-02-25 |
| JP2807717B2 JP2807717B2 (ja) | 1998-10-08 |
Family
ID=16055128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17881489A Expired - Lifetime JP2807717B2 (ja) | 1989-07-10 | 1989-07-10 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2807717B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5455193A (en) * | 1994-11-17 | 1995-10-03 | Philips Electronics North America Corporation | Method of forming a silicon-on-insulator (SOI) material having a high degree of thickness uniformity |
| US5840616A (en) * | 1991-05-22 | 1998-11-24 | Canon Kabushiki Kaisha | Method for preparing semiconductor member |
| US7165560B2 (en) * | 2003-02-20 | 2007-01-23 | Matsushita Electric Industrial Co., Ltd. | Etching method, etching apparatus, and method for manufacturing semiconductor device |
| KR101232638B1 (ko) * | 2010-10-14 | 2013-02-13 | 한국철도기술연구원 | 낙석 검지 장치 |
-
1989
- 1989-07-10 JP JP17881489A patent/JP2807717B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5840616A (en) * | 1991-05-22 | 1998-11-24 | Canon Kabushiki Kaisha | Method for preparing semiconductor member |
| US5455193A (en) * | 1994-11-17 | 1995-10-03 | Philips Electronics North America Corporation | Method of forming a silicon-on-insulator (SOI) material having a high degree of thickness uniformity |
| US7165560B2 (en) * | 2003-02-20 | 2007-01-23 | Matsushita Electric Industrial Co., Ltd. | Etching method, etching apparatus, and method for manufacturing semiconductor device |
| KR101232638B1 (ko) * | 2010-10-14 | 2013-02-13 | 한국철도기술연구원 | 낙석 검지 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2807717B2 (ja) | 1998-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2856030B2 (ja) | 結合ウエーハの製造方法 | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JP2001210810A (ja) | 半導体ウェハ及びその製作法 | |
| EP0969505A3 (en) | SOI substrate | |
| JPH0799239A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0342814A (ja) | 半導体基板の製造方法 | |
| JPH03109731A (ja) | 半導体基板の製造方法 | |
| JPS63246841A (ja) | シリコン結晶体の誘電体分離法 | |
| JPH03181115A (ja) | 半導体基板の製造方法 | |
| JPH04162630A (ja) | 半導体基板 | |
| JP2584639B2 (ja) | 半導体基板の製造方法 | |
| JPH10189405A (ja) | 直接接合シリコン基板の作製方法 | |
| JP2981673B2 (ja) | 半導体基板の製造方法 | |
| JPH056883A (ja) | 半導体基板の製造方法 | |
| JPS6314449A (ja) | 誘電体分離基板の製造方法 | |
| JPH03270209A (ja) | 直接接合シリコン基板の作製方法 | |
| JPH03250666A (ja) | 半導体膜の製造方法 | |
| JP3165735B2 (ja) | 半導体基板の製造方法 | |
| JPS60236243A (ja) | 半導体基板の製造方法 | |
| JPH06216136A (ja) | 半導体基板およびその製造方法 | |
| JPH03265156A (ja) | 半導体装置の製造方法 | |
| JPH02106075A (ja) | 半導体装置の製造方法 | |
| JPS5884458A (ja) | 半導体基板の製造方法 | |
| JPH01179435A (ja) | シリコン薄膜形成方法 | |
| JPH01179436A (ja) | シリコン薄膜形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080731 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090731 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |