JPH03265156A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03265156A JPH03265156A JP6480890A JP6480890A JPH03265156A JP H03265156 A JPH03265156 A JP H03265156A JP 6480890 A JP6480890 A JP 6480890A JP 6480890 A JP6480890 A JP 6480890A JP H03265156 A JPH03265156 A JP H03265156A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- element formation
- impurities
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 20
- 239000012535 impurity Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 10
- 238000005498 polishing Methods 0.000 claims abstract description 7
- 238000010438 heat treatment Methods 0.000 claims abstract description 6
- 238000005468 ion implantation Methods 0.000 claims abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 238000003475 lamination Methods 0.000 abstract 2
- 239000006185 dispersion Substances 0.000 abstract 1
- 230000001788 irregular Effects 0.000 abstract 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、支持基板上に絶縁層を介して半導体素子形成
層を有する、いわゆるＳ○■型半導体装置の製造方法に
関する。
層を有する、いわゆるＳ○■型半導体装置の製造方法に
関する。
［発明の概要］
表面を十分に平滑にした第１のシリコン基板にＰ型又は
Ｎ型の不純物をイオン注入法により導入した後、絶縁層
を形成する工程と、表面を十分に平滑にした第２のシリ
コン基板の表面と、前記絶縁層の表面を合わせる向きで
張り合わせて熱処理を行う工程と、前記第１のシリコン
基板裏面側より研磨等を行い素子形成層を形成する工程
をとることにより、素子形成層の基板内での膜厚のバラ
ツキによらず一定の不純物濃度へ素子形成層をもつ半導
体装置を得る６のである。
Ｎ型の不純物をイオン注入法により導入した後、絶縁層
を形成する工程と、表面を十分に平滑にした第２のシリ
コン基板の表面と、前記絶縁層の表面を合わせる向きで
張り合わせて熱処理を行う工程と、前記第１のシリコン
基板裏面側より研磨等を行い素子形成層を形成する工程
をとることにより、素子形成層の基板内での膜厚のバラ
ツキによらず一定の不純物濃度へ素子形成層をもつ半導
体装置を得る６のである。
［従来の技術］
従来、２枚のシリコン基板を絶縁層を介して弓長り合せ
、熱処理を加えた後、一方の基板の裏面より研磨して素
子形成層を形成した後、必要な不純物をイオン注入によ
り導入していた。
、熱処理を加えた後、一方の基板の裏面より研磨して素
子形成層を形成した後、必要な不純物をイオン注入によ
り導入していた。
を発明が解決しようとする課題〕
しかし、従来の製造方法による半導体装置では、素子形
成層の基板内での膜厚のバラツキに応して素子形成層内
の不純物濃度が変化してしまうという欠点があった。
成層の基板内での膜厚のバラツキに応して素子形成層内
の不純物濃度が変化してしまうという欠点があった。
そこで本発明は、素子形成層の膜厚のバラツキに依らず
、基板全面にわたり一定の不純物濃度の素子形成層を得
ることを目的としている。
、基板全面にわたり一定の不純物濃度の素子形成層を得
ることを目的としている。
［課題を解決するための手段］
上記課題を解決するために、この発明は、素子形成層を
形成する側のシリコン基板に、あらかじめ、所要の不純
物を導入した後に絶縁層形成、張り合せ、熱処理、研磨
の各工程を行うことにより、素子形成層内の不純物濃度
を基板全面にわたり一定とすることができるようにした
。
形成する側のシリコン基板に、あらかじめ、所要の不純
物を導入した後に絶縁層形成、張り合せ、熱処理、研磨
の各工程を行うことにより、素子形成層内の不純物濃度
を基板全面にわたり一定とすることができるようにした
。
［作用］
上記のように絶縁層形成、張り合せ、熱処理、研磨の各
工程前に素子形成層を形成する側のシリコン基板に、不
純物を導入する工程を有することにより、研磨工程後、
基板内で素子形成層の膜厚がバラライでいても、一定の
不純物濃度の素子形成層を得ることができる。
工程前に素子形成層を形成する側のシリコン基板に、不
純物を導入する工程を有することにより、研磨工程後、
基板内で素子形成層の膜厚がバラライでいても、一定の
不純物濃度の素子形成層を得ることができる。
［実施例１
以下にこの発明の実施例を図面に基いて説明する。
第１図（ａ）〜（ｄ）は本発明による半導体装置の製造
方法の工程順断面図を示し、第２図（ａ）〜（ｂ）は本
発明における半導体装置内の不純物プロファイルを示す
。
方法の工程順断面図を示し、第２図（ａ）〜（ｂ）は本
発明における半導体装置内の不純物プロファイルを示す
。
まず表面を十分に平滑とした第１のシリコン基板１にイ
オン注入法により、所要の濃度の不純物を導入する（第
１図（ａ））。この際、基板の表面が荒れてしまう場合
は、さらに表面を平滑にする。この後、熱酸化法又はＣ
ＶＤ法により絶縁層２を形成する。（第１図（ｂ））。
オン注入法により、所要の濃度の不純物を導入する（第
１図（ａ））。この際、基板の表面が荒れてしまう場合
は、さらに表面を平滑にする。この後、熱酸化法又はＣ
ＶＤ法により絶縁層２を形成する。（第１図（ｂ））。
次に表面を十分に平滑にした第２のシリコン基板３の表
面と、絶縁層２の表面を合わせる向きで張り合わせて密
着接合する（第１図（Ｃ））。このときの半導体装置内
の不純物プロファイルは第２図（ａ）のようになってい
る。この後、熱処理を行い、さらに接合を強化する。熱
処理を行うことにより、半導体装置内の不純物プロファ
イルは第２図（ｂ）のようになり、後の工程を経て得ら
れる素子形成層４内の不純物濃度は、素子形成層４の膜
厚のバラツキによらずほぼ一定とすることができる。次
に第１のシリコン基板ｌの１面側より研磨等を行い、素
子形成層４を残して、第１のシリコン基板ｌを除去する
（第１図（ｄ））、以上の工程により素子形成層４の膜
厚が基板内で不均一である場合にち、一定の不純物濃度
を有する素子形成層４を基板全面にわたり得ることがで
きる。
面と、絶縁層２の表面を合わせる向きで張り合わせて密
着接合する（第１図（Ｃ））。このときの半導体装置内
の不純物プロファイルは第２図（ａ）のようになってい
る。この後、熱処理を行い、さらに接合を強化する。熱
処理を行うことにより、半導体装置内の不純物プロファ
イルは第２図（ｂ）のようになり、後の工程を経て得ら
れる素子形成層４内の不純物濃度は、素子形成層４の膜
厚のバラツキによらずほぼ一定とすることができる。次
に第１のシリコン基板ｌの１面側より研磨等を行い、素
子形成層４を残して、第１のシリコン基板ｌを除去する
（第１図（ｄ））、以上の工程により素子形成層４の膜
厚が基板内で不均一である場合にち、一定の不純物濃度
を有する素子形成層４を基板全面にわたり得ることがで
きる。
［発明の効果］
本発明は以上説明したように、素子形成層の膜厚が基板
内で不均一である場合に６一定の不純物濃度の素子形成
層を得ることができる。このため、素子を形成した場合
に均一な特性を得ることができ、歩留りを向上できると
いう効果がある。
内で不均一である場合に６一定の不純物濃度の素子形成
層を得ることができる。このため、素子を形成した場合
に均一な特性を得ることができ、歩留りを向上できると
いう効果がある。
２・・絶縁層
３・・第２のシリコン基板
４・・素子形成層
以上
Claims (1)
- 表面を十分に平滑とした第１のシリコン基板にＰ型又
はＮ型の不純物をイオン注入法により導入した後絶縁層
を形成する工程と、表面を十分に平滑にした第２のシリ
コン基板の表面と前記絶縁層表面を、合わせる向きで張
り合わせて熱処理を行う工程と、前記第１のシリコン基
板裏面より研磨等を行い、素子形成層を形成する工程を
有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6480890A JPH03265156A (ja) | 1990-03-15 | 1990-03-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6480890A JPH03265156A (ja) | 1990-03-15 | 1990-03-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03265156A true JPH03265156A (ja) | 1991-11-26 |
Family
ID=13268917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6480890A Pending JPH03265156A (ja) | 1990-03-15 | 1990-03-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03265156A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6544862B1 (en) | 2000-01-14 | 2003-04-08 | Silicon Genesis Corporation | Particle distribution method and resulting structure for a layer transfer process |
| US6790747B2 (en) | 1997-05-12 | 2004-09-14 | Silicon Genesis Corporation | Method and device for controlled cleaving process |
| US8993410B2 (en) | 2006-09-08 | 2015-03-31 | Silicon Genesis Corporation | Substrate cleaving under controlled stress conditions |
| US9362439B2 (en) | 2008-05-07 | 2016-06-07 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled shear region |
-
1990
- 1990-03-15 JP JP6480890A patent/JPH03265156A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6790747B2 (en) | 1997-05-12 | 2004-09-14 | Silicon Genesis Corporation | Method and device for controlled cleaving process |
| US6544862B1 (en) | 2000-01-14 | 2003-04-08 | Silicon Genesis Corporation | Particle distribution method and resulting structure for a layer transfer process |
| US8993410B2 (en) | 2006-09-08 | 2015-03-31 | Silicon Genesis Corporation | Substrate cleaving under controlled stress conditions |
| US9356181B2 (en) | 2006-09-08 | 2016-05-31 | Silicon Genesis Corporation | Substrate cleaving under controlled stress conditions |
| US9640711B2 (en) | 2006-09-08 | 2017-05-02 | Silicon Genesis Corporation | Substrate cleaving under controlled stress conditions |
| US9362439B2 (en) | 2008-05-07 | 2016-06-07 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled shear region |
| US11444221B2 (en) | 2008-05-07 | 2022-09-13 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled shear region |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3395661B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| JP2856030B2 (ja) | 結合ウエーハの製造方法 | |
| JPH0254532A (ja) | Ｓｏｉ基板の製造方法 | |
| EP0955670A3 (en) | Method of forming oxide film on an SOI layer and method of fabricating a bonded wafer | |
| JPH098124A (ja) | 絶縁分離基板及びその製造方法 | |
| JPH03265156A (ja) | 半導体装置の製造方法 | |
| JPH10321548A (ja) | 半導体基板の製造方法 | |
| JP2961522B2 (ja) | 半導体電子素子用基板およびその製造方法 | |
| JP3452123B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH11191557A (ja) | Ｓｏｉ基板の製造方法 | |
| JPS63246841A (ja) | シリコン結晶体の誘電体分離法 | |
| JPH11186186A (ja) | 半導体基板の製造方法 | |
| JP2837423B2 (ja) | 半導体基板の前処理方法 | |
| JPH0342814A (ja) | 半導体基板の製造方法 | |
| JPH05226464A (ja) | 貼り合わせ誘電体分離ウェーハの製造方法 | |
| JPH10189405A (ja) | 直接接合シリコン基板の作製方法 | |
| JP2535577B2 (ja) | ウェ―ハの接着方法 | |
| JPH10335254A (ja) | 半導体基板の製造方法 | |
| JP2583764B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2003179216A (ja) | Ｓｏｉウエーハ | |
| JP2017157811A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JPS60173844A (ja) | 半導体素子の製造方法 | |
| JP2001144273A (ja) | 半導体装置の製造方法 | |
| JPH03270209A (ja) | 直接接合シリコン基板の作製方法 | |
| JPH07221053A (ja) | 半導体基板の研磨方法及びその半導体基板の研磨方法を用いたノンパンチスルー型半導体装置の製造方法 |