JPS59126639A - 半導体装置用基板の製造方法 - Google Patents
半導体装置用基板の製造方法Info
- Publication number
- JPS59126639A JPS59126639A JP58001874A JP187483A JPS59126639A JP S59126639 A JPS59126639 A JP S59126639A JP 58001874 A JP58001874 A JP 58001874A JP 187483 A JP187483 A JP 187483A JP S59126639 A JPS59126639 A JP S59126639A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- substrate
- silicon film
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、絶縁体上に単結晶シリコン膜を形成する方法
に関するものである。
に関するものである。
絶縁体上に単結晶シリコン膜を形成する、いわゆるＳ
ＯＩ （Ｓｉ ｌ１ｃｏｎ ｏｎ Ｉｎ５ｕｌａｔｏｒ
）形成技術は、ＬＳＩの高速化、三次元化等の観点から
注目されており、種々の形成法が試みられており、レー
ザビーム、電子ビーム等を用いたアニールにより、非晶
質又は多結晶シリコン膜を単結晶シリコン膜に変換する
方法が特に盛んである。この方法では数μｍないし数十
μｍの大きさの単結晶シリコン膜を得るのは容易である
が、数龍ないし数十ｎのオーダーの大面積の単結晶シリ
コン膜を得るのは容易でない。
ＯＩ （Ｓｉ ｌ１ｃｏｎ ｏｎ Ｉｎ５ｕｌａｔｏｒ
）形成技術は、ＬＳＩの高速化、三次元化等の観点から
注目されており、種々の形成法が試みられており、レー
ザビーム、電子ビーム等を用いたアニールにより、非晶
質又は多結晶シリコン膜を単結晶シリコン膜に変換する
方法が特に盛んである。この方法では数μｍないし数十
μｍの大きさの単結晶シリコン膜を得るのは容易である
が、数龍ないし数十ｎのオーダーの大面積の単結晶シリ
コン膜を得るのは容易でない。
これに対して、特願昭５７−０８３４７８に示されるヨ
ウニ、エピタキシャルシリコン膜および絶縁体膜を備え
たシリコンウェーハからなる基板と、これとは別の基板
とを接着したのちシリコンウェーハのみを除去すること
により絶縁体上に大面積、高品質の単結晶シリコン膜を
形成することができる、この方法では、２つの基板を接
着するのに例えばカラスが用いられ、各基板表面にガラ
ス層が形成され、これらガラス層同志を密着させて加熱
することにより２つの基板が固着される。ガラス層形成
の良否は、最終的に得られるＳＯＩ構造の単結晶シリコ
ン膜の平坦性に大きな影響を与える。
ウニ、エピタキシャルシリコン膜および絶縁体膜を備え
たシリコンウェーハからなる基板と、これとは別の基板
とを接着したのちシリコンウェーハのみを除去すること
により絶縁体上に大面積、高品質の単結晶シリコン膜を
形成することができる、この方法では、２つの基板を接
着するのに例えばカラスが用いられ、各基板表面にガラ
ス層が形成され、これらガラス層同志を密着させて加熱
することにより２つの基板が固着される。ガラス層形成
の良否は、最終的に得られるＳＯＩ構造の単結晶シリコ
ン膜の平坦性に大きな影響を与える。
例えば、ガラス層中に！孔が多数存在するような場合に
は、加熱冷却過程で生じた望孔内の圧力あるいはガラス
材の伸縮により、シリコン膜にうねりが生じ、平坦性か
著しく劣化する。ガラス屑形成法としては、スパッター
法、回転塗布法等種々知られているが、？孔を含むこと
なしにガラス層を形成することは容易でなく、又、たと
えそのようなガラス層を形成できたとしても、２つの基
板を接着する際に？孔が全く入らないようにすることも
容易でない。
は、加熱冷却過程で生じた望孔内の圧力あるいはガラス
材の伸縮により、シリコン膜にうねりが生じ、平坦性か
著しく劣化する。ガラス屑形成法としては、スパッター
法、回転塗布法等種々知られているが、？孔を含むこと
なしにガラス層を形成することは容易でなく、又、たと
えそのようなガラス層を形成できたとしても、２つの基
板を接着する際に？孔が全く入らないようにすることも
容易でない。
このようなガラス層形成の不完全性から生ずる単結晶シ
リコン膜のうねシの問題のほかに、不純物拡散の問題が
ある。接着に用いるガラス材料としては、シリコンと熱
膨張係数の近いものが望甘しく、そのようなガラス材料
は、通常シリカ（８ｉ０２）以外に例えば酸化鉛（ｐｂ
ｏ）、酸化ボロン（Ｂｔｏｓ）あるいはアルカリ金属酸
化物（Ｎａ２ ｏ、 Ｌｉ 、０． Ｋ２Ｏ）などを含
んでいる。単結晶シリコン膜へのこれらの金属の混入は
、デバイス特性の観点からは好ましくなく、ガラス層Ａ
％のこれら不純物の拡散を防止する必要がある。
リコン膜のうねシの問題のほかに、不純物拡散の問題が
ある。接着に用いるガラス材料としては、シリコンと熱
膨張係数の近いものが望甘しく、そのようなガラス材料
は、通常シリカ（８ｉ０２）以外に例えば酸化鉛（ｐｂ
ｏ）、酸化ボロン（Ｂｔｏｓ）あるいはアルカリ金属酸
化物（Ｎａ２ ｏ、 Ｌｉ 、０． Ｋ２Ｏ）などを含
んでいる。単結晶シリコン膜へのこれらの金属の混入は
、デバイス特性の観点からは好ましくなく、ガラス層Ａ
％のこれら不純物の拡散を防止する必要がある。
本発明は、接着を利用してＳｏＩを形成する場合のこの
ような欠点を改善する目的でなされたもの−Ｃ４ゴロ江
芙４ミツである。
ような欠点を改善する目的でなされたもの−Ｃ４ゴロ江
芙４ミツである。
以下実施例を用いて本発明の詳細な説明する。
本発明しＳ ＯＩ形成プロセスに適用した実施例を第１
図〜第５図に示す。高濃度にボロン（〜１刈０″個／ｃ
ｒ７１）を含むＰ＋シリコンウェー・・１上に不純物ド
ーピングなしに膜厚１μｍ程度の単結晶シリコン膜２を
エピタキシャル成長させた（第１図）。成長法としては
１０００℃でのモノシラン（ＳｉＨ＋）ガスの熱分解法
を用いた化学気相堆積（ＣＶＤ）法を用いた。次に、第
１図に示される基板を酸素雰囲気中９５０℃で熱処理し
、エピタキシャル単結晶シリコン膜２上に熱酸化シリコ
ン膜３を厚さ１００ＯＸ程度形成した。次に、減圧化学
気相堆積（ＬＰＣＶＤ）法により約４５０℃で、熱酸化
シリコン膜３上に二酸化シリコン膜４を厚さ約３μｍ堆
積した。そしてさらに同じ（ＬＰＣＶＤ法によ、９８５
０℃で窒化シリコン（Ｓｉ３Ｎ４）膜５を厚さ約２００
０ Ｘ堆積した（第２図）。このようにして形成された
第２図に示される基板を基板甲とする。次に、このよう
な基板甲の表面にガラス層６を形成した（第３図）。
図〜第５図に示す。高濃度にボロン（〜１刈０″個／ｃ
ｒ７１）を含むＰ＋シリコンウェー・・１上に不純物ド
ーピングなしに膜厚１μｍ程度の単結晶シリコン膜２を
エピタキシャル成長させた（第１図）。成長法としては
１０００℃でのモノシラン（ＳｉＨ＋）ガスの熱分解法
を用いた化学気相堆積（ＣＶＤ）法を用いた。次に、第
１図に示される基板を酸素雰囲気中９５０℃で熱処理し
、エピタキシャル単結晶シリコン膜２上に熱酸化シリコ
ン膜３を厚さ１００ＯＸ程度形成した。次に、減圧化学
気相堆積（ＬＰＣＶＤ）法により約４５０℃で、熱酸化
シリコン膜３上に二酸化シリコン膜４を厚さ約３μｍ堆
積した。そしてさらに同じ（ＬＰＣＶＤ法によ、９８５
０℃で窒化シリコン（Ｓｉ３Ｎ４）膜５を厚さ約２００
０ Ｘ堆積した（第２図）。このようにして形成された
第２図に示される基板を基板甲とする。次に、このよう
な基板甲の表面にガラス層６を形成した（第３図）。
ガラス層の形成は、例えばガラス材料としてシリカ（８
ｉ０２ ） 、酸化ボロン（Ｂ２０Ｂ）、酸化鉛（Ｐｂ
Ｏ）を主成分とした軟化温度ｎｐ℃程度のガラスを用い
、このガラスの微粉末をエチルセルロースおよびテルピ
ネオールと混合して溶液状にして回転塗布する方法を用
いた。回転塗布したのち９００℃程度に加熱することに
より約２μｍの厚さのカラス層６を形成した。このよう
な方法で形成したガラス層６の表面は約０５μｍ程度の
凹凸を有していた。
ｉ０２ ） 、酸化ボロン（Ｂ２０Ｂ）、酸化鉛（Ｐｂ
Ｏ）を主成分とした軟化温度ｎｐ℃程度のガラスを用い
、このガラスの微粉末をエチルセルロースおよびテルピ
ネオールと混合して溶液状にして回転塗布する方法を用
いた。回転塗布したのち９００℃程度に加熱することに
より約２μｍの厚さのカラス層６を形成した。このよう
な方法で形成したガラス層６の表面は約０５μｍ程度の
凹凸を有していた。
次に、支持用基板色として比抵抗２０Ω・α程度のｎ型
シリコンウエーノ・７の表面を熱酸化したものを用い、
基板中上に形成したものと同じガラス層を基板色の表面
に約２μｍの厚さに形成したのち、基板甲と乙のガラス
層同志を加圧密着しながら加熱して２つの基板甲と乙を
固着した（第４図）。次に、ラッピングおよび選択エツ
チング液（弗酸：硝酸：氷酢酸＝１：３：９）を用いて
基板甲のパシリコンウエーハ１を除去してＳＯＩを形成
した（第５図）。
シリコンウエーノ・７の表面を熱酸化したものを用い、
基板中上に形成したものと同じガラス層を基板色の表面
に約２μｍの厚さに形成したのち、基板甲と乙のガラス
層同志を加圧密着しながら加熱して２つの基板甲と乙を
固着した（第４図）。次に、ラッピングおよび選択エツ
チング液（弗酸：硝酸：氷酢酸＝１：３：９）を用いて
基板甲のパシリコンウエーハ１を除去してＳＯＩを形成
した（第５図）。
このようにして形成された絶縁体上の単結晶シリコン膜
２を、二結晶法Ｘ線ロッキングカーブ、二結昌法反射Ｘ
線トぜグラフおよび表面あらさ計から単結晶シリコン膜
２の微小なうねりを評価した。その結果、Ｘ線ロッキン
グカーブの半値幅は約５０秒で、若干のうねシが存在す
るものの、かなり平坦な単結晶シリコン膜が形成されて
いることがわかった。又、イオンマイクロアナライザー
（ＩＭＡ）による不純物評価では単結晶シリコン膜２中
へのガラス層６からの不純物混入は殆んどみられなかっ
た。
２を、二結晶法Ｘ線ロッキングカーブ、二結昌法反射Ｘ
線トぜグラフおよび表面あらさ計から単結晶シリコン膜
２の微小なうねりを評価した。その結果、Ｘ線ロッキン
グカーブの半値幅は約５０秒で、若干のうねシが存在す
るものの、かなり平坦な単結晶シリコン膜が形成されて
いることがわかった。又、イオンマイクロアナライザー
（ＩＭＡ）による不純物評価では単結晶シリコン膜２中
へのガラス層６からの不純物混入は殆んどみられなかっ
た。
これに対して、例えば第２図でＣＶＤ二酸二酸化シリコ
ンボ４在しない場合には、単結晶シリコン膜２の微小な
うねシは、ＣＶＤ二酸化シリコン膜４が存在する場合に
比べて大きく、（４００）Ｘ線ロッキングカーブ半値幅
で約１５０ ｓｅｃであった。
ンボ４在しない場合には、単結晶シリコン膜２の微小な
うねシは、ＣＶＤ二酸化シリコン膜４が存在する場合に
比べて大きく、（４００）Ｘ線ロッキングカーブ半値幅
で約１５０ ｓｅｃであった。
これらの結果にみられるごとく単結晶シリコン膜２とガ
ラス層６０間の絶縁体膜を厚く形成することが単結晶シ
リコン膜２の微小なうねシを低減するのに有効である。
ラス層６０間の絶縁体膜を厚く形成することが単結晶シ
リコン膜２の微小なうねシを低減するのに有効である。
実施例では厚い絶縁体膜を形成するのに熱酸化シリコン
膜３とＣＶＤ窒化シリコン膜５の間にＣＶＤ二酸化シリ
コン膜４を用いている。ＣＶＤ窒化シリコン膜の厚さは
、膜自体に存在する応力のため２０００ Ｘ程度以下が
望ましい。
膜３とＣＶＤ窒化シリコン膜５の間にＣＶＤ二酸化シリ
コン膜４を用いている。ＣＶＤ窒化シリコン膜の厚さは
、膜自体に存在する応力のため２０００ Ｘ程度以下が
望ましい。
又、熱酸化シリコン膜３の厚さを大きくしようとすると
、長時間高温で熱処理をせねにならず、この熱処理によ
りＰ＋シリコンウェーハ１に含まれるボロンかエピタキ
シャル単結晶シリコン膜２中に熱拡散し、−Ｐ＋シリコ
ンウェーハをエツチングする際単結晶シリコン膜２とＰ
＋シリコンウェーハの異面でエツチングがうまく停止し
ないという欠点をもたらす。従って、熱酸化シリコン膜
３はうすくしておき、４５０℃程度の低い温度で形成で
きるＣＶＤ二酸化シリコン膜４を厚くしておくのは、効
果的である。
、長時間高温で熱処理をせねにならず、この熱処理によ
りＰ＋シリコンウェーハ１に含まれるボロンかエピタキ
シャル単結晶シリコン膜２中に熱拡散し、−Ｐ＋シリコ
ンウェーハをエツチングする際単結晶シリコン膜２とＰ
＋シリコンウェーハの異面でエツチングがうまく停止し
ないという欠点をもたらす。従って、熱酸化シリコン膜
３はうすくしておき、４５０℃程度の低い温度で形成で
きるＣＶＤ二酸化シリコン膜４を厚くしておくのは、効
果的である。
このように、良好なシリコン−絶縁膜界面を得るのに必
要な熱酸化シリコン膜３と、ガラス層６からの不純物混
入防止に必要なＣＶＤ窒化シリコン膜５の間に数μｍの
厚いＣＶＤ二酸化シリコン膜４を形成することによシ、
単結晶シリコン膜２が１μｍとうずくでもガラス層６の
不完全性に起因する単結晶シリコン膜２の微小なうねシ
を低減することができ、平坦性の良い大面積＾品質の単
結晶シリコン膜を絶縁体上に形成することができる。
要な熱酸化シリコン膜３と、ガラス層６からの不純物混
入防止に必要なＣＶＤ窒化シリコン膜５の間に数μｍの
厚いＣＶＤ二酸化シリコン膜４を形成することによシ、
単結晶シリコン膜２が１μｍとうずくでもガラス層６の
不完全性に起因する単結晶シリコン膜２の微小なうねシ
を低減することができ、平坦性の良い大面積＾品質の単
結晶シリコン膜を絶縁体上に形成することができる。
以上の実施例↑は二酸化シリコン膜および窒化シリコン
膜の堆積にＣＶＤ法を用いだが、例えばスパッター法の
ような低温で膜形成できる方法を用いても良い。
膜の堆積にＣＶＤ法を用いだが、例えばスパッター法の
ような低温で膜形成できる方法を用いても良い。
以上述べたように、本発明によれば平坦性の良い大面積
高品質の単結晶シリコン膜が絶縁体上に形成でき、本発
明はデバイスの高速化、三次元化等をめざした半導体装
置用基板の製造分野に与える効果は大である。
高品質の単結晶シリコン膜が絶縁体上に形成でき、本発
明はデバイスの高速化、三次元化等をめざした半導体装
置用基板の製造分野に与える効果は大である。
第１図ないし第１図は本発明の半導体装置用基板の製造
工程を説明するための模式的断面図である。 ＩＰ＋シリコンウェーノー ２ エピタキシャル単結晶シリコン膜 ３ 熱酸化シリコン膜 ４ ＣＶＤ二酸化シリコン膜 Ｓ ＣＶＤ中化中ソシリコ ン膜ガラス層 ７ ｎ型シリコンウエーノ〜 代理人方理士内原 晋 〜
工程を説明するための模式的断面図である。 ＩＰ＋シリコンウェーノー ２ エピタキシャル単結晶シリコン膜 ３ 熱酸化シリコン膜 ４ ＣＶＤ二酸化シリコン膜 Ｓ ＣＶＤ中化中ソシリコ ン膜ガラス層 ７ ｎ型シリコンウエーノ〜 代理人方理士内原 晋 〜
Claims (1)
- 表面に少なくともエピタキシャル単結晶シリコン膜およ
び該エピタキシャル単結晶シリコン膜上に絶縁体膜を倫
えたシリコンウエーノ・からなる基板甲と、支持用基板
乙とを用意し、基板甲と基板乙とを、その間に接Ｎ層を
設けることによって固着したのち、基板甲におけるシリ
コンウエーノ・を除去することにより絶縁体上に単結晶
シリコン膜を形成する方法において、基板甲における絶
縁体膜としで、エピタキシャル単結晶シリコン膜表面を
熱酸化して熱酸化シリコン膜を形成したのち、該熱酸化
シリコン膜上に、二酸化シリコン膜を堆積し、さらに該
ニ酸化シリコン膜上に窒化シリコン膜を堆積し７てなる
構造の絶縁体膜を用いることを特徴とする半導体装置用
基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58001874A JPS59126639A (ja) | 1983-01-10 | 1983-01-10 | 半導体装置用基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58001874A JPS59126639A (ja) | 1983-01-10 | 1983-01-10 | 半導体装置用基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59126639A true JPS59126639A (ja) | 1984-07-21 |
Family
ID=11513696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58001874A Pending JPS59126639A (ja) | 1983-01-10 | 1983-01-10 | 半導体装置用基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59126639A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1991017471A1 (en) * | 1990-04-27 | 1991-11-14 | Japan As Represented By Director General Of Agency Of Industrial Science And Technology | Optical valve device |
| US5233211A (en) * | 1990-10-16 | 1993-08-03 | Agency Of Industrial Science And Technology | Semiconductor device for driving a light valve |
| US5347154A (en) * | 1990-11-15 | 1994-09-13 | Seiko Instruments Inc. | Light valve device using semiconductive composite substrate |
| US5434433A (en) * | 1992-08-19 | 1995-07-18 | Seiko Instruments Inc. | Semiconductor device for a light wave |
| US5574292A (en) * | 1992-05-13 | 1996-11-12 | Seiko Instruments Inc. | Semiconductor device with monosilicon layer |
| US5618739A (en) * | 1990-11-15 | 1997-04-08 | Seiko Instruments Inc. | Method of making light valve device using semiconductive composite substrate |
| US5633176A (en) * | 1992-08-19 | 1997-05-27 | Seiko Instruments Inc. | Method of producing a semiconductor device for a light valve |
| US5637187A (en) * | 1990-09-05 | 1997-06-10 | Seiko Instruments Inc. | Light valve device making |
| WO1998052255A1 (de) * | 1997-05-12 | 1998-11-19 | Robert Bosch Gmbh | Hochfrequenz-halbleiterlasermodul |
| US6191476B1 (en) | 1992-10-21 | 2001-02-20 | Seiko Instruments Inc. | Semiconductor device |
-
1983
- 1983-01-10 JP JP58001874A patent/JPS59126639A/ja active Pending
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1991017471A1 (en) * | 1990-04-27 | 1991-11-14 | Japan As Represented By Director General Of Agency Of Industrial Science And Technology | Optical valve device |
| US5982461A (en) * | 1990-04-27 | 1999-11-09 | Hayashi; Yutaka | Light valve device |
| US6067062A (en) * | 1990-09-05 | 2000-05-23 | Seiko Instruments Inc. | Light valve device |
| US5637187A (en) * | 1990-09-05 | 1997-06-10 | Seiko Instruments Inc. | Light valve device making |
| USRE36836E (en) * | 1990-10-16 | 2000-08-29 | Agency Of Industrial Science And Technology | Semiconductor device for driving a light valve |
| US5759878A (en) * | 1990-10-16 | 1998-06-02 | Agency Of Industrial Science And Technology | Method of fabricating semiconductor device having epitaxially grown semiconductor single crystal film |
| US5233211A (en) * | 1990-10-16 | 1993-08-03 | Agency Of Industrial Science And Technology | Semiconductor device for driving a light valve |
| US5926699A (en) * | 1990-10-16 | 1999-07-20 | Agency Of Industrial Science And Technology | Method of fabricating semiconductor device having stacked layer substrate |
| US5572045A (en) * | 1990-11-15 | 1996-11-05 | Seiko Instruments Inc. | Light valve device using semiconductive composite substrate |
| US5618739A (en) * | 1990-11-15 | 1997-04-08 | Seiko Instruments Inc. | Method of making light valve device using semiconductive composite substrate |
| US5486708A (en) * | 1990-11-15 | 1996-01-23 | Seiko Instruments Inc. | Light valve device using semiconductive composite substrate |
| US5347154A (en) * | 1990-11-15 | 1994-09-13 | Seiko Instruments Inc. | Light valve device using semiconductive composite substrate |
| US5728591A (en) * | 1990-11-15 | 1998-03-17 | Seiko Instruments Inc. | Process for manufacturing light valve device using semiconductive composite substrate |
| US5574292A (en) * | 1992-05-13 | 1996-11-12 | Seiko Instruments Inc. | Semiconductor device with monosilicon layer |
| US5633176A (en) * | 1992-08-19 | 1997-05-27 | Seiko Instruments Inc. | Method of producing a semiconductor device for a light valve |
| US5434433A (en) * | 1992-08-19 | 1995-07-18 | Seiko Instruments Inc. | Semiconductor device for a light wave |
| US6187605B1 (en) | 1992-08-19 | 2001-02-13 | Seiko Instruments Inc. | Method of forming a semiconductor device for a light valve |
| US6191476B1 (en) | 1992-10-21 | 2001-02-20 | Seiko Instruments Inc. | Semiconductor device |
| WO1998052255A1 (de) * | 1997-05-12 | 1998-11-19 | Robert Bosch Gmbh | Hochfrequenz-halbleiterlasermodul |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900003830B1 (ko) | 실리콘판 또는 이산화실리콘판의 접착방법 | |
| JP3416163B2 (ja) | 半導体基板及びその作製方法 | |
| JPH09312245A (ja) | 薄膜堆積基板および薄膜堆積基板の作製方法 | |
| JPS59126639A (ja) | 半導体装置用基板の製造方法 | |
| JPH098124A (ja) | 絶縁分離基板及びその製造方法 | |
| US4972251A (en) | Multilayer glass passivation structure and method for forming the same | |
| JPH01136328A (ja) | 半導体基板の製造方法 | |
| JPH0964319A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JPH0770472B2 (ja) | 半導体基板の製造方法 | |
| JPH03181115A (ja) | 半導体基板の製造方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JPH056883A (ja) | 半導体基板の製造方法 | |
| CN114496733B (zh) | 一种高电阻率复合衬底、制备方法及电子元器件 | |
| JPH04148525A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JPH03125458A (ja) | 単結晶領域の形成方法及びそれを用いた結晶物品 | |
| JP2608443B2 (ja) | 半導体ウエハの製造方法 | |
| JPH01115143A (ja) | 半導体基板の製造方法 | |
| JPH0342814A (ja) | 半導体基板の製造方法 | |
| JPH03265157A (ja) | 半導体基板の製造方法 | |
| JPH0828487B2 (ja) | 半導体装置の製造方法 | |
| JPH03250666A (ja) | 半導体膜の製造方法 | |
| JP2532252B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPS6337652A (ja) | 半導体デバイス用基板の接着方法 | |
| JPH06338604A (ja) | 半導体基板の製造方法 | |
| JPS59197129A (ja) | 半導体装置の製造方法 |