JPH06148686A - マトリクス回路駆動装置およびその製造方法 - Google Patents
マトリクス回路駆動装置およびその製造方法Info
- Publication number
- JPH06148686A JPH06148686A JP31799692A JP31799692A JPH06148686A JP H06148686 A JPH06148686 A JP H06148686A JP 31799692 A JP31799692 A JP 31799692A JP 31799692 A JP31799692 A JP 31799692A JP H06148686 A JPH06148686 A JP H06148686A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- matrix circuit
- film transistor
- amorphous silicon
- semiconductor thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 title claims description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000010409 thin film Substances 0.000 claims abstract description 148
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 31
- 239000010408 film Substances 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 230000001678 irradiating effect Effects 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 38
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 18
- 239000011521 glass Substances 0.000 abstract description 10
- 239000010410 layer Substances 0.000 description 16
- 239000012535 impurity Substances 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- -1 phosphorus ions Chemical class 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 装置自体を小型化する。
【構成】 液晶表示用薄膜トランジスタでは半導体薄膜
２１の下側にゲート電極１２を設け、駆動回路用薄膜ト
ランジスタでは半導体薄膜２２の上側にゲート電極２４
を設けている。そして、両半導体薄膜２１、２２を当初
アモルファスシリコン薄膜１５、１６によって形成し、
ガラス基板１１の下面側からゲート電極１２をレーザ遮
光層としてエキシマレーザを照射すると、半導体薄膜２
１のチャネル領域２１ａが結晶化せず、半導体薄膜２２
の全部が結晶化する。すなわち、半導体薄膜２１にエキ
シマレーザを照射しても、そのチャネル領域２１ａをア
モルファスシリコン薄膜としてそのまま残すことがで
き、このため液晶表示用薄膜トランジスタ形成領域と駆
動回路用薄膜トランジスタ形成領域とを可及的に近づけ
ても何ら問題がなく、したがって装置自体を小型化する
ことができる。
２１の下側にゲート電極１２を設け、駆動回路用薄膜ト
ランジスタでは半導体薄膜２２の上側にゲート電極２４
を設けている。そして、両半導体薄膜２１、２２を当初
アモルファスシリコン薄膜１５、１６によって形成し、
ガラス基板１１の下面側からゲート電極１２をレーザ遮
光層としてエキシマレーザを照射すると、半導体薄膜２
１のチャネル領域２１ａが結晶化せず、半導体薄膜２２
の全部が結晶化する。すなわち、半導体薄膜２１にエキ
シマレーザを照射しても、そのチャネル領域２１ａをア
モルファスシリコン薄膜としてそのまま残すことがで
き、このため液晶表示用薄膜トランジスタ形成領域と駆
動回路用薄膜トランジスタ形成領域とを可及的に近づけ
ても何ら問題がなく、したがって装置自体を小型化する
ことができる。
Description
【０００１】
【産業上の利用分野】この発明はマトリクス回路駆動装
置およびその製造方法に関する。
置およびその製造方法に関する。
【０００２】
【従来の技術】例えばアクティブマトリクス型液晶表示
装置には、画素表示部（マトリクス回路部）とこの画素
表示部を駆動する駆動回路部とを薄膜トランジスタによ
って構成してなるマトリクス回路駆動装置を備えたもの
がある。
装置には、画素表示部（マトリクス回路部）とこの画素
表示部を駆動する駆動回路部とを薄膜トランジスタによ
って構成してなるマトリクス回路駆動装置を備えたもの
がある。
【０００３】図２は従来のこのようなマトリクス回路駆
動装置の概略構成を示したものである。このマトリクス
回路駆動装置は、１枚のガラス基板（透明基板）１の上
面に表示部領域２、ゲート駆動回路部３およびドレイン
駆動回路部４が設けられた構造となっている。このうち
表示部領域２は、行方向に走査ライン５が列方向に表示
ライン６がそれぞれ設けられ、走査ライン５と表示ライ
ン６との各交点に対応する各画素（液晶）７ごと（図で
は１ヵ所のみ示している）に画素表示用薄膜トランジス
タ８が設けられた構造となっている。ゲート駆動回路部
３は、走査ライン５の一端部に接続されたゲート駆動回
路用薄膜トランジスタ（図示せず）を備えている。ドレ
イン駆動回路部４は、表示ライン６の一端部に接続され
たドレイン駆動回路用薄膜トランジスタ（図示せず）を
備えている。そして、画素表示用薄膜トランジスタ８が
オンになると、画素７の静電容量部に表示データが電荷
の形で書き込まれ、画素表示用薄膜トランジスタ８がオ
フになると、書き込まれた電荷により画素７が駆動され
るようになっている。
動装置の概略構成を示したものである。このマトリクス
回路駆動装置は、１枚のガラス基板（透明基板）１の上
面に表示部領域２、ゲート駆動回路部３およびドレイン
駆動回路部４が設けられた構造となっている。このうち
表示部領域２は、行方向に走査ライン５が列方向に表示
ライン６がそれぞれ設けられ、走査ライン５と表示ライ
ン６との各交点に対応する各画素（液晶）７ごと（図で
は１ヵ所のみ示している）に画素表示用薄膜トランジス
タ８が設けられた構造となっている。ゲート駆動回路部
３は、走査ライン５の一端部に接続されたゲート駆動回
路用薄膜トランジスタ（図示せず）を備えている。ドレ
イン駆動回路部４は、表示ライン６の一端部に接続され
たドレイン駆動回路用薄膜トランジスタ（図示せず）を
備えている。そして、画素表示用薄膜トランジスタ８が
オンになると、画素７の静電容量部に表示データが電荷
の形で書き込まれ、画素表示用薄膜トランジスタ８がオ
フになると、書き込まれた電荷により画素７が駆動され
るようになっている。
【０００４】ところで、このようなマトリクス回路駆動
装置では、画素表示用薄膜トランジスタと駆動回路用薄
膜トランジスタとで要求される特性に違いがある関係か
ら、画素表示用薄膜トランジスタを消費電流の小さいア
モルファスシリコン薄膜を活性層とする薄膜トランジス
タによって形成し、駆動回路用薄膜トランジスタを移動
度の高いポリシリコン薄膜を活性層とする薄膜トランジ
スタによって形成している。この場合、要求される特性
が相違する２種類の薄膜トランジスタを１枚のガラス基
板上の異なる平面領域に形成することになるが、従来で
は、ガラス基板の上面全体にアモルファスシリコン薄膜
を堆積し、このアモルファスシリコン薄膜のうち駆動回
路用薄膜トランジスタ形成領域に対応する部分にエキシ
マレーザを照射することにより、駆動回路用薄膜トラン
ジスタ形成領域に対応する部分のアモルファスシリコン
薄膜のみを結晶化してポリシリコン薄膜としている。
装置では、画素表示用薄膜トランジスタと駆動回路用薄
膜トランジスタとで要求される特性に違いがある関係か
ら、画素表示用薄膜トランジスタを消費電流の小さいア
モルファスシリコン薄膜を活性層とする薄膜トランジス
タによって形成し、駆動回路用薄膜トランジスタを移動
度の高いポリシリコン薄膜を活性層とする薄膜トランジ
スタによって形成している。この場合、要求される特性
が相違する２種類の薄膜トランジスタを１枚のガラス基
板上の異なる平面領域に形成することになるが、従来で
は、ガラス基板の上面全体にアモルファスシリコン薄膜
を堆積し、このアモルファスシリコン薄膜のうち駆動回
路用薄膜トランジスタ形成領域に対応する部分にエキシ
マレーザを照射することにより、駆動回路用薄膜トラン
ジスタ形成領域に対応する部分のアモルファスシリコン
薄膜のみを結晶化してポリシリコン薄膜としている。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
このようなマトリクス回路駆動装置では、エキシマレー
ザを照射する際に、画素表示用薄膜トランジスタ形成領
域に対応する部分のアモルファスシリコン薄膜にエキシ
マレーザが照射されないようにする必要があり、このた
め画素表示用薄膜トランジスタ形成領域と駆動回路用薄
膜トランジスタ形成領域とを比較的大きく離間させなけ
ればならず、したがってガラス基板すなわち装置自体が
大型化してしまうという問題があった。この発明の目的
は、装置自体を小型化することのできるマトリクス回路
駆動装置およびその製造方法を提供することにある。
このようなマトリクス回路駆動装置では、エキシマレー
ザを照射する際に、画素表示用薄膜トランジスタ形成領
域に対応する部分のアモルファスシリコン薄膜にエキシ
マレーザが照射されないようにする必要があり、このた
め画素表示用薄膜トランジスタ形成領域と駆動回路用薄
膜トランジスタ形成領域とを比較的大きく離間させなけ
ればならず、したがってガラス基板すなわち装置自体が
大型化してしまうという問題があった。この発明の目的
は、装置自体を小型化することのできるマトリクス回路
駆動装置およびその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】請求項１記載の発明は、
透明基板上にマトリクス回路部と該マトリクス回路部を
駆動する駆動回路部とを設けたマトリクス回路駆動装置
において、前記マトリクス回路部をチャネル領域がアモ
ルファスシリコンからなる薄膜トランジスタによって構
成し、かつ前記駆動回路部をポリシリコンからなる薄膜
トランジスタによって構成したものである。請求項４記
載の発明は、透明基板上のマトリクス回路部を構成する
各薄膜トランジスタの少なくともチャネル形成領域対応
部にレーザ遮光層を設け、その上面にアモルファスシリ
コン薄膜を堆積し、該アモルファスシリコン薄膜に前記
透明基板の下面側から前記マトリクス回路部の前記レー
ザ遮光層をマスクとしてレーザを照射することにより、
前記レーザ遮光層対応部のみをアモルファスシリコン薄
膜として残し他の部分を結晶化してポリシリコン薄膜と
なし、少なくともチャネル領域がアモルファスシリコン
からなる薄膜トランジスタから構成されるマトリクス回
路部と、チャネル領域がポリシリコン薄膜からなる薄膜
トランジスタから構成される駆動回路部を形成するよう
にしたものである。
透明基板上にマトリクス回路部と該マトリクス回路部を
駆動する駆動回路部とを設けたマトリクス回路駆動装置
において、前記マトリクス回路部をチャネル領域がアモ
ルファスシリコンからなる薄膜トランジスタによって構
成し、かつ前記駆動回路部をポリシリコンからなる薄膜
トランジスタによって構成したものである。請求項４記
載の発明は、透明基板上のマトリクス回路部を構成する
各薄膜トランジスタの少なくともチャネル形成領域対応
部にレーザ遮光層を設け、その上面にアモルファスシリ
コン薄膜を堆積し、該アモルファスシリコン薄膜に前記
透明基板の下面側から前記マトリクス回路部の前記レー
ザ遮光層をマスクとしてレーザを照射することにより、
前記レーザ遮光層対応部のみをアモルファスシリコン薄
膜として残し他の部分を結晶化してポリシリコン薄膜と
なし、少なくともチャネル領域がアモルファスシリコン
からなる薄膜トランジスタから構成されるマトリクス回
路部と、チャネル領域がポリシリコン薄膜からなる薄膜
トランジスタから構成される駆動回路部を形成するよう
にしたものである。
【０００７】
【作用】この発明によれば、マトリクス回路部にはレー
ザ遮光層が半導体薄膜の下側に設けられることになるの
で、マトリクス回路部の半導体薄膜および駆動回路部の
半導体薄膜を当初アモルファスシリコン薄膜によって形
成しても、透明基板の下面側からマトリクス回路部のレ
ーザ遮光層をマスクとしてレーザを照射することによ
り、マトリクス回路部の半導体薄膜のチャネル領域が結
晶化しないようにすることができるとともに、駆動回路
部の半導体薄膜の全部を結晶化してポリシリコン薄膜と
することができる。すなわち、マトリクス回路部の半導
体薄膜にレーザを照射しても、マトリクス回路部のレー
ザ遮光層がマスクとしての役目を果たすことにより、マ
トリクス回路部の半導体薄膜のチャネル領域をアモルフ
ァスシリコン薄膜としてそのまま残すことができ、この
ためマトリクス回路部形成領域と駆動回路部形成領域と
を可及的に近づけても何ら問題がなく、したがって装置
自体を小型化することができる。
ザ遮光層が半導体薄膜の下側に設けられることになるの
で、マトリクス回路部の半導体薄膜および駆動回路部の
半導体薄膜を当初アモルファスシリコン薄膜によって形
成しても、透明基板の下面側からマトリクス回路部のレ
ーザ遮光層をマスクとしてレーザを照射することによ
り、マトリクス回路部の半導体薄膜のチャネル領域が結
晶化しないようにすることができるとともに、駆動回路
部の半導体薄膜の全部を結晶化してポリシリコン薄膜と
することができる。すなわち、マトリクス回路部の半導
体薄膜にレーザを照射しても、マトリクス回路部のレー
ザ遮光層がマスクとしての役目を果たすことにより、マ
トリクス回路部の半導体薄膜のチャネル領域をアモルフ
ァスシリコン薄膜としてそのまま残すことができ、この
ためマトリクス回路部形成領域と駆動回路部形成領域と
を可及的に近づけても何ら問題がなく、したがって装置
自体を小型化することができる。
【０００８】
【実施例】図１（Ａ）〜（Ｃ）はそれぞれこの発明の一
実施例におけるマトリクス回路駆動装置の各製造工程を
示したものである。そこで、これらの図を順に参照しな
がら、マトリクス回路駆動装置の構造についてその製造
方法と併せ説明する。
実施例におけるマトリクス回路駆動装置の各製造工程を
示したものである。そこで、これらの図を順に参照しな
がら、マトリクス回路駆動装置の構造についてその製造
方法と併せ説明する。
【０００９】まず、図１（Ａ）に示すように、ガラス基
板（透明基板）１１の上面にクロムからなる画素表示用
薄膜トランジスタのゲート電極（レーザ遮光層）１２を
１０００Å程度の厚さにパターン形成する。次に、全表
面にプラズマＣＶＤ法により窒化シリコンからなる画素
表示用薄膜トランジスタのゲート絶縁膜１３を４０００
Å程度の厚さに堆積し、次いでその上面全体に同じくプ
ラズマＣＶＤ法によりアモルファスシリコン薄膜１４を
５００Å程度の厚さに堆積する。次に、素子分離するこ
とにより、画素表示用薄膜トランジスタの半導体薄膜を
形成するためのアモルファスシリコン薄膜１５と駆動回
路用薄膜トランジスタの半導体薄膜を形成するためのア
モルファスシリコン薄膜１６とをパターン形成する。次
に、アモルファスシリコン薄膜１５、１６の各中央部の
上面にフォトレジスト膜１７、１８をパターン形成す
る。この場合、図１（Ａ）において右側のフォトレジス
ト膜１７の幅をその下側のゲート電極１２の幅よりもあ
る程度小さくする。次に、フォトレジスト膜１７、１８
をマスクとして不純物を注入し、フォトレジスト膜１７
の両側におけるアモルファスシリコン薄膜１５を不純物
注入領域１５ａとするとともに、フォトレジスト膜１８
の両側におけるアモルファスシリコン薄膜１６を不純物
注入領域１６ａとする。この場合、不純物としてリンイ
オンを注入すると、ＮＭＯＳ薄膜トランジスタが製造さ
れることとなり、ボロンイオンを注入すると、ＰＭＯＳ
薄膜トランジスタが製造されることとなる。この後、フ
ォトレジスト膜１７、１８を剥離する。
板（透明基板）１１の上面にクロムからなる画素表示用
薄膜トランジスタのゲート電極（レーザ遮光層）１２を
１０００Å程度の厚さにパターン形成する。次に、全表
面にプラズマＣＶＤ法により窒化シリコンからなる画素
表示用薄膜トランジスタのゲート絶縁膜１３を４０００
Å程度の厚さに堆積し、次いでその上面全体に同じくプ
ラズマＣＶＤ法によりアモルファスシリコン薄膜１４を
５００Å程度の厚さに堆積する。次に、素子分離するこ
とにより、画素表示用薄膜トランジスタの半導体薄膜を
形成するためのアモルファスシリコン薄膜１５と駆動回
路用薄膜トランジスタの半導体薄膜を形成するためのア
モルファスシリコン薄膜１６とをパターン形成する。次
に、アモルファスシリコン薄膜１５、１６の各中央部の
上面にフォトレジスト膜１７、１８をパターン形成す
る。この場合、図１（Ａ）において右側のフォトレジス
ト膜１７の幅をその下側のゲート電極１２の幅よりもあ
る程度小さくする。次に、フォトレジスト膜１７、１８
をマスクとして不純物を注入し、フォトレジスト膜１７
の両側におけるアモルファスシリコン薄膜１５を不純物
注入領域１５ａとするとともに、フォトレジスト膜１８
の両側におけるアモルファスシリコン薄膜１６を不純物
注入領域１６ａとする。この場合、不純物としてリンイ
オンを注入すると、ＮＭＯＳ薄膜トランジスタが製造さ
れることとなり、ボロンイオンを注入すると、ＰＭＯＳ
薄膜トランジスタが製造されることとなる。この後、フ
ォトレジスト膜１７、１８を剥離する。
【００１０】次に、図１（Ｂ）に示すように、ガラス基
板１１の下面側からエキシマレーザを照射する。する
と、画素表示用薄膜トランジスタの半導体薄膜２１の場
合には、その中央部の下側に存在するゲート電極１２が
マスクとしての役目を果たすことにより、ゲート電極１
２の両側におけるアモルファスシリコン薄膜にのみエキ
シマレーザが照射され、アモルファスシリコン薄膜の不
純物注入領域の一部が結晶化するとともに、不純物の活
性化が行なわれる。したがって、画素表示用薄膜トラン
ジスタの半導体薄膜２１は、不純物が注入されないアモ
ルファスシリコン薄膜からなるチャネル領域２１ａの両
側に不純物が注入されたアモルファスシリコン薄膜から
なるソース・ドレイン領域２１ｂが形成され、その両側
に不純物が注入されて活性化されたポリシリコン薄膜か
らなるソース・ドレイン領域２１ｃが形成された構造と
なる。一方、駆動回路用薄膜トランジスタの半導体薄膜
２２の場合には、全体にエキシマレーザが照射され、ア
モルファスシリコン薄膜が全体的に結晶化してポリシリ
コン薄膜に変化するとともに、不純物の活性化が行なわ
れる。したがって、駆動回路用薄膜トランジスタの半導
体薄膜２２は、不純物が注入されないポリシリコン薄膜
からなるチャネル領域２２ａの両側に不純物が注入され
て活性化されたポリシリコン薄膜からなるソース・ドレ
イン領域２２ｂが形成された構造となる。
板１１の下面側からエキシマレーザを照射する。する
と、画素表示用薄膜トランジスタの半導体薄膜２１の場
合には、その中央部の下側に存在するゲート電極１２が
マスクとしての役目を果たすことにより、ゲート電極１
２の両側におけるアモルファスシリコン薄膜にのみエキ
シマレーザが照射され、アモルファスシリコン薄膜の不
純物注入領域の一部が結晶化するとともに、不純物の活
性化が行なわれる。したがって、画素表示用薄膜トラン
ジスタの半導体薄膜２１は、不純物が注入されないアモ
ルファスシリコン薄膜からなるチャネル領域２１ａの両
側に不純物が注入されたアモルファスシリコン薄膜から
なるソース・ドレイン領域２１ｂが形成され、その両側
に不純物が注入されて活性化されたポリシリコン薄膜か
らなるソース・ドレイン領域２１ｃが形成された構造と
なる。一方、駆動回路用薄膜トランジスタの半導体薄膜
２２の場合には、全体にエキシマレーザが照射され、ア
モルファスシリコン薄膜が全体的に結晶化してポリシリ
コン薄膜に変化するとともに、不純物の活性化が行なわ
れる。したがって、駆動回路用薄膜トランジスタの半導
体薄膜２２は、不純物が注入されないポリシリコン薄膜
からなるチャネル領域２２ａの両側に不純物が注入され
て活性化されたポリシリコン薄膜からなるソース・ドレ
イン領域２２ｂが形成された構造となる。
【００１１】次に、図１（Ｃ）に示すように、全表面に
スパッタ法により酸化シリコンからなる駆動回路用薄膜
トランジスタのゲート絶縁膜２３を１０００Å程度の厚
さに堆積する。次に、駆動回路用薄膜トランジスタの半
導体薄膜２２のチャネル領域２２ａに対応する部分のゲ
ート絶縁膜２３の上面にクロムからなる駆動回路用薄膜
トランジスタのゲート電極２４を１０００Å程度の厚さ
にパターン形成する。次に、全表面にプラズマＣＶＤ法
により窒化シリコンからなる層間絶縁膜２５を３０００
Å程度の厚さに堆積する。次に、液晶表示用薄膜トラン
ジスタの半導体薄膜２１のソース・ドレイン領域２１ｃ
に対応する部分の層間絶縁膜２５およびゲート絶縁膜２
３にコンタクトホール２６を形成するとともに、駆動回
路用薄膜トランジスタの半導体薄膜２２のソース・ドレ
イン領域２２ｂに対応する部分の層間絶縁膜２５および
ゲート絶縁膜２３にコンタクトホール２７を形成する。
次に、コンタクトホール２６を通して液晶表示用薄膜ト
ランジスタの半導体薄膜２１のソース・ドレイン領域２
１ｃと接続されるアルミニウムからなるソース・ドレイ
ン電極２８を層間絶縁膜２５の上面に５０００Å程度の
厚さにパターン形成するとともに、コンタクトホール２
７を通して駆動回路用薄膜トランジスタの半導体薄膜２
２のソース・ドレイン領域２２ｂと接続される同じくア
ルミニウムからなるソース・ドレイン電極２９を層間絶
縁膜２５の上面に５０００Å程度の厚さにパターン形成
する。かくして、マトリクス回路駆動装置が製造され
る。
スパッタ法により酸化シリコンからなる駆動回路用薄膜
トランジスタのゲート絶縁膜２３を１０００Å程度の厚
さに堆積する。次に、駆動回路用薄膜トランジスタの半
導体薄膜２２のチャネル領域２２ａに対応する部分のゲ
ート絶縁膜２３の上面にクロムからなる駆動回路用薄膜
トランジスタのゲート電極２４を１０００Å程度の厚さ
にパターン形成する。次に、全表面にプラズマＣＶＤ法
により窒化シリコンからなる層間絶縁膜２５を３０００
Å程度の厚さに堆積する。次に、液晶表示用薄膜トラン
ジスタの半導体薄膜２１のソース・ドレイン領域２１ｃ
に対応する部分の層間絶縁膜２５およびゲート絶縁膜２
３にコンタクトホール２６を形成するとともに、駆動回
路用薄膜トランジスタの半導体薄膜２２のソース・ドレ
イン領域２２ｂに対応する部分の層間絶縁膜２５および
ゲート絶縁膜２３にコンタクトホール２７を形成する。
次に、コンタクトホール２６を通して液晶表示用薄膜ト
ランジスタの半導体薄膜２１のソース・ドレイン領域２
１ｃと接続されるアルミニウムからなるソース・ドレイ
ン電極２８を層間絶縁膜２５の上面に５０００Å程度の
厚さにパターン形成するとともに、コンタクトホール２
７を通して駆動回路用薄膜トランジスタの半導体薄膜２
２のソース・ドレイン領域２２ｂと接続される同じくア
ルミニウムからなるソース・ドレイン電極２９を層間絶
縁膜２５の上面に５０００Å程度の厚さにパターン形成
する。かくして、マトリクス回路駆動装置が製造され
る。
【００１２】このように、このマトリクス回路駆動装置
では、液晶表示用薄膜トランジスタの場合には半導体薄
膜２１の下側にレーザ遮光層となるゲート電極１２を設
け、駆動回路用薄膜トランジスタの場合には半導体薄膜
２２の上側にゲート電極２４を設けているので、液晶表
示用薄膜トランジスタの半導体薄膜２１および駆動回路
用薄膜トランジスタの半導体薄膜２２を当初アモルファ
スシリコン薄膜によって形成しても、ガラス基板１１の
下面側から液晶表示用薄膜トランジスタのゲート電極１
２をマスクとしてエキシマレーザを照射することによ
り、液晶表示用薄膜トランジスタの半導体薄膜２１のチ
ャネル領域２１ａが結晶化しないようにすることができ
るとともに、駆動回路用薄膜トランジスタの半導体薄膜
２２の全部を結晶化してポリシリコン薄膜とすることが
できる。すなわち、液晶表示用薄膜トランジスタの半導
体薄膜２１にエキシマレーザを照射しても、液晶表示用
薄膜トランジスタのゲート電極１２がマスクとしての役
目を果たすことにより、液晶表示用薄膜トランジスタの
半導体薄膜２１のチャネル領域２１ａをアモルファスシ
リコン薄膜としてそのまま残すことができ、このため液
晶表示用薄膜トランジスタ形成領域と駆動回路用薄膜ト
ランジスタ形成領域とを可及的に近づけても何ら問題が
なく、したがって装置自体を小型化することができる。
しかも、エキシマレーザはガラス基板１１の下面側から
照射するので、ゲート電極１２をレーザ遮光層に兼用す
ることができ、、生産性がよい。
では、液晶表示用薄膜トランジスタの場合には半導体薄
膜２１の下側にレーザ遮光層となるゲート電極１２を設
け、駆動回路用薄膜トランジスタの場合には半導体薄膜
２２の上側にゲート電極２４を設けているので、液晶表
示用薄膜トランジスタの半導体薄膜２１および駆動回路
用薄膜トランジスタの半導体薄膜２２を当初アモルファ
スシリコン薄膜によって形成しても、ガラス基板１１の
下面側から液晶表示用薄膜トランジスタのゲート電極１
２をマスクとしてエキシマレーザを照射することによ
り、液晶表示用薄膜トランジスタの半導体薄膜２１のチ
ャネル領域２１ａが結晶化しないようにすることができ
るとともに、駆動回路用薄膜トランジスタの半導体薄膜
２２の全部を結晶化してポリシリコン薄膜とすることが
できる。すなわち、液晶表示用薄膜トランジスタの半導
体薄膜２１にエキシマレーザを照射しても、液晶表示用
薄膜トランジスタのゲート電極１２がマスクとしての役
目を果たすことにより、液晶表示用薄膜トランジスタの
半導体薄膜２１のチャネル領域２１ａをアモルファスシ
リコン薄膜としてそのまま残すことができ、このため液
晶表示用薄膜トランジスタ形成領域と駆動回路用薄膜ト
ランジスタ形成領域とを可及的に近づけても何ら問題が
なく、したがって装置自体を小型化することができる。
しかも、エキシマレーザはガラス基板１１の下面側から
照射するので、ゲート電極１２をレーザ遮光層に兼用す
ることができ、、生産性がよい。
【００１３】また、このマトリクス回路駆動装置では、
液晶表示用薄膜トランジスタの場合には半導体薄膜２１
の下側にゲート絶縁膜１３を設け、駆動回路用薄膜トラ
ンジスタの場合には半導体薄膜２２の上側にゲート絶縁
膜２３を設けているので、両ゲート絶縁膜１３、２３を
同種の材料によって形成することもできるが、互いに異
なる材料によって形成することもできる。そこで、既に
説明したように、液晶表示用薄膜トランジスタのゲート
絶縁膜１３を窒化シリコンによって形成し、駆動回路用
薄膜トランジスタのゲート絶縁膜２３を酸化シリコンに
よって形成すると、各薄膜トランジスタに最適のゲート
絶縁膜を形成することができる。
液晶表示用薄膜トランジスタの場合には半導体薄膜２１
の下側にゲート絶縁膜１３を設け、駆動回路用薄膜トラ
ンジスタの場合には半導体薄膜２２の上側にゲート絶縁
膜２３を設けているので、両ゲート絶縁膜１３、２３を
同種の材料によって形成することもできるが、互いに異
なる材料によって形成することもできる。そこで、既に
説明したように、液晶表示用薄膜トランジスタのゲート
絶縁膜１３を窒化シリコンによって形成し、駆動回路用
薄膜トランジスタのゲート絶縁膜２３を酸化シリコンに
よって形成すると、各薄膜トランジスタに最適のゲート
絶縁膜を形成することができる。
【００１４】なお、上記実施例では、ゲート電極１２を
レーザ遮光層とする場合で説明したが、レーザ遮光層を
ゲート電極とは別部材として形成してもよい。また、駆
動回路部をＮＭＯＳ薄膜トランジスタまたはＰＭＯＳ薄
膜トランジスタによって構成した場合について説明した
が、ＮＭＯＳ薄膜トランジスタとＰＭＯＳ薄膜トランジ
スタとからなるＣＭＯＳ薄膜トランジスタによって構成
するようにしてもよい。また、この発明は液晶表示装置
に限らず、薄膜トランジスタメモリやイメージセンサ等
にも幅広く適用することができる。
レーザ遮光層とする場合で説明したが、レーザ遮光層を
ゲート電極とは別部材として形成してもよい。また、駆
動回路部をＮＭＯＳ薄膜トランジスタまたはＰＭＯＳ薄
膜トランジスタによって構成した場合について説明した
が、ＮＭＯＳ薄膜トランジスタとＰＭＯＳ薄膜トランジ
スタとからなるＣＭＯＳ薄膜トランジスタによって構成
するようにしてもよい。また、この発明は液晶表示装置
に限らず、薄膜トランジスタメモリやイメージセンサ等
にも幅広く適用することができる。
【００１５】
【発明の効果】以上説明したように、この発明によれ
ば、マトリクス回路部の半導体薄膜にレーザを照射して
も、マトリクス回路部のレーザ遮光層がマスクとしての
役目を果たすことにより、マトリクス回路部の半導体薄
膜のチャネル領域をアモルファスシリコン薄膜としてそ
のまま残すことができるので、マトリクス回路部形成領
域と駆動回路部形成領域とを可及的に近づけても何ら問
題がなく、したがって装置自体を小型化することができ
る。
ば、マトリクス回路部の半導体薄膜にレーザを照射して
も、マトリクス回路部のレーザ遮光層がマスクとしての
役目を果たすことにより、マトリクス回路部の半導体薄
膜のチャネル領域をアモルファスシリコン薄膜としてそ
のまま残すことができるので、マトリクス回路部形成領
域と駆動回路部形成領域とを可及的に近づけても何ら問
題がなく、したがって装置自体を小型化することができ
る。
【図１】（Ａ）〜（Ｃ）はそれぞれこの発明の一実施例
におけるマトリクス回路駆動装置の各製造工程を示す断
面図。
におけるマトリクス回路駆動装置の各製造工程を示す断
面図。
【図２】従来のマトリクス回路駆動装置の概略構成図。
１１ ガラス基板（透明基板） １２ ゲート電極（レーザ遮光層） １３ ゲート絶縁膜 ２１ 半導体薄膜 ２２ 半導体薄膜 ２３ ゲート絶縁膜 ２４ ゲート電極
Claims (4)
- 【請求項１】 透明基板上にマトリクス回路部と該マト
リクス回路部を駆動する駆動回路部とを設けたマトリク
ス回路駆動装置において、 前記マトリクス回路部をチャネル領域がアモルファスシ
リコンからなる薄膜トランジスタによって構成し、かつ
前記駆動回路部をポリシリコンからなる薄膜トランジス
タによって構成したことを特徴とするマトリクス回路駆
動装置。 - 【請求項２】 前記マトリクス回路部のゲート絶縁膜は
窒化シリコンからなることを特徴とする請求項１記載の
マトリクス回路駆動装置。 - 【請求項３】 前記駆動回路部のゲート絶縁膜は酸化シ
リコンからなることを特徴とする請求項１記載のマトリ
クス回路駆動装置。 - 【請求項４】 透明基板上のマトリクス回路部を構成す
る各薄膜トランジスタの少なくともチャネル形成領域対
応部にレーザ遮光層を設け、その上面にアモルファスシ
リコン薄膜を堆積し、該アモルファスシリコン薄膜に前
記透明基板の下面側から前記マトリクス回路部の前記レ
ーザ遮光層をマスクとしてレーザを照射することによ
り、前記レーザ遮光層対応部のみをアモルファスシリコ
ン薄膜として残し他の部分を結晶化してポリシリコン薄
膜となし、少なくともチャネル領域がアモルファスシリ
コンからなる薄膜トランジスタから構成されるマトリク
ス回路部と、チャネル領域がポリシリコン薄膜からなる
薄膜トランジスタから構成される駆動回路部を形成する
ことを特徴とするマトリクス回路駆動装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31799692A JP2934717B2 (ja) | 1992-11-04 | 1992-11-04 | マトリクス回路駆動装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31799692A JP2934717B2 (ja) | 1992-11-04 | 1992-11-04 | マトリクス回路駆動装置およびその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9020918A Division JPH09191114A (ja) | 1997-01-21 | 1997-01-21 | 薄膜トランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06148686A true JPH06148686A (ja) | 1994-05-27 |
| JP2934717B2 JP2934717B2 (ja) | 1999-08-16 |
Family
ID=18094324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31799692A Expired - Lifetime JP2934717B2 (ja) | 1992-11-04 | 1992-11-04 | マトリクス回路駆動装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2934717B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5585647A (en) * | 1993-06-29 | 1996-12-17 | Kabushiki Kaisha Toshiba | Integrated circuit device having an insulating substrate, and a liquid crystal display device having an insulating substrate |
| EP0955674A2 (en) | 1998-04-28 | 1999-11-10 | Xerox Corporation | Fabrication of hybrid polycrystalline and amorphous silicon structures |
| JP2008098638A (ja) * | 2006-10-09 | 2008-04-24 | Korea Electronics Telecommun | カルコゲナイド層を持つ薄膜トランジスタ及びその製造方法 |
-
1992
- 1992-11-04 JP JP31799692A patent/JP2934717B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5585647A (en) * | 1993-06-29 | 1996-12-17 | Kabushiki Kaisha Toshiba | Integrated circuit device having an insulating substrate, and a liquid crystal display device having an insulating substrate |
| EP0955674A2 (en) | 1998-04-28 | 1999-11-10 | Xerox Corporation | Fabrication of hybrid polycrystalline and amorphous silicon structures |
| EP0955674A3 (en) * | 1998-04-28 | 2003-11-26 | Xerox Corporation | Fabrication of hybrid polycrystalline and amorphous silicon structures |
| JP2008098638A (ja) * | 2006-10-09 | 2008-04-24 | Korea Electronics Telecommun | カルコゲナイド層を持つ薄膜トランジスタ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2934717B2 (ja) | 1999-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6316787B1 (en) | Semiconductor integrated circuit and fabrication method thereof | |
| JP2650543B2 (ja) | マトリクス回路駆動装置 | |
| US6475837B2 (en) | Electro-optical device | |
| JPH1031235A (ja) | 液晶表示装置 | |
| JPH07104312A (ja) | 液晶表示装置の製造方法 | |
| JP2006184853A (ja) | 表示装置及びその製造方法 | |
| US5767531A (en) | Thin-film transistor, method of fabricating the same, and liquid-crystal display apparatus | |
| JPH1117185A (ja) | 液晶表示装置及びその製造方法 | |
| US7602454B2 (en) | Liquid crystal display and method for fabricating the same | |
| JPH0611729A (ja) | 液晶表示装置およびその製造方法 | |
| JP2934717B2 (ja) | マトリクス回路駆動装置およびその製造方法 | |
| JPH0637313A (ja) | 薄膜半導体装置とその製造方法 | |
| JP2003282881A (ja) | 薄膜トランジスタおよびその製造方法ならびに液晶表示装置 | |
| JPH09191114A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2838612B2 (ja) | 光弁装置とその製造方法 | |
| JP4366953B2 (ja) | 複合半導体基板の製造方法 | |
| JPH1187721A (ja) | 薄膜トランジスタおよびこれを備えた液晶表示装置並びにｔｆｔアレイ基板の製造方法 | |
| JP3433192B2 (ja) | 半導体装置の製造方法及び表示装置 | |
| JPH0784285A (ja) | 液晶表示装置 | |
| JP2000252373A (ja) | 不揮発性半導体メモリ、不揮発性半導体メモリを備えた表示装置及びその製造方法 | |
| JPH0385529A (ja) | 薄膜半導体表示装置 | |
| JP2699466B2 (ja) | 薄膜トランジスタ | |
| JPH05249485A (ja) | スイッチング用薄膜トランジスタを備えたアクティブマトリックス液晶ディスプレイ | |
| JP2905641B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH10239708A (ja) | アクティブマトリクス型液晶表示装置 |