JP3608808B2 - 液晶ライトバルブ及び液晶表示パネル - Google Patents
液晶ライトバルブ及び液晶表示パネル Download PDFInfo
- Publication number
- JP3608808B2 JP3608808B2 JP25278393A JP25278393A JP3608808B2 JP 3608808 B2 JP3608808 B2 JP 3608808B2 JP 25278393 A JP25278393 A JP 25278393A JP 25278393 A JP25278393 A JP 25278393A JP 3608808 B2 JP3608808 B2 JP 3608808B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- liquid crystal
- projection display
- layer
- light valve
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、電圧の振幅値で光の強さを制御する液晶ディスプレイに係り、特に投射型ディスプレイに好適な液晶ライトバルブ及びそれを用いた投射型ディスプレイに関する。
【０００２】
【従来の技術】
スイッチング素子と液晶を積層して光を制御するアクティブ・マトリクス方式による液晶ディスプレイにおいて、スイッチング素子として単結晶シリコン基板に形成したＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタを用いた液晶ディスプレイは、ＵＳＰ３，８６２，３６０及び、電子通信学会技術報告（１９８０）のＩＥ８０−８１に記載されている。
【０００３】
ＭＯＳトランジスタに光が照射されると、ＭＯＳトランジスタのソースとドレインを形成するＰＮ接合部に光電流が発生する。この光電流は表示部の液晶画素に書き込まれた映像信号を変化させ、表示すべき所定の画像を表示することができなくなってしまう。従って、単結晶シリコン基板に形成したＭＯＳトランジスタを用いた液晶ディスプレイでは、表示画面に影響がないよう光電流を低減する必要がある。上記従来のディスプレイは、いずれもスイッチング素子で制御した画像を直接みる方式であり、通常、室内で使用される。このため、ディスプレイパネル表面の照度が数万ルクスの光の影響を防止するだけで十分であった。
【０００４】
この光電流を低減するため、上記電子通信学会技術報告では、ＭＯＳトランジスタのソース領域を光の入射領域からできるだけ遠ざける配置にする、ＭＯＳトランジスタを形成するシリコン基板面を配線層２層で覆う、ストッパ拡散層を設け、発生したキャリアを再結合させるなどの方法が取られていた。
【０００５】
また、上記ディスプレイの表示サイズは、シリコンウェハーの制約などから約２インチと小さいため、このようなディスプレイの画素数は、この表示サイズと認識できる解像度の点から４万程度であった。
【０００６】
【発明が解決しようとする課題】
上述したように、単結晶シリコン基板に形成したＭＯＳトランジスタを用いた液晶ディスプレイは、直視型に限られていた。
【０００７】
一方、投射型ディスプレイでは、スイッチング素子と液晶を積層したパネルを液晶ライトバルブと称し、このライトバルブで制御した画像をスクリーンに拡大投影する。このため、ライトバルブに照射する光は、スクリーンに拡大する分だけ強くなり、その明るさは数百万ルクスにもなる。さらに、ライトバルブで制御する画素は拡大され画像が粗くなるため、ライトバルブの画素数は３０万以上が要求される。
【０００８】
このように、投射型ディスプレイでは、シリコンなどの半導体基板に形成したトランジスタを用いる液晶ライトバルブを用いた場合、液晶ライトバルブの耐光性を高めることと、画素数の増加によって各画素により高速で映像信号を書き込むことが要求される。
【０００９】
本発明はこのような現状を鑑みてなされたものであり、その目的は、シリコンなどの半導体基板を用い、強力な照射光の影響を受けず耐光性に優れた液晶ライトバルブを提供すること、高速で映像信号を書き込むことが可能な液晶ライトバルブを提供すること、さらにこのような液晶ライトバルブを用いて高精細で明るい、高品質の画像を表示する投射型ディスプレイを提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、本発明では液晶ライトバルブを以下のように構成した。
【００１１】
一方の表面にマトリクス状に形成された複数個のスイッチング素子領域を有する半導体基板と、半導体基板の一方の表面上に絶縁層を介して形成され、第１のスリットで複数個に分割された第１の金属層と、第１の金属層上に絶縁層を介して形成され、第２のスリットで複数個に分割された第２の金属層と、第２の金属層上に絶縁層を介して形成され、第３のスリットで複数個に分割された第３の金属層と、一方の表面に対向電極を有し、対向電極側が前記第３の金属層に間隙を有して対向する対向基板と、対向電極と第３の金属層との間の間隙に充填された液晶とからなり、対向基板側から入射した光が半導体基板に達するのを防止するよう、第１のスリット、又は第３のスリットのうち少なくとも一方のスリットを、第２のスリットに対して半導体基板の表面と平行な方向にずらして配置した。
【００１２】
また、一方の表面にマトリクス状に形成された複数個のスイッチング素子領域を有する半導体基板と、半導体基板の一方の表面上に絶縁層を介して形成され、第１のスリットで複数個に分割された第１の金属層と、第１の金属層上に絶縁層を介して形成され、第２のスリットで複数個に分割された第２の金属層と、一方の表面に対向電極を有し、対向電極側が第２の金属層に間隙を有して対向する対向基板と、対向電極と第２の金属層との間の間隙に充填された液晶とからなり、対向基板側から第１のスリット及び第２のスリットを通して入射した光が半導体基板に達する場所に基準電位に接続した半導体領域を設けた。
【００１３】
また、半導体基板の一方の表面にスイッチング素子領域の各々に対応して容量素子領域を設け、スイッチング素子領域の基板電位領域および容量素子領域に基板電位を供給する基板給電線を金属層のいずれかで形成した。
【００１４】
さらに、スイッチング素子領域の映像信号入力端子部に映像信号を供給する映像信号線を金属層のいずれかで形成し、基板給電線と映像信号線を互いに平行に配置した。
【００１５】
【作用】
金属層は照射される光を反射するので、半導体基板の一方の表面に入射する光を弱め、スイッチング素子領域に流れる光電流を大幅に低減できる。
【００１６】
基準電位に接続した半導体領域に光が照射されて発生した光電流は、基準電位側の配線部に流れて消費され、スイッチング素子領域には影響を及ぼさない。
【００１７】
基板給電線と映像信号線を金属層で形成し、両配線を互いに平行に配置することにより、これらの配線のインピーダンスが低減され、各画素への映像信号の書き込みを高速にできる。
【００１８】
液晶ライトバルブのスイッチング素子が照射光の影響を受けず、映像信号書き込み速度の高速化により画素数を増やすことができるので、高精細で明るい、高品質の画像を表示する投射型ディスプレイを提供することができる。
【００１９】
【実施例】
図１は投射型ディスプレイに用いる液晶ライトバルブの回路構成を示したものである。このライトバルブは、画素回路１，サンプル回路２，水平走査回路３，垂直走査回路４，ＡＮＤゲート５によって構成される。画素回路１は、複数の第１の信号線（走査信号線）１１，これと交差する複数の第２の信号線（映像信号線）１２，第２の信号線の隣に設けた第３の信号線（基板給電線）１３及び第１の信号線と第２，第３の信号線の交差部に設けたＭＯＳトランジスタ１ａ，保持容量１ｂ及び液晶容量１ｃからなっている。１組のＭＯＳトランジスタ１ａ，保持容量１ｂ，液晶容量１ｃは１つの画素を形成し、全体として水平方向にＭ個，垂直方向にＮ個，画素をマトリクス状に配列している。この画素配列数のＭ×Ｎは１例として６４０×４８０である。このＭＯＳトランジスタ１ａのゲート電極には第１の信号線１１を介して走査信号Ｖｇ１〜ＶｇＮが、ドレイン電極には第２の信号線１２を介して輝度信号Ｖｄ１〜ＶｄＭが、またソース電極には保持容量１ｂの一方の電極及び液晶容量１ｃの一方の電極（反射電極）が接続される。さらに、保持容量１ｂの他方の電極は第３の信号線１３を介して基板電圧を給電する電圧ＶＳＳに接続されている。液晶容量１ｃは、画素回路１を形成した基板とこれと対向して設けられる対向基板との間に液晶を充填して形成される液晶素子の等価容量である。
【００２０】
水平走査回路３は、クロック信号ＣＬＫとスタート信号ＳＴＡを入力してＭ相の多相信号ＰＨ１〜ＰＨＭを出力する。サンプル回路２はＭＯＳスイッチで構成し、ＭＯＳスイッチのゲート電極は出力信号ＰＨ１からＰＨＭと、ＭＯＳスイッチのドレイン電極は極性の異なる映像信号ＶＩ１又はＶＩ２と接続して、ＭＯＳスイッチのソース電極に輝度信号Ｖｄ１からＶｄＭを出力する。
【００２１】
垂直走査回路４は、クロック信号ＣＫＶとスタート信号ＦＳＴを入力してＮ相の多相信号ＰＶ１〜ＰＶＮを出力している。ＡＮＤゲート５は、多相信号ＰＶ１〜ＰＶＮと制御信号ＣＮＴを入力し、走査信号Ｖｇ１〜ＶｇＮを出力する。
【００２２】
水平走査回路３とサンプル回路２は遮光層６で、また垂直走査回路４とＡＮＤゲート５は遮光層７でそれぞれ覆われ、遮光層６，７を前記対向電極の電圧ＣＯＭ に接続している。
【００２３】
以上のように構成した液晶ライトバルブの動作を、図２に示すタイミングチャートを用いて説明する。垂直走査回路４のスタート信号ＦＳＴは表示する映像のフレーム先頭を示しており、クロック信号ＣＫＶは走査線の切り替えタイミングを示している。垂直走査回路７は、前記クロック信号ＣＫＶの立ち上がりのタイミングでスタート信号ＦＳＴを取り込み、多相信号ＰＶ１〜ＰＶＮを出力する。ＡＮＤゲート５は、多相信号ＰＶ１〜ＰＶＮと制御信号ＣＮＴを入力して、画素回路の走査信号Ｖｇ１〜ＶｇＮを出力する。ここで、１ライン毎に走査する順次走査の時はＣＮＴを“Ｈ”にすることで、走査信号Ｖｇ１〜ＶｇＮを多相信号ＰＶ１〜ＰＶＮと等して、マトリクス状に配置した画素回路１を垂直方向に順次選択している。
【００２４】
一方、２ライン毎に走査する２ライン同時走査の場合は、クロック信号ＣＫＶに２個連続パルスのダブルクロックを使用する。制御信号ＣＮＴはこのダブルクロック期間だけ“Ｌ”にして多相信号を遮断するようにしている。これは多相信号がダブルクロック期間に一瞬だけ組み合わせが異なり、このとき保持容量に書き込まれた電圧が変動するので制御信号ＣＮＴでこの変動を防止している。
【００２５】
映像信号ＶＩ１，ＶＩ２は、対向電極の電圧ＣＯＭを基準に変化する信号であり、その極性は互いに逆相でさらに、フレーム毎に反転している。
【００２６】
水平走査回路３のスタート信号ＳＴＡは走査線の先頭を示している。水平走査回路３は、垂直走査回路４と同様にクロック信号ＣＬＫの立ち上がりのタイミングでスタート信号ＳＴＡを取り込み、多相信号ＰＨ１〜ＰＨＭを出力する。
【００２７】
サンプル回路２は、映像信号ＶＩ１，ＶＩ２を相信号ＰＨ１〜ＰＨＭのタイミングで順にサンプリングし、輝度信号Ｖｄ１〜ＶｄＭを出力する。
【００２８】
輝度信号Ｖｄ１〜ＶｄＭは、マトリクス状に配置された画素回路１に列毎に入力される。このとき、走査信号Ｖｇ１〜ＶｇＮで選択された画素回路１のＭＯＳトランジスタだけがオン状態なので選択された行の画素回路の保持容量１ｂに輝度信号Ｖｄ１〜ＶｄＭが書き込まれ、ホールドされる。保持容量１ｂにホールドした電圧は液晶に印加されるので、液晶ライトバルブは映像信号ＶＩ１，ＶＩ２に応じた映像を表示できる。
【００２９】
ここで、保持容量１ｂの充電電流は、映像信号ＶＩ１からサンプル回路のＭＯＳ スイッチ，第２の信号線１２，画素回路のＭＯＳトランジスタ１ａ，保持容量 １ｂ，第３の信号線１３を通って基板給電端子ＶＳＳに流れる。この時の充電時間を速くするには、上記充電経路に於ける直列抵抗，インダクタンス，配線の寄生容量を小さくすることが効果的である。
【００３０】
保持容量１ｂへの充電速度について詳細に説明する。保持容量１ｂにホールドした電圧は、走査信号と輝度信号によるクロストークノイズ、ＭＯＳトランジスタのオフ電流、液晶の抵抗によるリーク電流などによって変化する。このため、ホールド時間が長くなると表示した画像にフリッカが生じる。通常、このフリッカを防止するため、スタート信号ＦＳＴの周期は１／６０秒に設定される。このとき、サンプル回路２のサンプリング時間Ｔｓは、水平方向の画素数をＭ，垂直方向の画素数をＮとすると概略次式で示される。
【００３１】
【数１】
Ｔｓ＝１／（Ｍ×Ｎ×６０） …（数１）
この式から、サンプリング時間は、従来の画素数の４万画素では約４００ｎｓであるのに対し、投射型ディスプレイに要求される３０万画素では約５０ｎｓと短くなることが分かる。
【００３２】
ＭＯＳトランジスタを用いた従来の液晶ディスプレイでは、第３の信号線１３を特別には設けておらず、シリコン基板または拡散層を電流経路として用いる構造になっていた。しかし、この部分のシート抵抗は拡散抵抗でも数百Ωとなり、投射型ディスプレイ用液晶ライトバルブの画素回路のピッチを約６０μｍとすると、基板給電線の抵抗は数１００ｋΩ以上となる。このため、従来の基板給電線では高速の書き込みが不可能であった。一方、本発明では後述するように、この基板給電線（第３の信号線）に金属配線層を用いて、基板給電線の抵抗を数１００Ωに低減している。
【００３３】
つぎに、液晶ライトバルブを構成する走査回路と、その動作について説明する。図３は、液晶ライトバルブの水平，垂直走査回路の構成を示すものである。この回路は、Ｄタイプのフリップ・フロップＦＦ，インバータＩＮＶ，レベル変換回路ＬＳから構成されている。これらの回路は、水平走査回路がＭ段，垂直走査回路がＮ段あり、ＦＦを直列に接続することでシフトレジスタを構成している。レベル変換回路ＬＳは、ソースをＶＤＤに接続した２個のＰＭＯＳトランジスタ（ＭＰ１，ＭＰ２）とソースをＶＳＳに接続した２個のＮＭＯＳトランジスタ（ＭＮ１，ＭＮ２）で構成し、フリップ・フロップＦＦの出力はＭＰ１のゲートに接続するとともに、インバータＩＮＶで逆相にしてＭＰ２のゲートに接続している。ＭＮ１とＭＮ２のゲートは互いに接続するとともに、ＭＮ１とＭＰ１のドレインにも接続する。さらに、ＭＮ２とＭＰ２のドレインを互いに接続し、この点を走査回路の出力ＰＨ（ＰＶ）としている。この構成によって、ＦＦの出力が“Ｈ”（ＶＤＤ）のとき、ＭＰ１とＭＮ２がオフ，ＭＰ２がオンとなり、出力 ＰＨ（ＰＶ）はＶＤＤとなる。一方、ＦＦの出力が“Ｌ”（ＧＮＤ）のとき、 ＭＰ１とＭＮ２はオン，ＭＰ２はオフとなり、出力ＰＨ（ＰＶ）はＶＳＳとなる。この様にしてレベル変換回路ＬＳは０−ＶＤＤの信号をＶＳＳ−ＶＤＤの信号に変換している。
【００３４】
ここで、レベル変換回路ＬＳはＶＤＤ（＋５Ｖ）−ＶＳＳ（−１５Ｖ）の電源で動作する高耐圧ＣＭＯＳトランジスタで構成され、ＦＦとＩＮＶはＶＤＤ（＋５Ｖ）−０の電源で動作する低耐圧ＣＭＯＳトランジスタで構成されている。
【００３５】
次に、本発明の液晶ライトバルブのデバイス構造を詳細に説明する。
【００３６】
図４は本発明の第１の実施例の断面図である。液晶ライトバルブは単結晶シリコン板の一方の表面に、エンハンスメント形のＮＭＯＳトランジスタで構成されたＭＯＳトランジスタ１ａ，ＭＯＳ容量で構成された保持容量１ｂ及び反射電極などから構成される画素回路１を形成した第１の基板１００と、ガラスなどの透明な材料からなる対向基板３０１の一方の表面にＩＴＯ（Ｉｎｄｉｕｍ−ｔｉｎ−ｏｘｉｄｅ）などの透明導電材料からなる対向電極３０２を形成した第２の基板３００との間に液晶２００を充填したものである。図１に示すサンプル回路２，水平走査回路３，垂直走査回路４及びＡＮＤゲート５も画素回路１と同じく第１の基板表面に形成される。
【００３７】
第１の基板１００は、一方の表面側にＭＯＳトランジスタ１ａを構成するソース領域，ドレイン領域及び保持容量１ｂの一方の電極となる領域を形成した単結晶シリコン板１１１と、単結晶シリコン板１１１上に選択的に形成されたポリシリコン層１２０と、ポリシリコン層１２０上に形成された第１の絶縁層１３０と、第１の絶縁層１３０上に形成され第１の絶縁層１３０を貫通して単結晶シリコン板１１１表面及びポリシリコン層１２０にコンタクトする第１の金属層１４０と、第１の金属層上に形成された第２の絶縁層１５０と、第２の絶縁層上に形成された第２の金属層１６０から構成されている。第１の金属層１４０及び第２の金属層１６０は例えばアルミニウムによって形成されている。
【００３８】
単結晶シリコン板１１１は、一対の表面を有し、一方の表面に隣接するｎ型半導体層１１１と、他方の表面とｎ型半導体層１１１とに隣接するｐ型半導体層 １１２と、他方の表面からｐ型半導体層１１２内に延びるように形成された複数対のｎ＋ 領域１１３と、ｎ＋ 領域１１３から離れた箇所において他方の表面からｐ型半導体層１１２内に延びるように形成された複数個のｎ領域１１４とから構成されている。複数対のｎ＋ 領域１１３はそれぞれＭＯＳトランジスタ１ａのソース領域・ドレイン領域となるもので、図５に示すように各単位画素となる箇所（一点鎖線で示す）に一対ずつ設けられている。また、複数個のｎ領域１１４は保持容量１ｂの一方の電極となるもので、各単位画素となる箇所に一個ずつ設けられている。
【００３９】
ポリシリコン層１２０は単結晶シリコン板１１１の一方の表面上に酸化シリコン層１１５を介して選択的に形成されている。具体的には、一対のｎ＋ 領域１１３ 間に露出するｐ型半導体層１１２上、ｎ領域１１４及びその近傍のｐ型半導体層１１２上に形成され、ＭＯＳトランジスタ１ａのゲート電極や第１の信号線（走査信号線）の一部を構成する部分１２３と、保持容量１ｂの他方の電極となる部分１２４とを有している。保持容量１ｂは、ｎ領域１１４とポリシリコン層１２４ 及びこれらの間に介在された酸化シリコン層１１５によって構成されている。
【００４０】
第１の絶縁層１３０上に形成された第１の金属層１４０は、スリット１４４によって複数個に分割され、ＭＯＳトランジスタ１ａと保持容量１ｂとを接続する配線１４１，第２の信号線１４２，第３の信号線１４３を構成している。配線 １４１は第１の絶縁層１３０に設けたコンタクトホール１３１を貫通して一対のｎ＋ 領域１１３の一方及びポリシリコン層１２４に、第２の信号線１４２は第１の絶縁層１３０に設けたコンタクトホール１３１を貫通して一対のｎ＋ 領域１１３ の他方に、それぞれコンタクトしている。また、第２の信号線１４２は第１の絶縁層１３０に設けたコンタクトホール１３１を貫通してｐ型半導体層１１２にもコンタクトしている。
【００４１】
第２の金属層１６０は反射電極となるもので、各単位画素と略同形状を有し、各画素毎にスリット１６２によって分離された複数個の画素電極１６１を構成している。図には記載していないが、画素電極１６１は第２の絶縁層１５０に設けたスルーホール１５１を介して配線１４１とコンタクトしている（図７参照）。従って、ＭＯＳトランジスタのｎ＋ 領域１１３の一方（ソース領域）は、コンタクトホール１３１及びスルーホール１５１により配線１４１を介して画素電極 １６１に接続され（図７参照）、画素電極１６１に与える電圧をＭＯＳトランジスタ１ａによってスイッチングする。
【００４２】
ここで、配線１４１と画素電極１６１は、対向基板３００の側から液晶ライトバルブに照射される光に対するＭＯＳトランジスタ１ａの遮光と、画素電極の表面の凹凸を低減するため、共にパターン同士の間隔を最小にしてその面積が極力大きくなるようレイアウトしている。すなわち、第１の金属層１４０及び画素電極１６１間のスリットの面積をできるだけ小さくし、これらスリットから入射する光量を少なくして遮光効果を向上している。また、第１の金属層１４０に設けたスリット１４４の幅を小さくすることにより、その上に塗布などによって形成される第１の絶縁層表面の凹凸、更にその上に形成される第２の金属層表面の凹凸を共に小さくする、と共に反射電極となる画素電極１６１の表面の凹凸を低減する。これにより、液晶ライトバルブに光源から照射された光は画素電極１６１で乱反射されず、有効に利用されてスクリーンに投射されるため、明るい画像を形成することができる。
【００４３】
図中には一画素の領域が示されている。本実施例では、２μｍの高耐圧プロセスを用い、各画素の大きさを水平方向，垂直方向ともにそれぞれ６４μｍとしている。
【００４４】
図５及び図６は、第１の基板１００に形成された各種パターンの平面構造を示す。図５は、シリコン基板１１０の表面に形成したＭＯＳトランジスタの拡散層１１３，保持容量の拡散層１１４などの拡散層、及びその上に形成したポリシリコン層１２０の平面パターンを示す。また、図６は図５のパターンの上に第１の絶縁層１３０及び第２の絶縁層１５０を介して形成された第１の金属層１４０及び第２の金属層１６０の平面パターン、各金属層を電気的に接続するために第１の絶縁層１３０及び第２の絶縁層１５０に形成されたコンタクトホール（ＣＯＮＴ）１３１，スルーホール（ＴＣ）１５１のレイアウトパターンを示す。コンタクトホール１３１は拡散層又はポリシリコン層と第１の金属層を、またスルーホール１５１は第１の金属層と第２の金属層をそれぞれ接続する。前述の図４は、図５に示すＩＶ−ＩＶ線に沿った断面を示す。
【００４５】
第１の金属層で形成される配線１４１，第２の信号線１４２，第３の信号線 １４３はスリット１４４によって、また、第２の金属層で形成される複数の画素電極（反射電極）１６１は同層に形成されたスリット１６２によって互いに分離されている。
【００４６】
第１の信号線は、ＭＯＳトランジスタのポリシリコン層１２３を、第１の金属層で形成される第１の信号線の金属層部１４５で互いに接続して形成される。両者の接続は、第１の絶縁膜に形成されたコンタクトホール１３１を通じてなされる。
【００４７】
本発明の液晶ライトバルブは、対向基板３００側から照射される強力な光を画素電極１６１で反射する反射型であり、この反射光の強さを液晶２００の状態で制御している。例えば、液晶２００にポリマー分散型液晶を使用すると、画素電極１６１の電圧によって、液晶２００は散乱状態から透明状態に変化する。このため、各画素の反射率は、液晶２００が透明状態のときに高く、散乱状態のときに低くなる。本ライトバルブは、この液晶の状態を画素電極１６１の電圧で制御することで映像を表示している。
【００４８】
次に、照射光に対する遮光について説明する。半導体のｐｎ接合部に光が照射されると、光電流が発生する。この光電流が問題となるのは、ＭＯＳトランジスタの拡散層１１３のソース電極部である。このソース電極部に光電流が流れると、保持容量１ｂに書き込んだ電圧が変化し、所定の表示画像が得られなくなる。このため、ＭＯＳトランジスタ１ａの拡散層１１３への光を第１の金属層１４０と第２の金属層１６０で遮光している。特に、図４及び図６に示すように、画素電極１６１の電極間スリット１６２を通過する光は、第３の信号線１４３の配線幅を電極間スペースより十分広くとり、これを電極間スペースの直下に配置することで遮光している。
【００４９】
図７は図５，図６におけるＶＩＩ−ＶＩＩ断面構造で、ＭＯＳトランジスタ１ａのソース電極部を垂直方向に見たものである。画素電極１６１の電極間スリット１６２ を通過する光は、画素電極１６１と対応した配線１４１をスリット１６２の下まではみ出させるように配置することで遮光している。
【００５０】
図８は図５，図６におけるＶＩＩＩ−ＶＩＩＩ断面構造であり、第１の金属層１４０のスリット部を示す。この領域には上述の第１の金属層１４０及び第２の金属層 １６０によっても遮光されず、第１の金属層に形成されたスリット１４４と第２の金属層に形成されたスリット１６２を通過してシリコン基板１１０の表面に直接光が照射される部分が含まれている。この直接光は、配線１４１，第２の信号線１４２，第３の信号線１４３の各パターン間のスリットを通り、その下のｎ＋ 層１１６に照射される。保持容量の拡散層１１４と第３の信号線１４３との接続は、オーミックコンタクトを確保するためｎ＋ 層１１６を介して行われる。照射光はｎ＋ 層１１６とｐ型のウェル層１１２のｐｎ接合部で光電流に変換される。上述のように、このｐ型のウェル層１１２とｎ＋ 層１１６は共に第３の信号線 （基板給電線）１４３に接続され、最下位電圧（ＶＳＳ）に給電されているので、ｐｎ接合部で発生した光電流は、ｐ型ウェル層を通じて第３の信号線を流れ消費される。この結果、光電流は、ＭＯＳトランジスタの拡散層１１３、特にソース領域には流れないので、保持容量１ｂに書き込んだ電圧を安定にホールドでき、投射ディスプレイのように強力な光が照射されても、画質の劣化がない。
【００５１】
また、第１の絶縁層１３０と第２の絶縁層１５０のうち少なくとも１層に光吸収性の絶縁層を用いることでも光電流を低減できる。この光吸収性の絶縁層には、着色したポリイミドなどが使用できる。さらに、第１の金属層であるアルミニウム層の表面や裏面、又は第２の金属層であるアルミニウム層の裏面に黒色材料からなる層を設け、各配線層と同一形状にパターン化することでも光電流を低減できる。この黒色材料には、酸化クロム，タンタルオキサイド等が使用できる。次に、保持容量１ｂへの充電速度について説明する。上述のように、第２の信号線１４２はＭＯＳトランジスタの拡散層１１３のドレイン領域に、また第３の信号線１４３は保持容量の拡散層１１４及びｐ型ウェル層１１２にそれぞれコンタクトホール１３１を介して接続されている。このような素子構造により、保持容量１ｂに充電するときの電流経路は第２の信号線１４２→ＭＯＳトランジスタ１ａ→保持容量１ｂ→第３の信号線１４３となる。第２の信号線１４２と第３の信号線１４３は、互いに平行になるように配置されている。従って、第２の信号線と第３の信号線を流れる電流は互いに逆向きになるため、両配線が外部に形成する磁界は互いに打ち消しあい、配線のインダクタンスが小さくなる。また、第２の信号線と第３の信号線に金属配線層を用いたことで配線抵抗が低減される。以上のような構成により、充電時における配線部のインピーダンスが小さくなり、保持容量への映像信号の書き込みを高速にできる。
本実施例によれば、ＭＯＳトランジスタなど能動素子を形成したシリコンなどの半導体基板を用いた液晶ライトバルブ及びそれを用いた投射型ディスプレイにおいて、画素回路部の半導体表面を金属配線層による信号線や画素電極など複数の遮光層で遮光し、さらに金属配線層による信号線や画素電極などで遮光できない光は基準電位に接続した半導体基板の拡散層に照射されるように配置したので、画素回路部の能動素子に流れる光電流を大幅に低減できる。さらに、各画素に映像信号を供給する信号線と基板給電線に金属配線を用い、これらを互いに平行に配置したので、信号線のインピーダンスを低減でき画素への信号の書き込みを高速にできる。これらの結果、光輝度で、高精細な投射型ディスプレイに適用可能な液晶ライトバルブ、及びこれを用いた投射型ディスプレイが実現できる。
【００５２】
次に、図９，図１０を用いて本発明の液晶ライトバルブの他の実施例を説明する。図４〜図８に示した実施例と異なるのは、金属層を３層構造にして、配線 １４１と反射電極となる画素電極の間に別の遮光層を設けている点である。ただし、図５に示す画素回路の拡散層とポリシリコン層のパターンは前の実施例と同じである。
【００５３】
図９は本実施例の液晶ライトバルブの断面図である。本実施例では、第２の信号線１４２，第３の信号線１４３，配線１４１を形成した第１の金属層１４０の上に第１の絶縁層１５０を介して遮光層１６３及び中間電極１６４を形成した第２の金属層を設け、さらにその上に第２の絶縁層１７０を介して画素電極（反射電極）１８１を設けている。遮光層１６３と中間電極１６４はスリット１６２で、また画素電極同士はスリット１８２で互いに隔てられている。ＭＯＳトランジスタの拡散層１１３のソース領域はスルーホール１３１によって配線１４１と、配線１４１はスルーホール１５１によって中間電極１６４と、そして中間電極 １６４はスルーホール１７１によって画素電極１８１とそれぞれ接続される。画素電極に与えられる電圧は、ＭＯＳトランジスタ１ａによってスイッチングされる。
【００５４】
図１０は第１の金属層１４０，第２の金属層１６０及び第３の金属層１８０における各パターンの平面構造を示す。図９は図１０におけるＩＸ−ＩＸ断面図である。
【００５５】
図９，図１０から分かるように、最上層の第３の金属層１８０で形成された画素電極１８１の電極間スリット１８２から入射する光は第２の金属層１６０で形成された遮光層１６３で完全に遮断される。すなわち、対向基板３００側から見た場合、第３の金属層１８０に形成されたスリット１８２及び第２の金属層１６０ に形成されたスリット１６２は互いにオーバーラップすることなくずれて配置されているので、第２の基板３００側から入射した光は第３の金属層または第２の金属層のいずれかで反射されてシリコン基板１１０には到達しない。
【００５６】
以上のように、本実施例では第２の基板側から入射する光を第１の基板の上層に設けた第２の金属層及び第３の金属層で遮断した。入射光がシリコン基板に達するのを防止するには、第１の金属層，第２の金属層及び第３の金属層のそれぞれに形成されるスリット部が互いにオーバーラップすることがないようずらせて配置すればよい。
【００５７】
また、図９，図１０の構成において、第１の絶縁層１３０，第２の絶縁層１５０ ，第３の絶縁層１７０のうち少なくとも１層に光吸収性の絶縁層を用いることでも光電流を低減できる。この光吸収性の絶縁層には、着色したポリイミドなどが使用できる。さらに、第１の金属層１４０，第２の金属層１６０，第３の金属層１８０の少なくとも１層の裏面又は表面に黒色材料の層を設け、各金属層と同一の形状にパターン化することでも光電流を低減できる。この黒色の材料には、酸化クロム，タンタルオキサイド等が使用できる。
【００５８】
次に、本発明の液晶ライトバルブの実装について説明する。図１１と図１２はセラミック基板上に実装した液晶ライトバルブの平面構造と断面構造の一例を示している。
【００５９】
前述の単結晶シリコン基板の表面に画素回路，水平走査回路，垂直走査回路などを形成した第１の基板１００は、回路部を上にして導電性ペーストでセラミック基板５００に接着される。第１の基板１００と、これと対向して設けた第２の基板３００との間には液晶２００を挾持する。液晶２００はその周辺部に設けたシール材５１０によってシールされ、外界の湿度などから保護される。
【００６０】
第１の基板の周辺部に設けた信号端子は、ワイヤボンデングでセラミック基板上に形成した配線パターンと接続される。また、第２の基板３００の表面に設けた対向電極３０２とセラミック基板上の配線パターンとの接続には導電性ペースト５３０を用いている。第１の基板上のワイヤボンデング位置は、図１１に示すように同基板の上辺部と左辺部とし、第２の基板表面の対向電極とのコンタクト位置は右辺部としている。ワイヤボンデング位置を２辺以下にすることで各基板とワイヤボンデング部の距離を小さくできる。
【００６１】
フレキシブルプリント基板５５０は半田５４０によってセラミック基板５００の配線パターンと接続され、液晶ライトバルブの制御信号を供給する。
【００６２】
図１３は本発明の液晶ライトバルブを適用した投射型ディスプレイの構成を示す。本投射型ディスプレイは、光源７００，第１のレンズ７１０，ミラー７２０，第２のレンズ７３０，液晶ライトバルブ７４０，投射レンズ７５０，スクリーン７６０で構成される。光源７００からの光は第１のレンズ７１０でミラー７２０ の位置に集光される。この光は第１のレンズ７３０で平行光とされ、液晶ライトバルブ７４０に照射される。液晶ライトバルブでは照射された光の反射状態を各液晶画素に印加する電圧によって制御し、液晶ライトバルブからの反射光を第１のレンズ７３０と投射レンズ７５０を介して、スクリーン７６０に拡大投影して画像を形成する。
【００６３】
また、光源からの光束を光の３原色の３つの光束に分解し、それぞれの光束に対して液晶ライトバルブを設け、３つの液晶ライトバルブからの反射光を再び合成、拡大投射することによりカラー表示の投射型ディスプレイを得ることができる。光の３原色への分解、３つの液晶ライトバルブからの反射光の合成は、例えばダイクロイックミラーを用いて同時に行うことができる。
【００６４】
以上、単結晶シリコン基板を用いた液晶ライトバルブ、及びこれを用いた投射型ディスプレイについて説明したが、本発明は単結晶シリコン基板のかわりに絶縁基板上に半導体層を形成した基板や化合物半導体基板を用いても可能であることは言うまでもない。
【００６５】
【発明の効果】
本発明によれば、耐光性に優れた液晶表示パネルを提供できるというものである。
【図面の簡単な説明】
【図１】液晶ライトバルブの回路構成を示す図である。
【図２】液晶ライトバルブの動作を示すタイミングチャートである。
【図３】液晶ライトバルブを構成する走査回路の詳細回路を示す図である。
【図４】本発明の液晶ライトバルブの一実施例における断面図（図５，図６のＩＶ−ＩＶ断面図）である。
【図５】本発明の液晶ライトバルブの一実施例における画素回路の拡散層及びポリシリコン層のレイアウト図である。
【図６】本発明の液晶ライトバルブの一実施例における画素回路の第１の金属層，第２の金属層のレイアウト図である。
【図７】図５，図６のＶＩＩ−ＶＩＩ断面図である。
【図８】図５，図６のＶＩＩＩ−ＶＩＩＩ断面図である。
【図９】本発明の液晶ライトバルブの他の実施例における断面図（図１０のＩＸ−ＩＸ断面図）である。
【図１０】本発明の液晶ライトバルブの他の実施例における画素回路の第１の金属層，第２の金属層及び第３の金属層のレイアウト図である。
【図１１】セラミック基板上に実装した液晶ライトバルブの平面構造を示す図である。
【図１２】セラミック基板上に実装した液晶ライトバルブの断面構造を示す図である。
【図１３】液晶ライトバルブを適用した投射型ディスプレイの構成を示す図である。
【符号の説明】
１…画素回路、１ａ…ＭＯＳトランジスタ、１ｂ…保持容量、１ｃ…液晶容量、２…サンプル回路、３…水平走査回路、４…垂直走査回路、５…ＡＮＤゲート、６，７…遮光層、１００…第１の基板、１１０…シリコン基板、１２０…ポリシリコン層、１３０…第１の絶縁層、１４０…第１の金属層、１５０…第２の絶縁層、１６０…第２の金属層、１７０…第３の絶縁層、１８０…第３の金属層、２００…液晶、３００…第２の基板。
【産業上の利用分野】
本発明は、電圧の振幅値で光の強さを制御する液晶ディスプレイに係り、特に投射型ディスプレイに好適な液晶ライトバルブ及びそれを用いた投射型ディスプレイに関する。
【０００２】
【従来の技術】
スイッチング素子と液晶を積層して光を制御するアクティブ・マトリクス方式による液晶ディスプレイにおいて、スイッチング素子として単結晶シリコン基板に形成したＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタを用いた液晶ディスプレイは、ＵＳＰ３，８６２，３６０及び、電子通信学会技術報告（１９８０）のＩＥ８０−８１に記載されている。
【０００３】
ＭＯＳトランジスタに光が照射されると、ＭＯＳトランジスタのソースとドレインを形成するＰＮ接合部に光電流が発生する。この光電流は表示部の液晶画素に書き込まれた映像信号を変化させ、表示すべき所定の画像を表示することができなくなってしまう。従って、単結晶シリコン基板に形成したＭＯＳトランジスタを用いた液晶ディスプレイでは、表示画面に影響がないよう光電流を低減する必要がある。上記従来のディスプレイは、いずれもスイッチング素子で制御した画像を直接みる方式であり、通常、室内で使用される。このため、ディスプレイパネル表面の照度が数万ルクスの光の影響を防止するだけで十分であった。
【０００４】
この光電流を低減するため、上記電子通信学会技術報告では、ＭＯＳトランジスタのソース領域を光の入射領域からできるだけ遠ざける配置にする、ＭＯＳトランジスタを形成するシリコン基板面を配線層２層で覆う、ストッパ拡散層を設け、発生したキャリアを再結合させるなどの方法が取られていた。
【０００５】
また、上記ディスプレイの表示サイズは、シリコンウェハーの制約などから約２インチと小さいため、このようなディスプレイの画素数は、この表示サイズと認識できる解像度の点から４万程度であった。
【０００６】
【発明が解決しようとする課題】
上述したように、単結晶シリコン基板に形成したＭＯＳトランジスタを用いた液晶ディスプレイは、直視型に限られていた。
【０００７】
一方、投射型ディスプレイでは、スイッチング素子と液晶を積層したパネルを液晶ライトバルブと称し、このライトバルブで制御した画像をスクリーンに拡大投影する。このため、ライトバルブに照射する光は、スクリーンに拡大する分だけ強くなり、その明るさは数百万ルクスにもなる。さらに、ライトバルブで制御する画素は拡大され画像が粗くなるため、ライトバルブの画素数は３０万以上が要求される。
【０００８】
このように、投射型ディスプレイでは、シリコンなどの半導体基板に形成したトランジスタを用いる液晶ライトバルブを用いた場合、液晶ライトバルブの耐光性を高めることと、画素数の増加によって各画素により高速で映像信号を書き込むことが要求される。
【０００９】
本発明はこのような現状を鑑みてなされたものであり、その目的は、シリコンなどの半導体基板を用い、強力な照射光の影響を受けず耐光性に優れた液晶ライトバルブを提供すること、高速で映像信号を書き込むことが可能な液晶ライトバルブを提供すること、さらにこのような液晶ライトバルブを用いて高精細で明るい、高品質の画像を表示する投射型ディスプレイを提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、本発明では液晶ライトバルブを以下のように構成した。
【００１１】
一方の表面にマトリクス状に形成された複数個のスイッチング素子領域を有する半導体基板と、半導体基板の一方の表面上に絶縁層を介して形成され、第１のスリットで複数個に分割された第１の金属層と、第１の金属層上に絶縁層を介して形成され、第２のスリットで複数個に分割された第２の金属層と、第２の金属層上に絶縁層を介して形成され、第３のスリットで複数個に分割された第３の金属層と、一方の表面に対向電極を有し、対向電極側が前記第３の金属層に間隙を有して対向する対向基板と、対向電極と第３の金属層との間の間隙に充填された液晶とからなり、対向基板側から入射した光が半導体基板に達するのを防止するよう、第１のスリット、又は第３のスリットのうち少なくとも一方のスリットを、第２のスリットに対して半導体基板の表面と平行な方向にずらして配置した。
【００１２】
また、一方の表面にマトリクス状に形成された複数個のスイッチング素子領域を有する半導体基板と、半導体基板の一方の表面上に絶縁層を介して形成され、第１のスリットで複数個に分割された第１の金属層と、第１の金属層上に絶縁層を介して形成され、第２のスリットで複数個に分割された第２の金属層と、一方の表面に対向電極を有し、対向電極側が第２の金属層に間隙を有して対向する対向基板と、対向電極と第２の金属層との間の間隙に充填された液晶とからなり、対向基板側から第１のスリット及び第２のスリットを通して入射した光が半導体基板に達する場所に基準電位に接続した半導体領域を設けた。
【００１３】
また、半導体基板の一方の表面にスイッチング素子領域の各々に対応して容量素子領域を設け、スイッチング素子領域の基板電位領域および容量素子領域に基板電位を供給する基板給電線を金属層のいずれかで形成した。
【００１４】
さらに、スイッチング素子領域の映像信号入力端子部に映像信号を供給する映像信号線を金属層のいずれかで形成し、基板給電線と映像信号線を互いに平行に配置した。
【００１５】
【作用】
金属層は照射される光を反射するので、半導体基板の一方の表面に入射する光を弱め、スイッチング素子領域に流れる光電流を大幅に低減できる。
【００１６】
基準電位に接続した半導体領域に光が照射されて発生した光電流は、基準電位側の配線部に流れて消費され、スイッチング素子領域には影響を及ぼさない。
【００１７】
基板給電線と映像信号線を金属層で形成し、両配線を互いに平行に配置することにより、これらの配線のインピーダンスが低減され、各画素への映像信号の書き込みを高速にできる。
【００１８】
液晶ライトバルブのスイッチング素子が照射光の影響を受けず、映像信号書き込み速度の高速化により画素数を増やすことができるので、高精細で明るい、高品質の画像を表示する投射型ディスプレイを提供することができる。
【００１９】
【実施例】
図１は投射型ディスプレイに用いる液晶ライトバルブの回路構成を示したものである。このライトバルブは、画素回路１，サンプル回路２，水平走査回路３，垂直走査回路４，ＡＮＤゲート５によって構成される。画素回路１は、複数の第１の信号線（走査信号線）１１，これと交差する複数の第２の信号線（映像信号線）１２，第２の信号線の隣に設けた第３の信号線（基板給電線）１３及び第１の信号線と第２，第３の信号線の交差部に設けたＭＯＳトランジスタ１ａ，保持容量１ｂ及び液晶容量１ｃからなっている。１組のＭＯＳトランジスタ１ａ，保持容量１ｂ，液晶容量１ｃは１つの画素を形成し、全体として水平方向にＭ個，垂直方向にＮ個，画素をマトリクス状に配列している。この画素配列数のＭ×Ｎは１例として６４０×４８０である。このＭＯＳトランジスタ１ａのゲート電極には第１の信号線１１を介して走査信号Ｖｇ１〜ＶｇＮが、ドレイン電極には第２の信号線１２を介して輝度信号Ｖｄ１〜ＶｄＭが、またソース電極には保持容量１ｂの一方の電極及び液晶容量１ｃの一方の電極（反射電極）が接続される。さらに、保持容量１ｂの他方の電極は第３の信号線１３を介して基板電圧を給電する電圧ＶＳＳに接続されている。液晶容量１ｃは、画素回路１を形成した基板とこれと対向して設けられる対向基板との間に液晶を充填して形成される液晶素子の等価容量である。
【００２０】
水平走査回路３は、クロック信号ＣＬＫとスタート信号ＳＴＡを入力してＭ相の多相信号ＰＨ１〜ＰＨＭを出力する。サンプル回路２はＭＯＳスイッチで構成し、ＭＯＳスイッチのゲート電極は出力信号ＰＨ１からＰＨＭと、ＭＯＳスイッチのドレイン電極は極性の異なる映像信号ＶＩ１又はＶＩ２と接続して、ＭＯＳスイッチのソース電極に輝度信号Ｖｄ１からＶｄＭを出力する。
【００２１】
垂直走査回路４は、クロック信号ＣＫＶとスタート信号ＦＳＴを入力してＮ相の多相信号ＰＶ１〜ＰＶＮを出力している。ＡＮＤゲート５は、多相信号ＰＶ１〜ＰＶＮと制御信号ＣＮＴを入力し、走査信号Ｖｇ１〜ＶｇＮを出力する。
【００２２】
水平走査回路３とサンプル回路２は遮光層６で、また垂直走査回路４とＡＮＤゲート５は遮光層７でそれぞれ覆われ、遮光層６，７を前記対向電極の電圧ＣＯＭ に接続している。
【００２３】
以上のように構成した液晶ライトバルブの動作を、図２に示すタイミングチャートを用いて説明する。垂直走査回路４のスタート信号ＦＳＴは表示する映像のフレーム先頭を示しており、クロック信号ＣＫＶは走査線の切り替えタイミングを示している。垂直走査回路７は、前記クロック信号ＣＫＶの立ち上がりのタイミングでスタート信号ＦＳＴを取り込み、多相信号ＰＶ１〜ＰＶＮを出力する。ＡＮＤゲート５は、多相信号ＰＶ１〜ＰＶＮと制御信号ＣＮＴを入力して、画素回路の走査信号Ｖｇ１〜ＶｇＮを出力する。ここで、１ライン毎に走査する順次走査の時はＣＮＴを“Ｈ”にすることで、走査信号Ｖｇ１〜ＶｇＮを多相信号ＰＶ１〜ＰＶＮと等して、マトリクス状に配置した画素回路１を垂直方向に順次選択している。
【００２４】
一方、２ライン毎に走査する２ライン同時走査の場合は、クロック信号ＣＫＶに２個連続パルスのダブルクロックを使用する。制御信号ＣＮＴはこのダブルクロック期間だけ“Ｌ”にして多相信号を遮断するようにしている。これは多相信号がダブルクロック期間に一瞬だけ組み合わせが異なり、このとき保持容量に書き込まれた電圧が変動するので制御信号ＣＮＴでこの変動を防止している。
【００２５】
映像信号ＶＩ１，ＶＩ２は、対向電極の電圧ＣＯＭを基準に変化する信号であり、その極性は互いに逆相でさらに、フレーム毎に反転している。
【００２６】
水平走査回路３のスタート信号ＳＴＡは走査線の先頭を示している。水平走査回路３は、垂直走査回路４と同様にクロック信号ＣＬＫの立ち上がりのタイミングでスタート信号ＳＴＡを取り込み、多相信号ＰＨ１〜ＰＨＭを出力する。
【００２７】
サンプル回路２は、映像信号ＶＩ１，ＶＩ２を相信号ＰＨ１〜ＰＨＭのタイミングで順にサンプリングし、輝度信号Ｖｄ１〜ＶｄＭを出力する。
【００２８】
輝度信号Ｖｄ１〜ＶｄＭは、マトリクス状に配置された画素回路１に列毎に入力される。このとき、走査信号Ｖｇ１〜ＶｇＮで選択された画素回路１のＭＯＳトランジスタだけがオン状態なので選択された行の画素回路の保持容量１ｂに輝度信号Ｖｄ１〜ＶｄＭが書き込まれ、ホールドされる。保持容量１ｂにホールドした電圧は液晶に印加されるので、液晶ライトバルブは映像信号ＶＩ１，ＶＩ２に応じた映像を表示できる。
【００２９】
ここで、保持容量１ｂの充電電流は、映像信号ＶＩ１からサンプル回路のＭＯＳ スイッチ，第２の信号線１２，画素回路のＭＯＳトランジスタ１ａ，保持容量 １ｂ，第３の信号線１３を通って基板給電端子ＶＳＳに流れる。この時の充電時間を速くするには、上記充電経路に於ける直列抵抗，インダクタンス，配線の寄生容量を小さくすることが効果的である。
【００３０】
保持容量１ｂへの充電速度について詳細に説明する。保持容量１ｂにホールドした電圧は、走査信号と輝度信号によるクロストークノイズ、ＭＯＳトランジスタのオフ電流、液晶の抵抗によるリーク電流などによって変化する。このため、ホールド時間が長くなると表示した画像にフリッカが生じる。通常、このフリッカを防止するため、スタート信号ＦＳＴの周期は１／６０秒に設定される。このとき、サンプル回路２のサンプリング時間Ｔｓは、水平方向の画素数をＭ，垂直方向の画素数をＮとすると概略次式で示される。
【００３１】
【数１】
Ｔｓ＝１／（Ｍ×Ｎ×６０） …（数１）
この式から、サンプリング時間は、従来の画素数の４万画素では約４００ｎｓであるのに対し、投射型ディスプレイに要求される３０万画素では約５０ｎｓと短くなることが分かる。
【００３２】
ＭＯＳトランジスタを用いた従来の液晶ディスプレイでは、第３の信号線１３を特別には設けておらず、シリコン基板または拡散層を電流経路として用いる構造になっていた。しかし、この部分のシート抵抗は拡散抵抗でも数百Ωとなり、投射型ディスプレイ用液晶ライトバルブの画素回路のピッチを約６０μｍとすると、基板給電線の抵抗は数１００ｋΩ以上となる。このため、従来の基板給電線では高速の書き込みが不可能であった。一方、本発明では後述するように、この基板給電線（第３の信号線）に金属配線層を用いて、基板給電線の抵抗を数１００Ωに低減している。
【００３３】
つぎに、液晶ライトバルブを構成する走査回路と、その動作について説明する。図３は、液晶ライトバルブの水平，垂直走査回路の構成を示すものである。この回路は、Ｄタイプのフリップ・フロップＦＦ，インバータＩＮＶ，レベル変換回路ＬＳから構成されている。これらの回路は、水平走査回路がＭ段，垂直走査回路がＮ段あり、ＦＦを直列に接続することでシフトレジスタを構成している。レベル変換回路ＬＳは、ソースをＶＤＤに接続した２個のＰＭＯＳトランジスタ（ＭＰ１，ＭＰ２）とソースをＶＳＳに接続した２個のＮＭＯＳトランジスタ（ＭＮ１，ＭＮ２）で構成し、フリップ・フロップＦＦの出力はＭＰ１のゲートに接続するとともに、インバータＩＮＶで逆相にしてＭＰ２のゲートに接続している。ＭＮ１とＭＮ２のゲートは互いに接続するとともに、ＭＮ１とＭＰ１のドレインにも接続する。さらに、ＭＮ２とＭＰ２のドレインを互いに接続し、この点を走査回路の出力ＰＨ（ＰＶ）としている。この構成によって、ＦＦの出力が“Ｈ”（ＶＤＤ）のとき、ＭＰ１とＭＮ２がオフ，ＭＰ２がオンとなり、出力 ＰＨ（ＰＶ）はＶＤＤとなる。一方、ＦＦの出力が“Ｌ”（ＧＮＤ）のとき、 ＭＰ１とＭＮ２はオン，ＭＰ２はオフとなり、出力ＰＨ（ＰＶ）はＶＳＳとなる。この様にしてレベル変換回路ＬＳは０−ＶＤＤの信号をＶＳＳ−ＶＤＤの信号に変換している。
【００３４】
ここで、レベル変換回路ＬＳはＶＤＤ（＋５Ｖ）−ＶＳＳ（−１５Ｖ）の電源で動作する高耐圧ＣＭＯＳトランジスタで構成され、ＦＦとＩＮＶはＶＤＤ（＋５Ｖ）−０の電源で動作する低耐圧ＣＭＯＳトランジスタで構成されている。
【００３５】
次に、本発明の液晶ライトバルブのデバイス構造を詳細に説明する。
【００３６】
図４は本発明の第１の実施例の断面図である。液晶ライトバルブは単結晶シリコン板の一方の表面に、エンハンスメント形のＮＭＯＳトランジスタで構成されたＭＯＳトランジスタ１ａ，ＭＯＳ容量で構成された保持容量１ｂ及び反射電極などから構成される画素回路１を形成した第１の基板１００と、ガラスなどの透明な材料からなる対向基板３０１の一方の表面にＩＴＯ（Ｉｎｄｉｕｍ−ｔｉｎ−ｏｘｉｄｅ）などの透明導電材料からなる対向電極３０２を形成した第２の基板３００との間に液晶２００を充填したものである。図１に示すサンプル回路２，水平走査回路３，垂直走査回路４及びＡＮＤゲート５も画素回路１と同じく第１の基板表面に形成される。
【００３７】
第１の基板１００は、一方の表面側にＭＯＳトランジスタ１ａを構成するソース領域，ドレイン領域及び保持容量１ｂの一方の電極となる領域を形成した単結晶シリコン板１１１と、単結晶シリコン板１１１上に選択的に形成されたポリシリコン層１２０と、ポリシリコン層１２０上に形成された第１の絶縁層１３０と、第１の絶縁層１３０上に形成され第１の絶縁層１３０を貫通して単結晶シリコン板１１１表面及びポリシリコン層１２０にコンタクトする第１の金属層１４０と、第１の金属層上に形成された第２の絶縁層１５０と、第２の絶縁層上に形成された第２の金属層１６０から構成されている。第１の金属層１４０及び第２の金属層１６０は例えばアルミニウムによって形成されている。
【００３８】
単結晶シリコン板１１１は、一対の表面を有し、一方の表面に隣接するｎ型半導体層１１１と、他方の表面とｎ型半導体層１１１とに隣接するｐ型半導体層 １１２と、他方の表面からｐ型半導体層１１２内に延びるように形成された複数対のｎ＋ 領域１１３と、ｎ＋ 領域１１３から離れた箇所において他方の表面からｐ型半導体層１１２内に延びるように形成された複数個のｎ領域１１４とから構成されている。複数対のｎ＋ 領域１１３はそれぞれＭＯＳトランジスタ１ａのソース領域・ドレイン領域となるもので、図５に示すように各単位画素となる箇所（一点鎖線で示す）に一対ずつ設けられている。また、複数個のｎ領域１１４は保持容量１ｂの一方の電極となるもので、各単位画素となる箇所に一個ずつ設けられている。
【００３９】
ポリシリコン層１２０は単結晶シリコン板１１１の一方の表面上に酸化シリコン層１１５を介して選択的に形成されている。具体的には、一対のｎ＋ 領域１１３ 間に露出するｐ型半導体層１１２上、ｎ領域１１４及びその近傍のｐ型半導体層１１２上に形成され、ＭＯＳトランジスタ１ａのゲート電極や第１の信号線（走査信号線）の一部を構成する部分１２３と、保持容量１ｂの他方の電極となる部分１２４とを有している。保持容量１ｂは、ｎ領域１１４とポリシリコン層１２４ 及びこれらの間に介在された酸化シリコン層１１５によって構成されている。
【００４０】
第１の絶縁層１３０上に形成された第１の金属層１４０は、スリット１４４によって複数個に分割され、ＭＯＳトランジスタ１ａと保持容量１ｂとを接続する配線１４１，第２の信号線１４２，第３の信号線１４３を構成している。配線 １４１は第１の絶縁層１３０に設けたコンタクトホール１３１を貫通して一対のｎ＋ 領域１１３の一方及びポリシリコン層１２４に、第２の信号線１４２は第１の絶縁層１３０に設けたコンタクトホール１３１を貫通して一対のｎ＋ 領域１１３ の他方に、それぞれコンタクトしている。また、第２の信号線１４２は第１の絶縁層１３０に設けたコンタクトホール１３１を貫通してｐ型半導体層１１２にもコンタクトしている。
【００４１】
第２の金属層１６０は反射電極となるもので、各単位画素と略同形状を有し、各画素毎にスリット１６２によって分離された複数個の画素電極１６１を構成している。図には記載していないが、画素電極１６１は第２の絶縁層１５０に設けたスルーホール１５１を介して配線１４１とコンタクトしている（図７参照）。従って、ＭＯＳトランジスタのｎ＋ 領域１１３の一方（ソース領域）は、コンタクトホール１３１及びスルーホール１５１により配線１４１を介して画素電極 １６１に接続され（図７参照）、画素電極１６１に与える電圧をＭＯＳトランジスタ１ａによってスイッチングする。
【００４２】
ここで、配線１４１と画素電極１６１は、対向基板３００の側から液晶ライトバルブに照射される光に対するＭＯＳトランジスタ１ａの遮光と、画素電極の表面の凹凸を低減するため、共にパターン同士の間隔を最小にしてその面積が極力大きくなるようレイアウトしている。すなわち、第１の金属層１４０及び画素電極１６１間のスリットの面積をできるだけ小さくし、これらスリットから入射する光量を少なくして遮光効果を向上している。また、第１の金属層１４０に設けたスリット１４４の幅を小さくすることにより、その上に塗布などによって形成される第１の絶縁層表面の凹凸、更にその上に形成される第２の金属層表面の凹凸を共に小さくする、と共に反射電極となる画素電極１６１の表面の凹凸を低減する。これにより、液晶ライトバルブに光源から照射された光は画素電極１６１で乱反射されず、有効に利用されてスクリーンに投射されるため、明るい画像を形成することができる。
【００４３】
図中には一画素の領域が示されている。本実施例では、２μｍの高耐圧プロセスを用い、各画素の大きさを水平方向，垂直方向ともにそれぞれ６４μｍとしている。
【００４４】
図５及び図６は、第１の基板１００に形成された各種パターンの平面構造を示す。図５は、シリコン基板１１０の表面に形成したＭＯＳトランジスタの拡散層１１３，保持容量の拡散層１１４などの拡散層、及びその上に形成したポリシリコン層１２０の平面パターンを示す。また、図６は図５のパターンの上に第１の絶縁層１３０及び第２の絶縁層１５０を介して形成された第１の金属層１４０及び第２の金属層１６０の平面パターン、各金属層を電気的に接続するために第１の絶縁層１３０及び第２の絶縁層１５０に形成されたコンタクトホール（ＣＯＮＴ）１３１，スルーホール（ＴＣ）１５１のレイアウトパターンを示す。コンタクトホール１３１は拡散層又はポリシリコン層と第１の金属層を、またスルーホール１５１は第１の金属層と第２の金属層をそれぞれ接続する。前述の図４は、図５に示すＩＶ−ＩＶ線に沿った断面を示す。
【００４５】
第１の金属層で形成される配線１４１，第２の信号線１４２，第３の信号線 １４３はスリット１４４によって、また、第２の金属層で形成される複数の画素電極（反射電極）１６１は同層に形成されたスリット１６２によって互いに分離されている。
【００４６】
第１の信号線は、ＭＯＳトランジスタのポリシリコン層１２３を、第１の金属層で形成される第１の信号線の金属層部１４５で互いに接続して形成される。両者の接続は、第１の絶縁膜に形成されたコンタクトホール１３１を通じてなされる。
【００４７】
本発明の液晶ライトバルブは、対向基板３００側から照射される強力な光を画素電極１６１で反射する反射型であり、この反射光の強さを液晶２００の状態で制御している。例えば、液晶２００にポリマー分散型液晶を使用すると、画素電極１６１の電圧によって、液晶２００は散乱状態から透明状態に変化する。このため、各画素の反射率は、液晶２００が透明状態のときに高く、散乱状態のときに低くなる。本ライトバルブは、この液晶の状態を画素電極１６１の電圧で制御することで映像を表示している。
【００４８】
次に、照射光に対する遮光について説明する。半導体のｐｎ接合部に光が照射されると、光電流が発生する。この光電流が問題となるのは、ＭＯＳトランジスタの拡散層１１３のソース電極部である。このソース電極部に光電流が流れると、保持容量１ｂに書き込んだ電圧が変化し、所定の表示画像が得られなくなる。このため、ＭＯＳトランジスタ１ａの拡散層１１３への光を第１の金属層１４０と第２の金属層１６０で遮光している。特に、図４及び図６に示すように、画素電極１６１の電極間スリット１６２を通過する光は、第３の信号線１４３の配線幅を電極間スペースより十分広くとり、これを電極間スペースの直下に配置することで遮光している。
【００４９】
図７は図５，図６におけるＶＩＩ−ＶＩＩ断面構造で、ＭＯＳトランジスタ１ａのソース電極部を垂直方向に見たものである。画素電極１６１の電極間スリット１６２ を通過する光は、画素電極１６１と対応した配線１４１をスリット１６２の下まではみ出させるように配置することで遮光している。
【００５０】
図８は図５，図６におけるＶＩＩＩ−ＶＩＩＩ断面構造であり、第１の金属層１４０のスリット部を示す。この領域には上述の第１の金属層１４０及び第２の金属層 １６０によっても遮光されず、第１の金属層に形成されたスリット１４４と第２の金属層に形成されたスリット１６２を通過してシリコン基板１１０の表面に直接光が照射される部分が含まれている。この直接光は、配線１４１，第２の信号線１４２，第３の信号線１４３の各パターン間のスリットを通り、その下のｎ＋ 層１１６に照射される。保持容量の拡散層１１４と第３の信号線１４３との接続は、オーミックコンタクトを確保するためｎ＋ 層１１６を介して行われる。照射光はｎ＋ 層１１６とｐ型のウェル層１１２のｐｎ接合部で光電流に変換される。上述のように、このｐ型のウェル層１１２とｎ＋ 層１１６は共に第３の信号線 （基板給電線）１４３に接続され、最下位電圧（ＶＳＳ）に給電されているので、ｐｎ接合部で発生した光電流は、ｐ型ウェル層を通じて第３の信号線を流れ消費される。この結果、光電流は、ＭＯＳトランジスタの拡散層１１３、特にソース領域には流れないので、保持容量１ｂに書き込んだ電圧を安定にホールドでき、投射ディスプレイのように強力な光が照射されても、画質の劣化がない。
【００５１】
また、第１の絶縁層１３０と第２の絶縁層１５０のうち少なくとも１層に光吸収性の絶縁層を用いることでも光電流を低減できる。この光吸収性の絶縁層には、着色したポリイミドなどが使用できる。さらに、第１の金属層であるアルミニウム層の表面や裏面、又は第２の金属層であるアルミニウム層の裏面に黒色材料からなる層を設け、各配線層と同一形状にパターン化することでも光電流を低減できる。この黒色材料には、酸化クロム，タンタルオキサイド等が使用できる。次に、保持容量１ｂへの充電速度について説明する。上述のように、第２の信号線１４２はＭＯＳトランジスタの拡散層１１３のドレイン領域に、また第３の信号線１４３は保持容量の拡散層１１４及びｐ型ウェル層１１２にそれぞれコンタクトホール１３１を介して接続されている。このような素子構造により、保持容量１ｂに充電するときの電流経路は第２の信号線１４２→ＭＯＳトランジスタ１ａ→保持容量１ｂ→第３の信号線１４３となる。第２の信号線１４２と第３の信号線１４３は、互いに平行になるように配置されている。従って、第２の信号線と第３の信号線を流れる電流は互いに逆向きになるため、両配線が外部に形成する磁界は互いに打ち消しあい、配線のインダクタンスが小さくなる。また、第２の信号線と第３の信号線に金属配線層を用いたことで配線抵抗が低減される。以上のような構成により、充電時における配線部のインピーダンスが小さくなり、保持容量への映像信号の書き込みを高速にできる。
本実施例によれば、ＭＯＳトランジスタなど能動素子を形成したシリコンなどの半導体基板を用いた液晶ライトバルブ及びそれを用いた投射型ディスプレイにおいて、画素回路部の半導体表面を金属配線層による信号線や画素電極など複数の遮光層で遮光し、さらに金属配線層による信号線や画素電極などで遮光できない光は基準電位に接続した半導体基板の拡散層に照射されるように配置したので、画素回路部の能動素子に流れる光電流を大幅に低減できる。さらに、各画素に映像信号を供給する信号線と基板給電線に金属配線を用い、これらを互いに平行に配置したので、信号線のインピーダンスを低減でき画素への信号の書き込みを高速にできる。これらの結果、光輝度で、高精細な投射型ディスプレイに適用可能な液晶ライトバルブ、及びこれを用いた投射型ディスプレイが実現できる。
【００５２】
次に、図９，図１０を用いて本発明の液晶ライトバルブの他の実施例を説明する。図４〜図８に示した実施例と異なるのは、金属層を３層構造にして、配線 １４１と反射電極となる画素電極の間に別の遮光層を設けている点である。ただし、図５に示す画素回路の拡散層とポリシリコン層のパターンは前の実施例と同じである。
【００５３】
図９は本実施例の液晶ライトバルブの断面図である。本実施例では、第２の信号線１４２，第３の信号線１４３，配線１４１を形成した第１の金属層１４０の上に第１の絶縁層１５０を介して遮光層１６３及び中間電極１６４を形成した第２の金属層を設け、さらにその上に第２の絶縁層１７０を介して画素電極（反射電極）１８１を設けている。遮光層１６３と中間電極１６４はスリット１６２で、また画素電極同士はスリット１８２で互いに隔てられている。ＭＯＳトランジスタの拡散層１１３のソース領域はスルーホール１３１によって配線１４１と、配線１４１はスルーホール１５１によって中間電極１６４と、そして中間電極 １６４はスルーホール１７１によって画素電極１８１とそれぞれ接続される。画素電極に与えられる電圧は、ＭＯＳトランジスタ１ａによってスイッチングされる。
【００５４】
図１０は第１の金属層１４０，第２の金属層１６０及び第３の金属層１８０における各パターンの平面構造を示す。図９は図１０におけるＩＸ−ＩＸ断面図である。
【００５５】
図９，図１０から分かるように、最上層の第３の金属層１８０で形成された画素電極１８１の電極間スリット１８２から入射する光は第２の金属層１６０で形成された遮光層１６３で完全に遮断される。すなわち、対向基板３００側から見た場合、第３の金属層１８０に形成されたスリット１８２及び第２の金属層１６０ に形成されたスリット１６２は互いにオーバーラップすることなくずれて配置されているので、第２の基板３００側から入射した光は第３の金属層または第２の金属層のいずれかで反射されてシリコン基板１１０には到達しない。
【００５６】
以上のように、本実施例では第２の基板側から入射する光を第１の基板の上層に設けた第２の金属層及び第３の金属層で遮断した。入射光がシリコン基板に達するのを防止するには、第１の金属層，第２の金属層及び第３の金属層のそれぞれに形成されるスリット部が互いにオーバーラップすることがないようずらせて配置すればよい。
【００５７】
また、図９，図１０の構成において、第１の絶縁層１３０，第２の絶縁層１５０ ，第３の絶縁層１７０のうち少なくとも１層に光吸収性の絶縁層を用いることでも光電流を低減できる。この光吸収性の絶縁層には、着色したポリイミドなどが使用できる。さらに、第１の金属層１４０，第２の金属層１６０，第３の金属層１８０の少なくとも１層の裏面又は表面に黒色材料の層を設け、各金属層と同一の形状にパターン化することでも光電流を低減できる。この黒色の材料には、酸化クロム，タンタルオキサイド等が使用できる。
【００５８】
次に、本発明の液晶ライトバルブの実装について説明する。図１１と図１２はセラミック基板上に実装した液晶ライトバルブの平面構造と断面構造の一例を示している。
【００５９】
前述の単結晶シリコン基板の表面に画素回路，水平走査回路，垂直走査回路などを形成した第１の基板１００は、回路部を上にして導電性ペーストでセラミック基板５００に接着される。第１の基板１００と、これと対向して設けた第２の基板３００との間には液晶２００を挾持する。液晶２００はその周辺部に設けたシール材５１０によってシールされ、外界の湿度などから保護される。
【００６０】
第１の基板の周辺部に設けた信号端子は、ワイヤボンデングでセラミック基板上に形成した配線パターンと接続される。また、第２の基板３００の表面に設けた対向電極３０２とセラミック基板上の配線パターンとの接続には導電性ペースト５３０を用いている。第１の基板上のワイヤボンデング位置は、図１１に示すように同基板の上辺部と左辺部とし、第２の基板表面の対向電極とのコンタクト位置は右辺部としている。ワイヤボンデング位置を２辺以下にすることで各基板とワイヤボンデング部の距離を小さくできる。
【００６１】
フレキシブルプリント基板５５０は半田５４０によってセラミック基板５００の配線パターンと接続され、液晶ライトバルブの制御信号を供給する。
【００６２】
図１３は本発明の液晶ライトバルブを適用した投射型ディスプレイの構成を示す。本投射型ディスプレイは、光源７００，第１のレンズ７１０，ミラー７２０，第２のレンズ７３０，液晶ライトバルブ７４０，投射レンズ７５０，スクリーン７６０で構成される。光源７００からの光は第１のレンズ７１０でミラー７２０ の位置に集光される。この光は第１のレンズ７３０で平行光とされ、液晶ライトバルブ７４０に照射される。液晶ライトバルブでは照射された光の反射状態を各液晶画素に印加する電圧によって制御し、液晶ライトバルブからの反射光を第１のレンズ７３０と投射レンズ７５０を介して、スクリーン７６０に拡大投影して画像を形成する。
【００６３】
また、光源からの光束を光の３原色の３つの光束に分解し、それぞれの光束に対して液晶ライトバルブを設け、３つの液晶ライトバルブからの反射光を再び合成、拡大投射することによりカラー表示の投射型ディスプレイを得ることができる。光の３原色への分解、３つの液晶ライトバルブからの反射光の合成は、例えばダイクロイックミラーを用いて同時に行うことができる。
【００６４】
以上、単結晶シリコン基板を用いた液晶ライトバルブ、及びこれを用いた投射型ディスプレイについて説明したが、本発明は単結晶シリコン基板のかわりに絶縁基板上に半導体層を形成した基板や化合物半導体基板を用いても可能であることは言うまでもない。
【００６５】
【発明の効果】
本発明によれば、耐光性に優れた液晶表示パネルを提供できるというものである。
【図面の簡単な説明】
【図１】液晶ライトバルブの回路構成を示す図である。
【図２】液晶ライトバルブの動作を示すタイミングチャートである。
【図３】液晶ライトバルブを構成する走査回路の詳細回路を示す図である。
【図４】本発明の液晶ライトバルブの一実施例における断面図（図５，図６のＩＶ−ＩＶ断面図）である。
【図５】本発明の液晶ライトバルブの一実施例における画素回路の拡散層及びポリシリコン層のレイアウト図である。
【図６】本発明の液晶ライトバルブの一実施例における画素回路の第１の金属層，第２の金属層のレイアウト図である。
【図７】図５，図６のＶＩＩ−ＶＩＩ断面図である。
【図８】図５，図６のＶＩＩＩ−ＶＩＩＩ断面図である。
【図９】本発明の液晶ライトバルブの他の実施例における断面図（図１０のＩＸ−ＩＸ断面図）である。
【図１０】本発明の液晶ライトバルブの他の実施例における画素回路の第１の金属層，第２の金属層及び第３の金属層のレイアウト図である。
【図１１】セラミック基板上に実装した液晶ライトバルブの平面構造を示す図である。
【図１２】セラミック基板上に実装した液晶ライトバルブの断面構造を示す図である。
【図１３】液晶ライトバルブを適用した投射型ディスプレイの構成を示す図である。
【符号の説明】
１…画素回路、１ａ…ＭＯＳトランジスタ、１ｂ…保持容量、１ｃ…液晶容量、２…サンプル回路、３…水平走査回路、４…垂直走査回路、５…ＡＮＤゲート、６，７…遮光層、１００…第１の基板、１１０…シリコン基板、１２０…ポリシリコン層、１３０…第１の絶縁層、１４０…第１の金属層、１５０…第２の絶縁層、１６０…第２の金属層、１７０…第３の絶縁層、１８０…第３の金属層、２００…液晶、３００…第２の基板。
Claims (18)
- 一方の表面に、スイッチング素子領域が形成された画素が複数、マトリクス状に配置された半導体基板と、
前記半導体基板の一方の表面上に絶縁層を介して形成され、第１のスリットで複数個に分割された第１の金属層と、
前記第１の金属層上に絶縁層を介して形成され、複数の画素全面にわたって形成された遮光層と、前記画素内において第２のスリットにより前記遮光層と電気的に分離された１つの中間電極とを有する第２の金属層と、
前記第２の金属層上に絶縁層を介して形成され、第３のスリットで複数個に分割された第３の金属層と、
一方の表面に対向電極を有し、前記対向電極側が前記第３の金属層に間隙を有して対向する対向基板と、
前記対向電極と第３の金属層との間の間隙に充填された液晶とを有し、
前記第２の金属層の前記中間電極は、前記第１の金属層及び前記第３の金属層とスルーホールを介して接続され、
前記第２の金属層の前記遮光層は、前記第１の金属層及び前記第３の金属層と電気的に分離され、
前記第２のスリットが、前記第１のスリット及び前記第３のスリットに対して前記半導体基板の表面と平行な方向にずらして配置された投射型ディスプレイ用の液晶ライトバルブ。 - 請求項１に記載の投射型ディスプレイ用の液晶ライトバルブにおいて、
前記半導体基板の一方の表面に前記スイッチング素子領域の各々に対応して容量素子領域を設け、前記スイッチング素子領域の基板電位領域および前記容量素子領域に基板電位を供給する基板給電線を前記金属層のいずれかで形成した投射型ディスプレイ用の液晶ライトバルブ。 - 請求項２に記載の投射型ディスプレイ用の液晶ライトバルブにおいて、
前記スイッチング素子領域の映像信号入力端子部に映像信号を供給する映像信号線を、前記金属層のいずれかで形成し、前記基板給電線と映像信号線を互いに平行に配置した投射型ディスプレイ用の液晶ライトバルブ。 - 請求項１から３のいずれかに記載の投射型ディスプレイ用の液晶ライトバルブにおいて、
前記第１の金属層，第２の金属層または第３の金属層の少なくとも一方の面に黒色層を設けた投射型ディスプレイ用の液晶ライトバルブ。 - 請求項１から４のいずれかに記載の投射型ディスプレイ用の液晶ライトバルブにおいて、
前記半導体基板の一方の表面に、前記スイッチング素子領域の各々に信号を供給する信号回路の領域を設けた投射型ディスプレイ用の液晶ライトバルブ。 - 請求項５に記載の投射型ディスプレイ用の液晶ライトバルブにおいて、
前記信号回路は、前記スイッチング素子領域の各々に映像信号を供給する回路及びスイッチング素子の制御信号を供給する回路である投射型ディスプレイ用の液晶ライトバルブ。 - 請求項１に記載の投射型ディスプレイ用の液晶ライトバルブにおいて、
前記絶縁層の少なくとも一つは光吸収性の絶縁層である投射型ディスプレイ用の液晶ラ イトバルブ。 - 請求項７に記載の投射型ディスプレイ用の液晶ライトバルブにおいて、
前記光吸収性の絶縁層は、着色したポリイミドである投射型ディスプレイ用の液晶ライトバルブ。 - 請求項４に記載の投射型ディスプレイ用の液晶ライトバルブにおいて、
前記黒色層は、酸化クロム又はタンタルオキサイドを有する投射型ディスプレイ用の液晶ライトバルブ。 - 一方の表面に、スイッチング素子領域が形成された画素が複数、マトリクス状に配置された半導体基板と、
前記半導体基板の一方の表面上に絶縁層を介して形成され、第１のスリットで複数個に分割された第１の金属層と、
前記第１の金属層上に絶縁層を介して形成され、複数の画素全面にわたって形成された遮光層と、前記画素内において第２のスリットにより前記遮光層と電気的に分離された１つの中間電極とを有する第２の金属層と、
前記第２の金属層上に絶縁層を介して形成され、第３のスリットで複数個に分割された第３の金属層と、
一方の表面に対向電極を有し、前記対向電極側が前記第３の金属層に間隙を有して対向する対向基板と、
前記対向電極と第３の金属層との間の間隙に充填された液晶とを有し、
前記第２の金属層の前記中間電極は前記第１の金属層及び前記第３の金属層とスルーホールを介して接続され、
前記第２の金属層の前記遮光層は、前記第１の金属層及び前記第３の金属層と電気的に分離され、
前記第２のスリットが、前記第１のスリット及び前記第３のスリットに対して前記半導体基板の表面と平行な方向にずらして配置された液晶ライトバルブと、
前記液晶ライトバルブに前記対向基板側から照射される光を供給する光源と、
前記液晶ライトバルブからの反射光を拡大投射する光学系とを備えた投射型ディスプレイ。 - 請求項１０に記載の投射型ディスプレイにおいて、
前記半導体基板の一方の表面に前記スイッチング素子領域の各々に対応して容量素子領域を設け、前記スイッチング素子領域の基板電位領域および前記容量素子領域に基板電位を供給する基板給電線を前記金属層のいずれかで形成した投射型ディスプレイ。 - 請求項１１に記載の投射型ディスプレイにおいて、
前記スイッチング素子領域の映像信号入力端子部に映像信号を供給する映像信号線を、前記金属層のいずれかで形成し、前記基板給電線と映像信号線を互いに平行に配置した投射型ディスプレイ。 - 請求項１０から１２のいずれかに記載の投射型ディスプレイにおいて、
前記第１の金属層，第２の金属層または第３の金属層の少なくとも一方の面に黒色層を設けた投射型ディスプレイ。 - 請求項１０から１３のいずれかに記載の投射型ディスプレイにおいて、
前記半導体基板の一方の表面に、前記スイッチング素子領域の各々に信号を供給する信号回路の領域を設けた投射型ディスプレイ。 - 請求項１４に記載の投射型ディスプレイにおいて、
前記信号回路は、前記スイッチング素子領域の各々に映像信号を供給する回路及びスイッチング素子の制御信号を供給する回路である投射型ディスプレイ。 - 請求項１０に記載の投射型ディスプレイにおいて、
前記絶縁層の少なくとも一つは光吸収性の絶縁層である投射型ディスプレイ。 - 請求項１６に記載の投射型ディスプレイにおいて、
前記光吸収性の絶縁層は、着色したポリイミドである投射型ディスプレイ。 - 請求項１３に記載の投射型ディスプレイにおいて、
前記黒色層は、酸化クロム又はタンタルオキサイドを有する投射型ディスプレイ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25278393A JP3608808B2 (ja) | 1992-10-08 | 1993-10-08 | 液晶ライトバルブ及び液晶表示パネル |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26996192 | 1992-10-08 | ||
| JP25278393A JP3608808B2 (ja) | 1992-10-08 | 1993-10-08 | 液晶ライトバルブ及び液晶表示パネル |
| JP4-269961 | 1995-10-08 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000313111A Division JP2001183686A (ja) | 1992-10-08 | 2000-10-06 | 投射型ディスプレイ及び液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06194690A JPH06194690A (ja) | 1994-07-15 |
| JP3608808B2 true JP3608808B2 (ja) | 2005-01-12 |
Family
ID=26540878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25278393A Expired - Lifetime JP3608808B2 (ja) | 1992-10-08 | 1993-10-08 | 液晶ライトバルブ及び液晶表示パネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3608808B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6424388B1 (en) | 1995-04-28 | 2002-07-23 | International Business Machines Corporation | Reflective spatial light modulator array |
| JP3349332B2 (ja) | 1995-04-28 | 2002-11-25 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 反射式空間光変調素子配列及びその形成方法 |
| US6081305A (en) * | 1995-05-30 | 2000-06-27 | Hitachi, Ltd. | Liquid crystal light valve and projection type liquid crystal display using such valve |
| US6344888B2 (en) | 1996-10-22 | 2002-02-05 | Seiko Epson Corporation | Liquid crystal panel substrate liquid crystal panel and electronic device and projection display device using the same |
| US7872728B1 (en) | 1996-10-22 | 2011-01-18 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
| WO1999028784A1 (fr) * | 1997-11-28 | 1999-06-10 | Matsushita Electric Industrial Co., Ltd. | Afficheur du type a reflexion et dispositif d'image utilisant cet afficheur |
| US20030090600A1 (en) * | 2001-11-13 | 2003-05-15 | Chartered Semiconductors Manufactured Limited | Embedded light shield scheme for micro display backplane fabrication |
| JP4501362B2 (ja) * | 2002-06-11 | 2010-07-14 | ソニー株式会社 | 半導体装置、反射型液晶表示装置および反射型液晶プロジェクタ |
| JP4085369B2 (ja) * | 2002-10-10 | 2008-05-14 | 日本ビクター株式会社 | 液晶表示装置 |
| JP3778195B2 (ja) | 2003-03-13 | 2006-05-24 | セイコーエプソン株式会社 | 平坦化層を有する基板及びその製造方法並びに電気光学装置用基板及び電気光学装置及び電子機器 |
| JP3783707B2 (ja) | 2003-03-19 | 2006-06-07 | セイコーエプソン株式会社 | 検査素子付基板並びに電気光学装置用基板及び電気光学装置及び電子機器 |
| JP5026032B2 (ja) * | 2005-12-28 | 2012-09-12 | シチズンファインテックミヨタ株式会社 | 液晶表示装置とその製造方法 |
| JP2009193081A (ja) * | 2009-06-01 | 2009-08-27 | Semiconductor Energy Lab Co Ltd | 表示装置及び電子装置 |
| JP5187363B2 (ja) * | 2010-08-24 | 2013-04-24 | 株式会社Ｊｖｃケンウッド | 液晶表示装置 |
| JP5998458B2 (ja) * | 2011-11-15 | 2016-09-28 | セイコーエプソン株式会社 | 画素回路、電気光学装置、および電子機器 |
| JP7183019B2 (ja) * | 2018-12-11 | 2022-12-05 | 株式会社ジャパンディスプレイ | 表示装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS597114B2 (ja) * | 1978-07-05 | 1984-02-16 | セイコーエプソン株式会社 | 液晶表示体装置 |
| JPS5595980A (en) * | 1979-01-10 | 1980-07-21 | Suwa Seikosha Kk | Liquid crystal display panel using semiconductor substrate |
| JPS5630172A (en) * | 1979-08-21 | 1981-03-26 | Suwa Seikosha Kk | Liquid crystal display panel |
| JPS5766472A (en) * | 1980-10-13 | 1982-04-22 | Suwa Seikosha Kk | Liquid crystal indicator unit |
| US4382658A (en) * | 1980-11-24 | 1983-05-10 | Hughes Aircraft Company | Use of polysilicon for smoothing of liquid crystal MOS displays |
| JPS5893031A (ja) * | 1981-11-30 | 1983-06-02 | Hitachi Ltd | 液晶表示装置 |
| JPS58170675U (ja) * | 1982-05-12 | 1983-11-14 | 株式会社日立製作所 | 液晶表示装置 |
| JPS6017966A (ja) * | 1983-07-12 | 1985-01-29 | Seiko Epson Corp | 半導体装置 |
| JPS6363086A (ja) * | 1986-09-03 | 1988-03-19 | シャープ株式会社 | ドツト・マトリツクス型表示装置 |
| JPH0244316A (ja) * | 1988-08-05 | 1990-02-14 | Hitachi Ltd | 補助容量付液晶表示装置 |
| JPH0444327A (ja) * | 1990-06-11 | 1992-02-14 | Oki Electric Ind Co Ltd | 絶縁ゲート電界効果トランジスタ及びその製造方法 |
| JPH0476523A (ja) * | 1990-07-18 | 1992-03-11 | Fujitsu Ltd | 液晶パネル |
| JP2967126B2 (ja) * | 1990-09-05 | 1999-10-25 | セイコーインスツルメンツ株式会社 | 平板型光弁基板用半導体集積回路装置 |
| JP3062698B2 (ja) * | 1990-09-25 | 2000-07-12 | セイコーインスツルメンツ株式会社 | 光弁基板用単結晶薄膜半導体装置 |
| JP2979196B2 (ja) * | 1990-09-05 | 1999-11-15 | セイコーインスツルメンツ株式会社 | 光弁用半導体基板装置及びその製造方法 |
-
1993
- 1993-10-08 JP JP25278393A patent/JP3608808B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06194690A (ja) | 1994-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5461501A (en) | Liquid crystal substrate having 3 metal layers with slits offset to block light from reaching the substrate | |
| US6081305A (en) | Liquid crystal light valve and projection type liquid crystal display using such valve | |
| JP3608808B2 (ja) | 液晶ライトバルブ及び液晶表示パネル | |
| US10969638B2 (en) | Display device | |
| US9482891B2 (en) | Liquid crystal display unit | |
| US8049694B2 (en) | Electro-optical device and electronic apparatus including the same | |
| JP2008224935A (ja) | 表示装置及び電子機器 | |
| CN103176323A (zh) | 电光装置及电子设备 | |
| JP3176021B2 (ja) | 液晶ライトバルブ及びそれを用いた投射型液晶ディスプレイ | |
| JP2005519344A (ja) | マトリックス表示装置 | |
| JP3693843B2 (ja) | 液晶表示装置 | |
| JPH08328036A (ja) | 液晶表示装置 | |
| JP3609019B2 (ja) | 投射型ディスプレイ及び液晶表示装置 | |
| US6686976B2 (en) | Liquid crystal light valve and projection type display using same | |
| EP1570311B1 (en) | Active matrix display devices | |
| CN101241285A (zh) | 电光装置用基板、电光装置以及电子设备 | |
| JP2001249357A (ja) | 液晶ライトバルブ及びそれを用いた投射型ディスプレイ | |
| JP4135547B2 (ja) | 反射型液晶表示装置 | |
| JP2001183686A (ja) | 投射型ディスプレイ及び液晶表示装置 | |
| JP4967556B2 (ja) | 電気光学装置用基板及び電気光学装置、並びに電子機器 | |
| JP3339248B2 (ja) | 表示装置 | |
| JPH0351819A (ja) | 液晶表示装置 | |
| JP2001296522A (ja) | 液晶ライトバルブ及びそれを用いた投射型液晶ディスプレイ | |
| JPH0315823A (ja) | 写真処理方法 | |
| JPH04186232A (ja) | 薄膜電子回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040825 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040825 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041012 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071022 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121022 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121022 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |