JP4501362B2 - 半導体装置、反射型液晶表示装置および反射型液晶プロジェクタ - Google Patents
半導体装置、反射型液晶表示装置および反射型液晶プロジェクタ Download PDFInfo
- Publication number
- JP4501362B2 JP4501362B2 JP2003164678A JP2003164678A JP4501362B2 JP 4501362 B2 JP4501362 B2 JP 4501362B2 JP 2003164678 A JP2003164678 A JP 2003164678A JP 2003164678 A JP2003164678 A JP 2003164678A JP 4501362 B2 JP4501362 B2 JP 4501362B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- liquid crystal
- electrode
- storage capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、アクティブマトリクス表示の反射型液晶表示装置のアクティブマトリクス駆動部を構成する半導体装置、アクティブマトリクス表示の反射型液晶表示装置、およびアクティブマトリクス表示の反射型液晶表示装置を用いた反射型液晶プロジェクタに関する。
【０００２】
【従来の技術】
特許文献１（特許第２９９５７２５号公報）に示されるように、アクティブマトリクス表示の反射型液晶表示装置や、そのアクティブマトリクス駆動部を構成する半導体装置が知られている。
【０００３】
従来、このアクティブマトリクス表示の反射型液晶表示装置は、図７に示すように構成されている。
【０００４】
この反射型液晶表示装置９は、全体として、アクティブマトリクス駆動部を構成する半導体装置部５０と、各画素に共通の対向透明電極３１が形成された対向透明基板３２との間に、液晶が注入され、液晶層３３が形成されたものである。
【０００５】
半導体装置部５０は、第１導電型の、例えばＰ型の、シリコン基板などの半導体基板（下地半導体領域）１１上に、画素Ｐｘとなる単位領域ごとに、スイッチング用トランジスタ１３および信号蓄積用キャパシタ５５が形成される。
【０００６】
スイッチング用トランジスタ１３は、半導体基板１１上に、第２導電型の、すなわち半導体基板１１がＰ型である場合にはＮ型の、ソース領域１３Ｓおよびドレイン領域１３Ｄが形成され、このソース領域１３Ｓとドレイン領域１３Ｄの間の領域上に、二酸化シリコンなどからなる絶縁層１２の一部を構成する薄い絶縁層１２ａを介して、ポリシリコンなどからなるゲート電極１３Ｇが形成されて、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型ないしＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型のトランジスタとして構成される。
【０００７】
信号蓄積用キャパシタ５５は、半導体基板１１上に、スイッチング用トランジスタ１３のソース領域１３Ｓおよびドレイン領域１３Ｄと同じ第２導電型の、すなわち半導体基板１１がＰ型である場合にはＮ型の、半導体領域５５Ｄおよび５５Ｓが形成され、半導体領域５５Ｄ，５５Ｓ間の領域上に、絶縁層１２の一部を構成する薄い絶縁層１２ｂを介して電極５５Ｇが形成されて、ＭＩＳ型ないしＭＯＳ型のトランジスタとして構成され、半導体領域５５Ｄおよび５５Ｓに適当な電位が印加されることによって、半導体領域５５Ｄ，５５Ｓ間の電極５５Ｇの直下部分に、チャンネル５５ｃが形成され、電気的容量が形成される。
【０００８】
さらに、半導体基板１１上には、画素Ｐｘとなる単位領域ごとに、半導体基板１１に接地電位などのバイアス電位を印加するための、半導体基板１１と同じ第１導電型の、すなわち半導体基板１１がＰ型である場合にはＰ型の、高濃度のバイアス用半導体領域５７が形成される。
【０００９】
そして、絶縁層１２上の絶縁層１４上に、スイッチング用トランジスタ１３のゲート電極１３Ｇに接続されて走査線（走査電極）２１が形成され、スイッチング用トランジスタ１３のソース領域１３Ｓに接続されて信号線（信号電極）２３が形成され、スイッチング用トランジスタ１３のドレイン領域１３Ｄと信号蓄積用キャパシタ５５の電極５５Ｇを互いに接続する配線２５が形成され、信号蓄積用キャパシタ５５の半導体領域５５Ｄ，５５Ｓおよびバイアス用半導体領域５７に接続されてバイアス用電極５９が形成される。
【００１０】
さらに、絶縁層１４上の絶縁層１６上に、配線２５に接続されて、すなわちスイッチング用トランジスタ１３のドレイン領域１３Ｄおよび信号蓄積用キャパシタ５５の電極５５Ｇに接続されて、画素電極となる反射電極１９が形成される。
【００１１】
反射型液晶表示装置９は、走査線２１が表示画面の垂直方向に配列されて多数形成され、信号線２３が表示画面の水平方向に配列されて多数形成され、それぞれの交差位置の部分が画素Ｐｘとして上記のように構成される。
【００１２】
そして、バイアス用電極５９が接地されて、信号蓄積用キャパシタ５５の半導体領域５５Ｄ，５５Ｓおよびバイアス用半導体領域５７に接地電位が印加され、かつ、各画素に共通の対向透明電極３１に所定電位が印加された状態で、走査線駆動回路によって走査線２１が順次選択され、その選択された走査線２１に接続された当該画素のスイッチング用トランジスタ１３のゲート電極１３Ｇに所定電位が印加される。
【００１３】
これによって、当該画素のスイッチング用トランジスタ１３がオンとなり、信号線駆動回路によって信号線２３を通じて当該画素のスイッチング用トランジスタ１３のソース領域１３Ｓに信号電圧が印加されることによって、当該画素のスイッチング用トランジスタ１３のドレイン領域１３Ｄを通じて当該画素の信号蓄積用キャパシタ５５の電気的容量に信号電荷が蓄積される。
【００１４】
その蓄積された信号電荷が当該画素の反射電極１９に印加されて、各画素に共通の対向透明電極３１と当該画素の反射電極１９との間に信号電圧に応じた電界が印加され、これに応じて液晶層３３の当該画素の部分の光の旋光状態が制御される。
【００１５】
これによって、対向透明基板３２の外側から反射型液晶表示装置９に入射し、液晶層３３の当該画素の部分を透過して反射電極１９で反射し、再び液晶層３３の当該画素の部分を透過して対向透明基板３２の外側に出射する光が変調され、所定の偏光方向の光が出力されて、反射型液晶表示装置９に画像が表示される。
【００１６】
【特許文献１】
特許第２９９５７２５号公報。
【００１７】
【発明が解決しようとする課題】
しかしながら、図７に示して上述した従来の反射型液晶表示装置９の半導体装置部５０は、信号蓄積用キャパシタ５５を構成する半導体領域５５Ｄおよび５５Ｓを、半導体基板（下地半導体領域）１１と異なる導電型、すなわちスイッチング用トランジスタ１３のソース領域１３Ｓおよびドレイン領域１３Ｄと同じ導電型にするので、スイッチング用トランジスタ領域と信号蓄積用キャパシタ領域との分離のために、スイッチング用トランジスタ領域と信号蓄積用キャパシタ領域との距離、すなわちスイッチング用トランジスタ１３のドレイン領域１３Ｄと信号蓄積用キャパシタ５５の半導体領域５５Ｄとの距離ｄを、ある程度以上に大きくしなければならず、画素Ｐｘの面積が大きくなり、所定サイズ内に形成できる画素数が少なくなる。
【００１８】
また、信号蓄積用キャパシタ５５を構成する半導体領域５５Ｄおよび５５Ｓを半導体基板（下地半導体領域）１１と異なる導電型にするので、半導体基板１１上に、半導体基板１１に接地電位などのバイアス電位を印加するための、半導体基板１１と同じ導電型のバイアス用半導体領域５７を形成しなければならず、その分、画素Ｐｘの面積が大きくなり、所定サイズ内に形成できる画素数が少なくなる。
【００１９】
画素Ｐｘの大面積化を最小限に抑えるようにバイアス用半導体領域５７の面積を小さくすると、半導体基板１１にバイアス電位が安定的に印加されなくなり、ノイズ耐性が劣化する。
【００２０】
そこで、この発明は、ノイズ耐性を劣化させることなく画素の小面積化を実現できるようにしたものである。
【００２１】
【課題を解決するための手段】
この発明の半導体装置は、
第１導電型の下地半導体領域上に、画素となる単位領域ごとに、スイッチング用トランジスタおよび信号蓄積用キャパシタを備える半導体装置において、
前記スイッチング用トランジスタは、前記下地半導体領域上に形成された、それぞれ第２導電型の、ドレイン領域および信号線に接続されたソース領域と、このドレイン領域とソース領域の間の領域上に絶縁層を介して形成された、走査線に接続されたゲート電極とを有し、
前記信号蓄積用キャパシタは、それぞれ前記下地半導体領域上に第１導電型の高濃度領域として形成された２つの半導体領域と、この２つの半導体領域の間の領域上に絶縁層を介して形成された電極とを有し、
前記信号蓄積用キャパシタの前記２つの半導体領域上に、当該２つの半導体領域に接続されてバイアス用電極が形成され、
前記スイッチング用トランジスタの前記ドレイン領域および前記信号蓄積用キャパシタの前記電極に接続されて、画素電極となる反射電極が形成された半導体装置、
である。
【００２３】
上記の構成の、この発明の半導体装置では、信号蓄積用キャパシタを構成する２つの半導体領域を、下地半導体領域と同じ導電型、すなわちスイッチング用トランジスタのソース領域およびドレイン領域と異なる導電型にするので、スイッチング用トランジスタ領域と信号蓄積用キャパシタ領域との分離のために、スイッチング用トランジスタ領域と信号蓄積用キャパシタ領域との距離、すなわちスイッチング用トランジスタのドレイン領域と信号蓄積用キャパシタのスイッチング用トランジスタ側の半導体領域との距離を、十分に小さくすることができ、画素を小面積化し、所定サイズ内に形成できる画素数を多くすることができる。
【００２４】
この場合、信号蓄積用キャパシタを構成する２つの半導体領域とは別に、下地半導体領域上に第１導電型の高濃度のバイアス用半導体領域を形成しても、上記のように画素の小面積化を実現できるが、信号蓄積用キャパシタを構成する２つの半導体領域は下地半導体領域と同じ導電型にするので、信号蓄積用キャパシタを構成する２つの半導体領域を下地半導体領域のバイアス用の半導体領域に兼ねさせることができ、そのように構成する場合には、画素をより小面積化することができ、所定サイズ内に形成できる画素数をより多くすることができる。
【００２６】
また、この発明の反射型液晶表示装置は、上記の半導体装置の反射電極を有する面と、その半導体装置に対向して配置された対向透明基板の、各画素に共通の対向透明電極が形成された面との間に、液晶層が形成されたものである。
【００２７】
さらに、この発明の反射型液晶プロジェクタは、上記の反射型液晶表示装置を備え、その反射型液晶表示装置で光源から発せられた光が映像信号により変調されて出力された映像光を投射レンズにより投射するものである。
【００２８】
【発明の実施の形態】
〔半導体装置および反射型液晶表示装置の実施形態：図１〜図５〕
（第１の例：図１）
図１は、この発明の半導体装置の第１の例を半導体装置部として備える、この発明の反射型液晶表示装置の第１の例を示す。
【００２９】
この例の反射型液晶表示装置１は、全体として、アクティブマトリクス駆動部を構成する半導体装置部１０と、各画素に共通の対向透明電極３１が形成された対向透明基板３２との間に、液晶が注入され、液晶層３３が形成されたものである。
【００３０】
半導体装置部１０は、第１導電型の、例えばＰ型の、シリコン基板などの半導体基板（下地半導体領域）１１上に、画素Ｐｘとなる単位領域ごとに、スイッチング用トランジスタ１３および信号蓄積用キャパシタ１５が形成される。
【００３１】
スイッチング用トランジスタ１３は、半導体基板１１上に、第２導電型の、すなわち半導体基板１１がＰ型である場合にはＮ型の、ソース領域１３Ｓおよびドレイン領域１３Ｄが形成され、このソース領域１３Ｓとドレイン領域１３Ｄの間の領域上に、二酸化シリコンなどからなる絶縁層１２の一部を構成する薄い絶縁層１２ａを介して、ポリシリコンなどからなるゲート電極１３Ｇが形成されて、ＭＩＳ型ないしＭＯＳ型のトランジスタとして構成される。
【００３２】
信号蓄積用キャパシタ１５は、半導体基板１１上に、半導体基板１１と同じ第１導電型の、すなわち半導体基板１１がＰ型である場合にはＰ型の、高濃度の半導体領域１５Ｄおよび１５Ｓが形成され、半導体領域１５Ｄ，１５Ｓ間の領域上に、絶縁層１２の一部を構成する薄い絶縁層１２ｂを介して電極１５Ｇが形成されて、ＭＩＳ型ないしＭＯＳ型のトランジスタとして構成され、半導体領域１５Ｄおよび１５Ｓに適当な電位が印加されることによって、半導体領域１５Ｄ，１５Ｓ間の電極１５Ｇの直下部分に、チャンネル１５ｃが形成され、電気的容量が形成される。
【００３３】
さらに、この例では、半導体基板１１上に、画素Ｐｘとなる単位領域ごとに、半導体基板１１に接地電位などのバイアス電位を印加するための、半導体基板１１と同じ第１導電型の、すなわち半導体基板１１がＰ型である場合にはＰ型の、高濃度のバイアス用半導体領域１７が形成される。
【００３４】
そして、絶縁層１２上の絶縁層１４上に、スイッチング用トランジスタ１３のゲート電極１３Ｇに接続されて走査線（走査電極）２１が形成され、スイッチング用トランジスタ１３のソース領域１３Ｓに接続されて信号線（信号電極）２３が形成され、スイッチング用トランジスタ１３のドレイン領域１３Ｄと信号蓄積用キャパシタ１５の電極１５Ｇを互いに接続する配線２５が形成され、信号蓄積用キャパシタ１５の半導体領域１５Ｄ，１５Ｓおよびバイアス用半導体領域１７に接続されてバイアス用電極２７が形成される。
【００３５】
さらに、絶縁層１４上の絶縁層１６上に、配線２５に接続されて、すなわちスイッチング用トランジスタ１３のドレイン領域１３Ｄおよび信号蓄積用キャパシタ１５の電極１５Ｇに接続されて、画素電極となる反射電極１９が形成される。
【００３６】
反射型液晶表示装置１は、図４に示すように、走査線２１が表示画面の垂直方向に配列されて多数形成され、信号線２３が表示画面の水平方向に配列されて多数形成され、それぞれの交差位置の部分が画素Ｐｘとして上記のように構成される。
【００３７】
駆動回路としては、図５に示すように、バイアス用電極２７が接地されて、信号蓄積用キャパシタ１５の半導体領域１５Ｄ，１５Ｓおよびバイアス用半導体領域１７に接地電位が印加され、かつ、各画素に共通の対向透明電極３１に所定電位が印加された状態で、走査線駆動回路によって走査線２１が順次選択され、その選択された走査線２１に接続された当該画素のスイッチング用トランジスタ１３のゲート電極１３Ｇに所定電位が印加される。
【００３８】
これによって、当該画素のスイッチング用トランジスタ１３がオンとなり、信号線駆動回路によって信号線２３を通じて当該画素のスイッチング用トランジスタ１３のソース領域１３Ｓに信号電圧が印加されることによって、当該画素のスイッチング用トランジスタ１３のドレイン領域１３Ｄを通じて当該画素の信号蓄積用キャパシタ１５の電気的容量に信号電荷が蓄積される。
【００３９】
その蓄積された信号電荷が当該画素の反射電極１９に印加されて、各画素に共通の対向透明電極３１と当該画素の反射電極１９との間に信号電圧に応じた電界が印加され、これに応じて液晶層３３の液晶容量Ｃｘを有する当該画素の部分の光の旋光状態が制御される。
【００４０】
これによって、対向透明基板３２の外側から反射型液晶表示装置１に入射し、液晶層３３の当該画素の部分を透過して反射電極１９で反射し、再び液晶層３３の当該画素の部分を透過して対向透明基板３２の外側に出射する光が変調され、所定の偏光方向の光が出力されて、反射型液晶表示装置１に画像が表示される。
【００４１】
上述した図１の例の反射型液晶表示装置１ないし半導体装置部１０では、信号蓄積用キャパシタ１５を構成する半導体領域１５Ｄおよび１５Ｓを、半導体基板（下地半導体領域）１１と同じ導電型、すなわちスイッチング用トランジスタ１３のソース領域１３Ｓおよびドレイン領域１３Ｄと異なる導電型にするので、スイッチング用トランジスタ領域と信号蓄積用キャパシタ領域との分離のために、スイッチング用トランジスタ領域と信号蓄積用キャパシタ領域との距離、すなわちスイッチング用トランジスタ１３のドレイン領域１３Ｄと信号蓄積用キャパシタ１５の半導体領域１５Ｄとの距離ｄを、十分に小さくすることができ、画素Ｐｘを小面積化し、所定サイズ内に形成できる画素数を多くすることができる。
【００４２】
しかも、バイアス用半導体領域１７だけでなく、信号蓄積用キャパシタ１５を構成する半導体領域１５Ｄおよび１５Ｓも、半導体基板１１にバイアス電位を印加する領域として用いられるので、半導体基板１１にバイアス電位が安定的に印加され、ノイズ耐性が向上する。
【００４３】
なお、信号蓄積用キャパシタ１５の半導体領域１５Ｄ，１５Ｓおよびバイアス用半導体領域１７に、接地電位と異なるバイアス電位を印加してもよい。
【００４４】
また、図１の例とは逆に、半導体基板（下地半導体領域）１１、信号蓄積用キャパシタ１５の半導体領域１５Ｄ，１５Ｓ、およびバイアス用半導体領域１７をＮ型とし、スイッチング用トランジスタ１３のソース領域１３Ｓおよびドレイン領域１３ＤをＰ型としてもよい。
【００４５】
さらに、半導体基板を直接、下地半導体領域として、これにスイッチング用トランジスタのソース領域およびドレイン領域、信号蓄積用キャパシタを構成する半導体領域、およびバイアス用半導体領域を形成する代わりに、例えば、Ｎ型の半導体基板上に、Ｐ型の下地半導体領域を形成し、このＰ型の下地半導体領域上に、スイッチング用トランジスタのＮ型のソース領域およびドレイン領域、信号蓄積用キャパシタを構成するＰ型の半導体領域、およびＰ型のバイアス用半導体領域を形成してもよい。
【００４６】
（第２の例：図２）
図２は、この発明の半導体装置の第２の例を半導体装置部として備える、この発明の反射型液晶表示装置の第２の例を示す。
【００４７】
この例では、図１の例のように半導体基板（下地半導体領域）１１上にスイッチング用トランジスタ１３および信号蓄積用キャパシタ１５を形成する場合に、信号蓄積用キャパシタ１５を構成する、半導体基板１１と同じ導電型の高濃度の半導体領域１５Ｄおよび１５Ｓとは別に、半導体基板１１上にバイアス用半導体領域を形成しないで、その信号蓄積用キャパシタ１５を構成する半導体領域１５Ｄおよび１５Ｓを、半導体基板１１にバイアス電位を印加するためのバイアス用半導体領域に兼ねさせる。
【００４８】
そして、この半導体領域１５Ｄおよび１５Ｓに接続されて絶縁層１４上にバイアス用電極２７が形成され、このバイアス用電極２７が接地電位点などのバイアス電位点に接続されて、半導体領域１５Ｄおよび１５Ｓに接地電位などのバイアス電位が印加される。その他は、図１の例と同じである。
【００４９】
したがって、図２の例では、図１の例と同様に、スイッチング用トランジスタ領域と信号蓄積用キャパシタ領域との分離のために、スイッチング用トランジスタ領域と信号蓄積用キャパシタ領域との距離、すなわちスイッチング用トランジスタ１３のドレイン領域１３Ｄと信号蓄積用キャパシタ１５の半導体領域１５Ｄとの距離ｄを、十分に小さくすることができるだけでなく、図１の例におけるバイアス用半導体領域１７を形成する分を画素領域からカットすることができるので、図１の例に比べて、画素Ｐｘをより小面積化することができ、所定サイズ内に形成できる画素数をより多くすることができる。
【００５０】
しかも、バイアス用半導体領域を兼ねる信号蓄積用キャパシタ１５の半導体領域１５Ｄおよび１５Ｓの面積を小さくしなくても、画素Ｐｘを十分に小面積化できるので、半導体基板１１にバイアス電位が安定的に印加され、ノイズ耐性が向上する。
【００５１】
なお、図２の例とは逆に、半導体基板（下地半導体領域）１１および信号蓄積用キャパシタ１５の半導体領域１５Ｄ，１５ＳをＮ型とし、スイッチング用トランジスタ１３のソース領域１３Ｓおよびドレイン領域１３ＤをＰ型としてもよい。
【００５２】
さらに、半導体基板を直接、下地半導体領域として、これにスイッチング用トランジスタのソース領域およびドレイン領域、および信号蓄積用キャパシタを構成する半導体領域を形成する代わりに、例えば、Ｎ型の半導体基板上に、Ｐ型の下地半導体領域を形成し、このＰ型の下地半導体領域上に、スイッチング用トランジスタのＮ型のソース領域およびドレイン領域、および信号蓄積用キャパシタを構成するＰ型の半導体領域を形成してもよい。
【００５３】
（参考例：図３）
図３に、この発明の半導体装置の例ではなく、参考例の半導体装置を半導体装置部として備える反射型液晶表示装置を示す。
【００５４】
この図３の参考例では、スイッチング用トランジスタ１３は、図１および図２の例と同じ構成とされるが、信号蓄積用キャパシタ１５は、図１および図２の例と異なり、半導体基板（下地半導体領域）１１の、スイッチング用トランジスタ１３のドレイン領域１３Ｄに隣接する領域上に、絶縁層１２の一部を構成する薄い絶縁層１２ｂを介して電極１５Ｇが形成されて構成され、電極１５Ｇに適当な電位が印加されることによって、ドレイン領域１３Ｄに隣接する電極１５Ｇの直下部分に、チャンネル１５ｃが形成され、電気的容量が形成される。
【００５５】
さらに、この図３の参考例では、半導体基板１１上に、画素Ｐｘとなる単位領域ごとに、半導体基板１１に接地電位などのバイアス電位を印加するための、半導体基板１１と同じ第１導電型の、すなわち半導体基板１１がＰ型である場合にはＰ型の、高濃度のバイアス用半導体領域１７が形成される。
【００５６】
そして、絶縁層１２上の絶縁層１４上に、スイッチング用トランジスタ１３のゲート電極１３Ｇに接続されて走査線２１が形成され、スイッチング用トランジスタ１３のソース領域１３Ｓに接続されて信号線２３が形成され、信号蓄積用キャパシタ１５の電極１５Ｇおよびバイアス用半導体領域１７に接続されてバイアス用電極２７が形成され、絶縁層１４上の絶縁層１６上に、スイッチング用トランジスタ１３のドレイン領域１３Ｄに接続されて、画素電極となる反射電極１９が形成される。
【００５７】
駆動回路としては、図５に示すように、バイアス用電極２７が接地されて、信号蓄積用キャパシタ１５の電極１５Ｇおよびバイアス用半導体領域１７に接地電位が印加され、かつ、各画素に共通の対向透明電極３１に所定電位が印加された状態で、走査線駆動回路によって走査線２１が順次選択され、その選択された走査線２１に接続された当該画素のスイッチング用トランジスタ１３のゲート電極１３Ｇに所定電位が印加される。
【００５８】
これによって、当該画素のスイッチング用トランジスタ１３がオンとなり、信号線駆動回路によって信号線２３を通じて当該画素のスイッチング用トランジスタ１３のソース領域１３Ｓに信号電圧が印加されることによって、当該画素のスイッチング用トランジスタ１３のドレイン領域１３Ｄを通じて当該画素の信号蓄積用キャパシタ１５の電気的容量に信号電荷が蓄積される。
【００５９】
その蓄積された信号電荷が当該画素の反射電極１９に印加されて、図１および図２の例と同様に反射型液晶表示装置１に画像が表示される。
【００６０】
上述した図３の参考例の反射型液晶表示装置１ないし半導体装置部１０では、半導体基板１１上にスイッチング用トランジスタ１３のドレイン領域１３Ｄとは別に信号蓄積用キャパシタ１５を構成する半導体領域を形成しないので、半導体基板１１上にバイアス用半導体領域１７を形成しても、画素Ｐｘを小面積化することができ、所定サイズ内に形成できる画素数を多くすることができる。
【００６１】
なお、信号蓄積用キャパシタ１５の電極１５Ｇおよびバイアス用半導体領域１７に、接地電位と異なるバイアス電位を印加してもよい。また、電極１５Ｇとバイアス用半導体領域１７とに、互いに異なるバイアス電位を印加するように構成してもよい。
【００６２】
また、図３の参考例とは逆に、半導体基板（下地半導体領域）１１およびバイアス用半導体領域１７をＮ型とし、スイッチング用トランジスタ１３のソース領域１３Ｓおよびドレイン領域１３ＤをＰ型としてもよい。
【００６３】
さらに、半導体基板を直接、下地半導体領域として、これにスイッチング用トランジスタのソース領域およびドレイン領域、およびバイアス用半導体領域を形成する代わりに、例えば、Ｎ型の半導体基板上に、Ｐ型の下地半導体領域を形成し、このＰ型の下地半導体領域上に、スイッチング用トランジスタのＮ型のソース領域およびドレイン領域、およびＰ型のバイアス用半導体領域を形成してもよい。
【００６４】
〔反射型液晶プロジェクタの実施形態：図６〕
上述した図１または図２の例のような、この発明の反射型液晶表示装置は、一例として、反射型液晶プロジェクタ（投射型表示装置）に用いることができる。
【００６５】
図６は、このように、この発明の反射型液晶表示装置を用いた、この発明の反射型液晶プロジェクタの一例を示す。
【００６６】
この例の反射型液晶プロジェクタ２では、内部に白色光源を備える照明ユニット３から、光束中心に垂直な平面上の一定領域内で均一な強度分布を有する、平行光とされた無偏光の白色光が出射する。
【００６７】
その出射した光束は、偏光ビームスプリッタ４に入射して、偏光ビームスプリッタ４で反射するＳ偏光の光束と、偏光ビームスプリッタ４を透過するＰ偏光の光束とに分離され、偏光ビームスプリッタ４で反射したＳ偏光の光束が、赤反射ミラー５に入射して、Ｓ偏光の光束中の赤色光が赤反射ミラー５で反射し、緑色光および青色光が赤反射ミラー５を透過し、さらに、赤反射ミラー５を透過した緑色光および青色光が、青反射ミラー６に入射して、青色光が青反射ミラー６で反射し、緑色光が青反射ミラー６を透過する。
【００６８】
そして、赤反射ミラー５で反射した赤色光が、赤用の反射型液晶表示装置１Ｒに入射し、青反射ミラー６を透過した緑色光が、緑用の反射型液晶表示装置１Ｇに入射し、青反射ミラー６で反射した青色光が、青用の反射型液晶表示装置１Ｂに入射する。
【００６９】
反射型液晶表示装置１Ｒ，１Ｇ，１Ｂは、それぞれ図１または図２の例のように構成された、この発明の反射型液晶表示装置で、それぞれ赤、緑、青の映像信号（色信号）によって画像データが書き込まれる。
【００７０】
反射型液晶表示装置１Ｒに入射した赤色光、反射型液晶表示装置１Ｇに入射した緑色光、反射型液晶表示装置１Ｂに入射した青色光は、それぞれ、映像信号に基づいて反射型液晶表示装置１Ｒ，１Ｇ，１Ｂで変調され、反射して、赤反射ミラー５および青反射ミラー６により再度合成された赤、緑、青の変調光のうち、Ｐ偏光成分の光が、画像光として偏光ビームスプリッタ４を透過し、その透過した画像光が、投射レンズ７によってスクリーン８上に拡大投影される。
【００７１】
この例の反射型液晶プロジェクタ２では、上記のように反射型液晶表示装置１Ｒ，１Ｇ，１Ｂの画素を小面積化することができ、所定サイズ内に形成できる画素数を多くすることができるので、反射型液晶表示装置１Ｒ，１Ｇ，１Ｂを所定サイズにする場合には、反射型液晶表示装置１Ｒ，１Ｇ，１Ｂの画素数を多くして、スクリーン８上に高解像度の画像を投影することができ、反射型液晶表示装置１Ｒ，１Ｇ，１Ｂを所定画素数にする場合には、反射型液晶表示装置１Ｒ，１Ｇ，１Ｂのサイズを小さくして、反射型液晶プロジェクタ２を小型化することができる。
【００７２】
なお、この発明の反射型液晶プロジェクタとしては、図示した例のものに限らず、白色光源からの光を、光束中心に垂直な平面上の一定領域内で均一な強度分布を有する光束として出射する照明光学系と、その出射した光束を赤、緑、青などの複数色の色光に分離する分解光学系と、その分離された各色の色光が入射する各色用の、この発明の反射型液晶表示装置と、その各色用の反射型液晶表示装置を出射した各色の画像光を合成する合成光学系と、その合成後の画像光をスクリーン上に投影する投射光学系とを備えるものであればよい。
【００７３】
また、上記の分解光学系および合成光学系を用いず、単板の反射型液晶表示装置によって反射型液晶プロジェクタを構成してもよい。さらに、図６の例のような前面投射型ではなく、背面投射型に構成することもできる。
【００７４】
【発明の効果】
上述したように、この発明によれば、ノイズ耐性を劣化させることなく画素の小面積化を実現することができる。
【図面の簡単な説明】
【図１】この発明の反射型液晶表示装置の第１の例を示す断面図である。
【図２】この発明の反射型液晶表示装置の第２の例を示す断面図である。
【図３】 参考例の反射型液晶表示装置を示す断面図である。
【図４】この発明の反射型液晶表示装置の概略構成を示す斜視図である。
【図５】この発明の反射型液晶表示装置の回路構成を示す接続図である。
【図６】この発明の反射型液晶プロジェクタの一例を示す図である。
【図７】従来の反射型液晶表示装置を示す断面図である。
【符号の説明】
主要部については図中に全て記述したので、ここでは省略する。
【発明の属する技術分野】
この発明は、アクティブマトリクス表示の反射型液晶表示装置のアクティブマトリクス駆動部を構成する半導体装置、アクティブマトリクス表示の反射型液晶表示装置、およびアクティブマトリクス表示の反射型液晶表示装置を用いた反射型液晶プロジェクタに関する。
【０００２】
【従来の技術】
特許文献１（特許第２９９５７２５号公報）に示されるように、アクティブマトリクス表示の反射型液晶表示装置や、そのアクティブマトリクス駆動部を構成する半導体装置が知られている。
【０００３】
従来、このアクティブマトリクス表示の反射型液晶表示装置は、図７に示すように構成されている。
【０００４】
この反射型液晶表示装置９は、全体として、アクティブマトリクス駆動部を構成する半導体装置部５０と、各画素に共通の対向透明電極３１が形成された対向透明基板３２との間に、液晶が注入され、液晶層３３が形成されたものである。
【０００５】
半導体装置部５０は、第１導電型の、例えばＰ型の、シリコン基板などの半導体基板（下地半導体領域）１１上に、画素Ｐｘとなる単位領域ごとに、スイッチング用トランジスタ１３および信号蓄積用キャパシタ５５が形成される。
【０００６】
スイッチング用トランジスタ１３は、半導体基板１１上に、第２導電型の、すなわち半導体基板１１がＰ型である場合にはＮ型の、ソース領域１３Ｓおよびドレイン領域１３Ｄが形成され、このソース領域１３Ｓとドレイン領域１３Ｄの間の領域上に、二酸化シリコンなどからなる絶縁層１２の一部を構成する薄い絶縁層１２ａを介して、ポリシリコンなどからなるゲート電極１３Ｇが形成されて、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型ないしＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型のトランジスタとして構成される。
【０００７】
信号蓄積用キャパシタ５５は、半導体基板１１上に、スイッチング用トランジスタ１３のソース領域１３Ｓおよびドレイン領域１３Ｄと同じ第２導電型の、すなわち半導体基板１１がＰ型である場合にはＮ型の、半導体領域５５Ｄおよび５５Ｓが形成され、半導体領域５５Ｄ，５５Ｓ間の領域上に、絶縁層１２の一部を構成する薄い絶縁層１２ｂを介して電極５５Ｇが形成されて、ＭＩＳ型ないしＭＯＳ型のトランジスタとして構成され、半導体領域５５Ｄおよび５５Ｓに適当な電位が印加されることによって、半導体領域５５Ｄ，５５Ｓ間の電極５５Ｇの直下部分に、チャンネル５５ｃが形成され、電気的容量が形成される。
【０００８】
さらに、半導体基板１１上には、画素Ｐｘとなる単位領域ごとに、半導体基板１１に接地電位などのバイアス電位を印加するための、半導体基板１１と同じ第１導電型の、すなわち半導体基板１１がＰ型である場合にはＰ型の、高濃度のバイアス用半導体領域５７が形成される。
【０００９】
そして、絶縁層１２上の絶縁層１４上に、スイッチング用トランジスタ１３のゲート電極１３Ｇに接続されて走査線（走査電極）２１が形成され、スイッチング用トランジスタ１３のソース領域１３Ｓに接続されて信号線（信号電極）２３が形成され、スイッチング用トランジスタ１３のドレイン領域１３Ｄと信号蓄積用キャパシタ５５の電極５５Ｇを互いに接続する配線２５が形成され、信号蓄積用キャパシタ５５の半導体領域５５Ｄ，５５Ｓおよびバイアス用半導体領域５７に接続されてバイアス用電極５９が形成される。
【００１０】
さらに、絶縁層１４上の絶縁層１６上に、配線２５に接続されて、すなわちスイッチング用トランジスタ１３のドレイン領域１３Ｄおよび信号蓄積用キャパシタ５５の電極５５Ｇに接続されて、画素電極となる反射電極１９が形成される。
【００１１】
反射型液晶表示装置９は、走査線２１が表示画面の垂直方向に配列されて多数形成され、信号線２３が表示画面の水平方向に配列されて多数形成され、それぞれの交差位置の部分が画素Ｐｘとして上記のように構成される。
【００１２】
そして、バイアス用電極５９が接地されて、信号蓄積用キャパシタ５５の半導体領域５５Ｄ，５５Ｓおよびバイアス用半導体領域５７に接地電位が印加され、かつ、各画素に共通の対向透明電極３１に所定電位が印加された状態で、走査線駆動回路によって走査線２１が順次選択され、その選択された走査線２１に接続された当該画素のスイッチング用トランジスタ１３のゲート電極１３Ｇに所定電位が印加される。
【００１３】
これによって、当該画素のスイッチング用トランジスタ１３がオンとなり、信号線駆動回路によって信号線２３を通じて当該画素のスイッチング用トランジスタ１３のソース領域１３Ｓに信号電圧が印加されることによって、当該画素のスイッチング用トランジスタ１３のドレイン領域１３Ｄを通じて当該画素の信号蓄積用キャパシタ５５の電気的容量に信号電荷が蓄積される。
【００１４】
その蓄積された信号電荷が当該画素の反射電極１９に印加されて、各画素に共通の対向透明電極３１と当該画素の反射電極１９との間に信号電圧に応じた電界が印加され、これに応じて液晶層３３の当該画素の部分の光の旋光状態が制御される。
【００１５】
これによって、対向透明基板３２の外側から反射型液晶表示装置９に入射し、液晶層３３の当該画素の部分を透過して反射電極１９で反射し、再び液晶層３３の当該画素の部分を透過して対向透明基板３２の外側に出射する光が変調され、所定の偏光方向の光が出力されて、反射型液晶表示装置９に画像が表示される。
【００１６】
【特許文献１】
特許第２９９５７２５号公報。
【００１７】
【発明が解決しようとする課題】
しかしながら、図７に示して上述した従来の反射型液晶表示装置９の半導体装置部５０は、信号蓄積用キャパシタ５５を構成する半導体領域５５Ｄおよび５５Ｓを、半導体基板（下地半導体領域）１１と異なる導電型、すなわちスイッチング用トランジスタ１３のソース領域１３Ｓおよびドレイン領域１３Ｄと同じ導電型にするので、スイッチング用トランジスタ領域と信号蓄積用キャパシタ領域との分離のために、スイッチング用トランジスタ領域と信号蓄積用キャパシタ領域との距離、すなわちスイッチング用トランジスタ１３のドレイン領域１３Ｄと信号蓄積用キャパシタ５５の半導体領域５５Ｄとの距離ｄを、ある程度以上に大きくしなければならず、画素Ｐｘの面積が大きくなり、所定サイズ内に形成できる画素数が少なくなる。
【００１８】
また、信号蓄積用キャパシタ５５を構成する半導体領域５５Ｄおよび５５Ｓを半導体基板（下地半導体領域）１１と異なる導電型にするので、半導体基板１１上に、半導体基板１１に接地電位などのバイアス電位を印加するための、半導体基板１１と同じ導電型のバイアス用半導体領域５７を形成しなければならず、その分、画素Ｐｘの面積が大きくなり、所定サイズ内に形成できる画素数が少なくなる。
【００１９】
画素Ｐｘの大面積化を最小限に抑えるようにバイアス用半導体領域５７の面積を小さくすると、半導体基板１１にバイアス電位が安定的に印加されなくなり、ノイズ耐性が劣化する。
【００２０】
そこで、この発明は、ノイズ耐性を劣化させることなく画素の小面積化を実現できるようにしたものである。
【００２１】
【課題を解決するための手段】
この発明の半導体装置は、
第１導電型の下地半導体領域上に、画素となる単位領域ごとに、スイッチング用トランジスタおよび信号蓄積用キャパシタを備える半導体装置において、
前記スイッチング用トランジスタは、前記下地半導体領域上に形成された、それぞれ第２導電型の、ドレイン領域および信号線に接続されたソース領域と、このドレイン領域とソース領域の間の領域上に絶縁層を介して形成された、走査線に接続されたゲート電極とを有し、
前記信号蓄積用キャパシタは、それぞれ前記下地半導体領域上に第１導電型の高濃度領域として形成された２つの半導体領域と、この２つの半導体領域の間の領域上に絶縁層を介して形成された電極とを有し、
前記信号蓄積用キャパシタの前記２つの半導体領域上に、当該２つの半導体領域に接続されてバイアス用電極が形成され、
前記スイッチング用トランジスタの前記ドレイン領域および前記信号蓄積用キャパシタの前記電極に接続されて、画素電極となる反射電極が形成された半導体装置、
である。
【００２３】
上記の構成の、この発明の半導体装置では、信号蓄積用キャパシタを構成する２つの半導体領域を、下地半導体領域と同じ導電型、すなわちスイッチング用トランジスタのソース領域およびドレイン領域と異なる導電型にするので、スイッチング用トランジスタ領域と信号蓄積用キャパシタ領域との分離のために、スイッチング用トランジスタ領域と信号蓄積用キャパシタ領域との距離、すなわちスイッチング用トランジスタのドレイン領域と信号蓄積用キャパシタのスイッチング用トランジスタ側の半導体領域との距離を、十分に小さくすることができ、画素を小面積化し、所定サイズ内に形成できる画素数を多くすることができる。
【００２４】
この場合、信号蓄積用キャパシタを構成する２つの半導体領域とは別に、下地半導体領域上に第１導電型の高濃度のバイアス用半導体領域を形成しても、上記のように画素の小面積化を実現できるが、信号蓄積用キャパシタを構成する２つの半導体領域は下地半導体領域と同じ導電型にするので、信号蓄積用キャパシタを構成する２つの半導体領域を下地半導体領域のバイアス用の半導体領域に兼ねさせることができ、そのように構成する場合には、画素をより小面積化することができ、所定サイズ内に形成できる画素数をより多くすることができる。
【００２６】
また、この発明の反射型液晶表示装置は、上記の半導体装置の反射電極を有する面と、その半導体装置に対向して配置された対向透明基板の、各画素に共通の対向透明電極が形成された面との間に、液晶層が形成されたものである。
【００２７】
さらに、この発明の反射型液晶プロジェクタは、上記の反射型液晶表示装置を備え、その反射型液晶表示装置で光源から発せられた光が映像信号により変調されて出力された映像光を投射レンズにより投射するものである。
【００２８】
【発明の実施の形態】
〔半導体装置および反射型液晶表示装置の実施形態：図１〜図５〕
（第１の例：図１）
図１は、この発明の半導体装置の第１の例を半導体装置部として備える、この発明の反射型液晶表示装置の第１の例を示す。
【００２９】
この例の反射型液晶表示装置１は、全体として、アクティブマトリクス駆動部を構成する半導体装置部１０と、各画素に共通の対向透明電極３１が形成された対向透明基板３２との間に、液晶が注入され、液晶層３３が形成されたものである。
【００３０】
半導体装置部１０は、第１導電型の、例えばＰ型の、シリコン基板などの半導体基板（下地半導体領域）１１上に、画素Ｐｘとなる単位領域ごとに、スイッチング用トランジスタ１３および信号蓄積用キャパシタ１５が形成される。
【００３１】
スイッチング用トランジスタ１３は、半導体基板１１上に、第２導電型の、すなわち半導体基板１１がＰ型である場合にはＮ型の、ソース領域１３Ｓおよびドレイン領域１３Ｄが形成され、このソース領域１３Ｓとドレイン領域１３Ｄの間の領域上に、二酸化シリコンなどからなる絶縁層１２の一部を構成する薄い絶縁層１２ａを介して、ポリシリコンなどからなるゲート電極１３Ｇが形成されて、ＭＩＳ型ないしＭＯＳ型のトランジスタとして構成される。
【００３２】
信号蓄積用キャパシタ１５は、半導体基板１１上に、半導体基板１１と同じ第１導電型の、すなわち半導体基板１１がＰ型である場合にはＰ型の、高濃度の半導体領域１５Ｄおよび１５Ｓが形成され、半導体領域１５Ｄ，１５Ｓ間の領域上に、絶縁層１２の一部を構成する薄い絶縁層１２ｂを介して電極１５Ｇが形成されて、ＭＩＳ型ないしＭＯＳ型のトランジスタとして構成され、半導体領域１５Ｄおよび１５Ｓに適当な電位が印加されることによって、半導体領域１５Ｄ，１５Ｓ間の電極１５Ｇの直下部分に、チャンネル１５ｃが形成され、電気的容量が形成される。
【００３３】
さらに、この例では、半導体基板１１上に、画素Ｐｘとなる単位領域ごとに、半導体基板１１に接地電位などのバイアス電位を印加するための、半導体基板１１と同じ第１導電型の、すなわち半導体基板１１がＰ型である場合にはＰ型の、高濃度のバイアス用半導体領域１７が形成される。
【００３４】
そして、絶縁層１２上の絶縁層１４上に、スイッチング用トランジスタ１３のゲート電極１３Ｇに接続されて走査線（走査電極）２１が形成され、スイッチング用トランジスタ１３のソース領域１３Ｓに接続されて信号線（信号電極）２３が形成され、スイッチング用トランジスタ１３のドレイン領域１３Ｄと信号蓄積用キャパシタ１５の電極１５Ｇを互いに接続する配線２５が形成され、信号蓄積用キャパシタ１５の半導体領域１５Ｄ，１５Ｓおよびバイアス用半導体領域１７に接続されてバイアス用電極２７が形成される。
【００３５】
さらに、絶縁層１４上の絶縁層１６上に、配線２５に接続されて、すなわちスイッチング用トランジスタ１３のドレイン領域１３Ｄおよび信号蓄積用キャパシタ１５の電極１５Ｇに接続されて、画素電極となる反射電極１９が形成される。
【００３６】
反射型液晶表示装置１は、図４に示すように、走査線２１が表示画面の垂直方向に配列されて多数形成され、信号線２３が表示画面の水平方向に配列されて多数形成され、それぞれの交差位置の部分が画素Ｐｘとして上記のように構成される。
【００３７】
駆動回路としては、図５に示すように、バイアス用電極２７が接地されて、信号蓄積用キャパシタ１５の半導体領域１５Ｄ，１５Ｓおよびバイアス用半導体領域１７に接地電位が印加され、かつ、各画素に共通の対向透明電極３１に所定電位が印加された状態で、走査線駆動回路によって走査線２１が順次選択され、その選択された走査線２１に接続された当該画素のスイッチング用トランジスタ１３のゲート電極１３Ｇに所定電位が印加される。
【００３８】
これによって、当該画素のスイッチング用トランジスタ１３がオンとなり、信号線駆動回路によって信号線２３を通じて当該画素のスイッチング用トランジスタ１３のソース領域１３Ｓに信号電圧が印加されることによって、当該画素のスイッチング用トランジスタ１３のドレイン領域１３Ｄを通じて当該画素の信号蓄積用キャパシタ１５の電気的容量に信号電荷が蓄積される。
【００３９】
その蓄積された信号電荷が当該画素の反射電極１９に印加されて、各画素に共通の対向透明電極３１と当該画素の反射電極１９との間に信号電圧に応じた電界が印加され、これに応じて液晶層３３の液晶容量Ｃｘを有する当該画素の部分の光の旋光状態が制御される。
【００４０】
これによって、対向透明基板３２の外側から反射型液晶表示装置１に入射し、液晶層３３の当該画素の部分を透過して反射電極１９で反射し、再び液晶層３３の当該画素の部分を透過して対向透明基板３２の外側に出射する光が変調され、所定の偏光方向の光が出力されて、反射型液晶表示装置１に画像が表示される。
【００４１】
上述した図１の例の反射型液晶表示装置１ないし半導体装置部１０では、信号蓄積用キャパシタ１５を構成する半導体領域１５Ｄおよび１５Ｓを、半導体基板（下地半導体領域）１１と同じ導電型、すなわちスイッチング用トランジスタ１３のソース領域１３Ｓおよびドレイン領域１３Ｄと異なる導電型にするので、スイッチング用トランジスタ領域と信号蓄積用キャパシタ領域との分離のために、スイッチング用トランジスタ領域と信号蓄積用キャパシタ領域との距離、すなわちスイッチング用トランジスタ１３のドレイン領域１３Ｄと信号蓄積用キャパシタ１５の半導体領域１５Ｄとの距離ｄを、十分に小さくすることができ、画素Ｐｘを小面積化し、所定サイズ内に形成できる画素数を多くすることができる。
【００４２】
しかも、バイアス用半導体領域１７だけでなく、信号蓄積用キャパシタ１５を構成する半導体領域１５Ｄおよび１５Ｓも、半導体基板１１にバイアス電位を印加する領域として用いられるので、半導体基板１１にバイアス電位が安定的に印加され、ノイズ耐性が向上する。
【００４３】
なお、信号蓄積用キャパシタ１５の半導体領域１５Ｄ，１５Ｓおよびバイアス用半導体領域１７に、接地電位と異なるバイアス電位を印加してもよい。
【００４４】
また、図１の例とは逆に、半導体基板（下地半導体領域）１１、信号蓄積用キャパシタ１５の半導体領域１５Ｄ，１５Ｓ、およびバイアス用半導体領域１７をＮ型とし、スイッチング用トランジスタ１３のソース領域１３Ｓおよびドレイン領域１３ＤをＰ型としてもよい。
【００４５】
さらに、半導体基板を直接、下地半導体領域として、これにスイッチング用トランジスタのソース領域およびドレイン領域、信号蓄積用キャパシタを構成する半導体領域、およびバイアス用半導体領域を形成する代わりに、例えば、Ｎ型の半導体基板上に、Ｐ型の下地半導体領域を形成し、このＰ型の下地半導体領域上に、スイッチング用トランジスタのＮ型のソース領域およびドレイン領域、信号蓄積用キャパシタを構成するＰ型の半導体領域、およびＰ型のバイアス用半導体領域を形成してもよい。
【００４６】
（第２の例：図２）
図２は、この発明の半導体装置の第２の例を半導体装置部として備える、この発明の反射型液晶表示装置の第２の例を示す。
【００４７】
この例では、図１の例のように半導体基板（下地半導体領域）１１上にスイッチング用トランジスタ１３および信号蓄積用キャパシタ１５を形成する場合に、信号蓄積用キャパシタ１５を構成する、半導体基板１１と同じ導電型の高濃度の半導体領域１５Ｄおよび１５Ｓとは別に、半導体基板１１上にバイアス用半導体領域を形成しないで、その信号蓄積用キャパシタ１５を構成する半導体領域１５Ｄおよび１５Ｓを、半導体基板１１にバイアス電位を印加するためのバイアス用半導体領域に兼ねさせる。
【００４８】
そして、この半導体領域１５Ｄおよび１５Ｓに接続されて絶縁層１４上にバイアス用電極２７が形成され、このバイアス用電極２７が接地電位点などのバイアス電位点に接続されて、半導体領域１５Ｄおよび１５Ｓに接地電位などのバイアス電位が印加される。その他は、図１の例と同じである。
【００４９】
したがって、図２の例では、図１の例と同様に、スイッチング用トランジスタ領域と信号蓄積用キャパシタ領域との分離のために、スイッチング用トランジスタ領域と信号蓄積用キャパシタ領域との距離、すなわちスイッチング用トランジスタ１３のドレイン領域１３Ｄと信号蓄積用キャパシタ１５の半導体領域１５Ｄとの距離ｄを、十分に小さくすることができるだけでなく、図１の例におけるバイアス用半導体領域１７を形成する分を画素領域からカットすることができるので、図１の例に比べて、画素Ｐｘをより小面積化することができ、所定サイズ内に形成できる画素数をより多くすることができる。
【００５０】
しかも、バイアス用半導体領域を兼ねる信号蓄積用キャパシタ１５の半導体領域１５Ｄおよび１５Ｓの面積を小さくしなくても、画素Ｐｘを十分に小面積化できるので、半導体基板１１にバイアス電位が安定的に印加され、ノイズ耐性が向上する。
【００５１】
なお、図２の例とは逆に、半導体基板（下地半導体領域）１１および信号蓄積用キャパシタ１５の半導体領域１５Ｄ，１５ＳをＮ型とし、スイッチング用トランジスタ１３のソース領域１３Ｓおよびドレイン領域１３ＤをＰ型としてもよい。
【００５２】
さらに、半導体基板を直接、下地半導体領域として、これにスイッチング用トランジスタのソース領域およびドレイン領域、および信号蓄積用キャパシタを構成する半導体領域を形成する代わりに、例えば、Ｎ型の半導体基板上に、Ｐ型の下地半導体領域を形成し、このＰ型の下地半導体領域上に、スイッチング用トランジスタのＮ型のソース領域およびドレイン領域、および信号蓄積用キャパシタを構成するＰ型の半導体領域を形成してもよい。
【００５３】
（参考例：図３）
図３に、この発明の半導体装置の例ではなく、参考例の半導体装置を半導体装置部として備える反射型液晶表示装置を示す。
【００５４】
この図３の参考例では、スイッチング用トランジスタ１３は、図１および図２の例と同じ構成とされるが、信号蓄積用キャパシタ１５は、図１および図２の例と異なり、半導体基板（下地半導体領域）１１の、スイッチング用トランジスタ１３のドレイン領域１３Ｄに隣接する領域上に、絶縁層１２の一部を構成する薄い絶縁層１２ｂを介して電極１５Ｇが形成されて構成され、電極１５Ｇに適当な電位が印加されることによって、ドレイン領域１３Ｄに隣接する電極１５Ｇの直下部分に、チャンネル１５ｃが形成され、電気的容量が形成される。
【００５５】
さらに、この図３の参考例では、半導体基板１１上に、画素Ｐｘとなる単位領域ごとに、半導体基板１１に接地電位などのバイアス電位を印加するための、半導体基板１１と同じ第１導電型の、すなわち半導体基板１１がＰ型である場合にはＰ型の、高濃度のバイアス用半導体領域１７が形成される。
【００５６】
そして、絶縁層１２上の絶縁層１４上に、スイッチング用トランジスタ１３のゲート電極１３Ｇに接続されて走査線２１が形成され、スイッチング用トランジスタ１３のソース領域１３Ｓに接続されて信号線２３が形成され、信号蓄積用キャパシタ１５の電極１５Ｇおよびバイアス用半導体領域１７に接続されてバイアス用電極２７が形成され、絶縁層１４上の絶縁層１６上に、スイッチング用トランジスタ１３のドレイン領域１３Ｄに接続されて、画素電極となる反射電極１９が形成される。
【００５７】
駆動回路としては、図５に示すように、バイアス用電極２７が接地されて、信号蓄積用キャパシタ１５の電極１５Ｇおよびバイアス用半導体領域１７に接地電位が印加され、かつ、各画素に共通の対向透明電極３１に所定電位が印加された状態で、走査線駆動回路によって走査線２１が順次選択され、その選択された走査線２１に接続された当該画素のスイッチング用トランジスタ１３のゲート電極１３Ｇに所定電位が印加される。
【００５８】
これによって、当該画素のスイッチング用トランジスタ１３がオンとなり、信号線駆動回路によって信号線２３を通じて当該画素のスイッチング用トランジスタ１３のソース領域１３Ｓに信号電圧が印加されることによって、当該画素のスイッチング用トランジスタ１３のドレイン領域１３Ｄを通じて当該画素の信号蓄積用キャパシタ１５の電気的容量に信号電荷が蓄積される。
【００５９】
その蓄積された信号電荷が当該画素の反射電極１９に印加されて、図１および図２の例と同様に反射型液晶表示装置１に画像が表示される。
【００６０】
上述した図３の参考例の反射型液晶表示装置１ないし半導体装置部１０では、半導体基板１１上にスイッチング用トランジスタ１３のドレイン領域１３Ｄとは別に信号蓄積用キャパシタ１５を構成する半導体領域を形成しないので、半導体基板１１上にバイアス用半導体領域１７を形成しても、画素Ｐｘを小面積化することができ、所定サイズ内に形成できる画素数を多くすることができる。
【００６１】
なお、信号蓄積用キャパシタ１５の電極１５Ｇおよびバイアス用半導体領域１７に、接地電位と異なるバイアス電位を印加してもよい。また、電極１５Ｇとバイアス用半導体領域１７とに、互いに異なるバイアス電位を印加するように構成してもよい。
【００６２】
また、図３の参考例とは逆に、半導体基板（下地半導体領域）１１およびバイアス用半導体領域１７をＮ型とし、スイッチング用トランジスタ１３のソース領域１３Ｓおよびドレイン領域１３ＤをＰ型としてもよい。
【００６３】
さらに、半導体基板を直接、下地半導体領域として、これにスイッチング用トランジスタのソース領域およびドレイン領域、およびバイアス用半導体領域を形成する代わりに、例えば、Ｎ型の半導体基板上に、Ｐ型の下地半導体領域を形成し、このＰ型の下地半導体領域上に、スイッチング用トランジスタのＮ型のソース領域およびドレイン領域、およびＰ型のバイアス用半導体領域を形成してもよい。
【００６４】
〔反射型液晶プロジェクタの実施形態：図６〕
上述した図１または図２の例のような、この発明の反射型液晶表示装置は、一例として、反射型液晶プロジェクタ（投射型表示装置）に用いることができる。
【００６５】
図６は、このように、この発明の反射型液晶表示装置を用いた、この発明の反射型液晶プロジェクタの一例を示す。
【００６６】
この例の反射型液晶プロジェクタ２では、内部に白色光源を備える照明ユニット３から、光束中心に垂直な平面上の一定領域内で均一な強度分布を有する、平行光とされた無偏光の白色光が出射する。
【００６７】
その出射した光束は、偏光ビームスプリッタ４に入射して、偏光ビームスプリッタ４で反射するＳ偏光の光束と、偏光ビームスプリッタ４を透過するＰ偏光の光束とに分離され、偏光ビームスプリッタ４で反射したＳ偏光の光束が、赤反射ミラー５に入射して、Ｓ偏光の光束中の赤色光が赤反射ミラー５で反射し、緑色光および青色光が赤反射ミラー５を透過し、さらに、赤反射ミラー５を透過した緑色光および青色光が、青反射ミラー６に入射して、青色光が青反射ミラー６で反射し、緑色光が青反射ミラー６を透過する。
【００６８】
そして、赤反射ミラー５で反射した赤色光が、赤用の反射型液晶表示装置１Ｒに入射し、青反射ミラー６を透過した緑色光が、緑用の反射型液晶表示装置１Ｇに入射し、青反射ミラー６で反射した青色光が、青用の反射型液晶表示装置１Ｂに入射する。
【００６９】
反射型液晶表示装置１Ｒ，１Ｇ，１Ｂは、それぞれ図１または図２の例のように構成された、この発明の反射型液晶表示装置で、それぞれ赤、緑、青の映像信号（色信号）によって画像データが書き込まれる。
【００７０】
反射型液晶表示装置１Ｒに入射した赤色光、反射型液晶表示装置１Ｇに入射した緑色光、反射型液晶表示装置１Ｂに入射した青色光は、それぞれ、映像信号に基づいて反射型液晶表示装置１Ｒ，１Ｇ，１Ｂで変調され、反射して、赤反射ミラー５および青反射ミラー６により再度合成された赤、緑、青の変調光のうち、Ｐ偏光成分の光が、画像光として偏光ビームスプリッタ４を透過し、その透過した画像光が、投射レンズ７によってスクリーン８上に拡大投影される。
【００７１】
この例の反射型液晶プロジェクタ２では、上記のように反射型液晶表示装置１Ｒ，１Ｇ，１Ｂの画素を小面積化することができ、所定サイズ内に形成できる画素数を多くすることができるので、反射型液晶表示装置１Ｒ，１Ｇ，１Ｂを所定サイズにする場合には、反射型液晶表示装置１Ｒ，１Ｇ，１Ｂの画素数を多くして、スクリーン８上に高解像度の画像を投影することができ、反射型液晶表示装置１Ｒ，１Ｇ，１Ｂを所定画素数にする場合には、反射型液晶表示装置１Ｒ，１Ｇ，１Ｂのサイズを小さくして、反射型液晶プロジェクタ２を小型化することができる。
【００７２】
なお、この発明の反射型液晶プロジェクタとしては、図示した例のものに限らず、白色光源からの光を、光束中心に垂直な平面上の一定領域内で均一な強度分布を有する光束として出射する照明光学系と、その出射した光束を赤、緑、青などの複数色の色光に分離する分解光学系と、その分離された各色の色光が入射する各色用の、この発明の反射型液晶表示装置と、その各色用の反射型液晶表示装置を出射した各色の画像光を合成する合成光学系と、その合成後の画像光をスクリーン上に投影する投射光学系とを備えるものであればよい。
【００７３】
また、上記の分解光学系および合成光学系を用いず、単板の反射型液晶表示装置によって反射型液晶プロジェクタを構成してもよい。さらに、図６の例のような前面投射型ではなく、背面投射型に構成することもできる。
【００７４】
【発明の効果】
上述したように、この発明によれば、ノイズ耐性を劣化させることなく画素の小面積化を実現することができる。
【図面の簡単な説明】
【図１】この発明の反射型液晶表示装置の第１の例を示す断面図である。
【図２】この発明の反射型液晶表示装置の第２の例を示す断面図である。
【図３】 参考例の反射型液晶表示装置を示す断面図である。
【図４】この発明の反射型液晶表示装置の概略構成を示す斜視図である。
【図５】この発明の反射型液晶表示装置の回路構成を示す接続図である。
【図６】この発明の反射型液晶プロジェクタの一例を示す図である。
【図７】従来の反射型液晶表示装置を示す断面図である。
【符号の説明】
主要部については図中に全て記述したので、ここでは省略する。
Claims (5)
- 第１導電型の下地半導体領域上に、画素となる単位領域ごとに、スイッチング用トランジスタおよび信号蓄積用キャパシタを備える半導体装置において、
前記スイッチング用トランジスタは、前記下地半導体領域上に形成された、それぞれ第２導電型の、ドレイン領域および信号線に接続されたソース領域と、このドレイン領域とソース領域の間の領域上に絶縁層を介して形成された、走査線に接続されたゲート電極とを有し、
前記信号蓄積用キャパシタは、それぞれ前記下地半導体領域上に第１導電型の高濃度領域として形成された２つの半導体領域と、この２つの半導体領域の間の領域上に絶縁層を介して形成された電極とを有し、
前記信号蓄積用キャパシタの前記２つの半導体領域上に、当該２つの半導体領域に接続されてバイアス用電極が形成され、
前記スイッチング用トランジスタの前記ドレイン領域および前記信号蓄積用キャパシタの前記電極に接続されて、画素電極となる反射電極が形成された半導体装置。 - 請求項１の半導体装置において、
前記信号蓄積用キャパシタの前記２つの半導体領域とは別に、前記下地半導体領域上に第１導電型の高濃度のバイアス用半導体領域が形成された半導体装置。 - 請求項１の半導体装置において、
前記信号蓄積用キャパシタの前記２つの半導体領域が、前記下地半導体領域のバイアス用の半導体領域を兼ねる半導体装置。 - 請求項１の半導体装置の前記反射電極を有する面と、その半導体装置に対向して配置された対向透明基板の、各画素に共通の対向透明電極が形成された面との間に、液晶層が形成された反射型液晶表示装置。
- 請求項４の反射型液晶表示装置を備え、その反射型液晶表示装置で光源から発せられた光が映像信号により変調されて出力された映像光を投射レンズにより投射する反射型液晶プロジェクタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003164678A JP4501362B2 (ja) | 2002-06-11 | 2003-06-10 | 半導体装置、反射型液晶表示装置および反射型液晶プロジェクタ |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002169861 | 2002-06-11 | ||
| JP2003164678A JP4501362B2 (ja) | 2002-06-11 | 2003-06-10 | 半導体装置、反射型液晶表示装置および反射型液晶プロジェクタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004102230A JP2004102230A (ja) | 2004-04-02 |
| JP4501362B2 true JP4501362B2 (ja) | 2010-07-14 |
Family
ID=32300164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003164678A Expired - Lifetime JP4501362B2 (ja) | 2002-06-11 | 2003-06-10 | 半導体装置、反射型液晶表示装置および反射型液晶プロジェクタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4501362B2 (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57115082U (ja) * | 1981-01-09 | 1982-07-16 | ||
| JPH06194690A (ja) * | 1992-10-08 | 1994-07-15 | Hitachi Ltd | 液晶ライトバルブ及びそれを用いた投射型ディスプレイ |
| JPH0933945A (ja) * | 1995-07-14 | 1997-02-07 | Denso Corp | 画像表示装置 |
| JPH1039332A (ja) * | 1996-07-19 | 1998-02-13 | Seiko Epson Corp | 液晶パネルおよび液晶パネル用基板並びに投射型表示装置 |
| JPH10293323A (ja) * | 1997-04-21 | 1998-11-04 | Seiko Epson Corp | 液晶パネルおよび液晶パネル用基板および電子機器並びに投写型表示装置 |
| JPH1115021A (ja) * | 1997-06-26 | 1999-01-22 | Seiko Epson Corp | 液晶パネルおよび液晶パネル用基板および電子機器並びに投写型表示装置 |
-
2003
- 2003-06-10 JP JP2003164678A patent/JP4501362B2/ja not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57115082U (ja) * | 1981-01-09 | 1982-07-16 | ||
| JPH06194690A (ja) * | 1992-10-08 | 1994-07-15 | Hitachi Ltd | 液晶ライトバルブ及びそれを用いた投射型ディスプレイ |
| JPH0933945A (ja) * | 1995-07-14 | 1997-02-07 | Denso Corp | 画像表示装置 |
| JPH1039332A (ja) * | 1996-07-19 | 1998-02-13 | Seiko Epson Corp | 液晶パネルおよび液晶パネル用基板並びに投射型表示装置 |
| JPH10293323A (ja) * | 1997-04-21 | 1998-11-04 | Seiko Epson Corp | 液晶パネルおよび液晶パネル用基板および電子機器並びに投写型表示装置 |
| JPH1115021A (ja) * | 1997-06-26 | 1999-01-22 | Seiko Epson Corp | 液晶パネルおよび液晶パネル用基板および電子機器並びに投写型表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004102230A (ja) | 2004-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3571887B2 (ja) | アクティブマトリクス基板及び液晶装置 | |
| JP3188411B2 (ja) | 反射型液晶装置用画素電極基板、該画素電極基板を用いた液晶装置及び該液晶装置を用いた表示装置 | |
| JP3308880B2 (ja) | 液晶表示装置と投写型液晶表示装置 | |
| JP3513371B2 (ja) | マトリクス基板と液晶装置とこれらを用いた表示装置 | |
| US6466285B1 (en) | Liquid crystal device or apparatus comprises pixels of at least one of three primary colors having a pixel size different from those of pixels of the other colors | |
| JPH10254370A (ja) | 表示パネル及びそれを用いた投射型表示装置 | |
| US20020036606A1 (en) | Matrix substrate and liquid crystal display as well as projector using the same | |
| JP3249079B2 (ja) | マトリクス基板と液晶表示装置と投写型液晶表示装置 | |
| JP3892130B2 (ja) | 液晶プロジェクタ | |
| JP2021131406A (ja) | 液晶装置および電子機器 | |
| JP2010054906A (ja) | 液晶装置およびプロジェクタ | |
| JPH11126051A (ja) | マトリクス基板と液晶表示装置及びこれを用いる投写型液晶表示装置 | |
| US7038739B2 (en) | Optical projection system | |
| JP4501362B2 (ja) | 半導体装置、反射型液晶表示装置および反射型液晶プロジェクタ | |
| US10908444B2 (en) | Display device, method for producing display device, and display apparatus of projection type | |
| CN112859422B (zh) | 液晶装置和电子设备 | |
| AU2003242279B2 (en) | Semiconductor device, reflection type liquid crystal display device, and reflection type liquid crystal projector | |
| JP2002202489A (ja) | プロジェクタ | |
| JP3630945B2 (ja) | 液晶表示装置 | |
| JP2000356781A (ja) | 液晶装置およびこれを用いた液晶表示装置 | |
| JP3230659B2 (ja) | 半導体装置、表示装置用基板、該表示装置用基板を用いた液晶装置、投写型液晶表示装置、及び表示装置 | |
| JP3050923B2 (ja) | ビデオプロジェクター | |
| JP2001296513A (ja) | 投射型液晶表示装置 | |
| JP4736208B2 (ja) | 電気光学装置用基板、電気光学装置および投射型液晶装置並びに電子機器 | |
| JP2001033779A (ja) | 表示パネル及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060501 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081126 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090729 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090928 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091002 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091007 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100412 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4501362 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |