JP3230659B2

JP3230659B2 - 半導体装置、表示装置用基板、該表示装置用基板を用いた液晶装置、投写型液晶表示装置、及び表示装置

Info

Publication number: JP3230659B2
Application number: JP29446797A
Authority: JP
Inventors: 亨中澤; 榑松　　克巳; 理小山
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1997-10-27
Filing date: 1997-10-27
Publication date: 2001-11-19
Anticipated expiration: 2017-10-27
Also published as: JPH11133892A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置、表示装
置用基板、該表示装置用基板を用いた液晶装置、投写型
液晶表示装置、及び表示装置に係わり、特に液晶を駆動
するためのアクティブマトリックス基板、そのアクティ
ブマトリックス基板を用いた液晶装置、表示装置に関す
るものである。

【０００２】

【従来の技術】今日、世の中はマルチメディア時代に入
り、画像情報でコミュニケーションを図る機器の重要性
がますます高まりつつある。なかでも、液晶表示装置
は、薄型で消費電力が小さいため注目されており、半導
体にならぶ基幹産業にまで成長している。液晶表示装置
は、現在、１０インチサイズのノートサイズのパソコン
に主に使用されている。そして、将来は、パソコンのみ
でなく、ワークステーションや家庭用のテレビとして、
さらに画面サイズの大きい液晶表示装置が使用されると
考えられる。しかし、画面サイズの大型化にともない、
製造装置が高価になるばかりでなく、大画面を駆動する
ためには、電気的に厳しい特性が要求される。このた
め、画面サイズの大型化とともに、製造コストがサイズ
の２〜３乗に比例するなど急激に増加する。

【０００３】そこで、最近、小型の液晶表示パネルを作
製し、光学的に液晶画像を拡大して表示するプロジェク
ション（投影）方式が注目されている。これは、半導体
の微細化にともない、性能やコストが良くなるスケーリ
ング則と同様に、サイズを小さくして、特性を向上さ
せ、同時に、低コスト化も図ることができるからであ
る。

【０００４】近年、Ｓｉ等の半導体基板上に、周辺駆動
回路を含んだアクティブマトリックス回路を作製し、画
素毎に液晶を駆動するための画像電極を、光を反射させ
る反射鏡として利用する反射型液晶パネルが、低コス
ト、高画質の点で注目されている。

【０００５】図３３は、従来の反射型液晶パネルの一例
である。符号については後述する図１と同じとし、その
構成及び製造方法等については後述する。

【０００６】

【発明が解決しようとする課題】図３３に示した液晶パ
ネルにおいて、画素電極１２と遮光膜７とは絶縁膜２１
を介して、容量を形成しており液晶に電界を印加する際
の保持容量となっている。

【０００７】図３４に、図３３の画素電極分離用絶縁膜
９の近傍の拡大図を示す。

【０００８】従来技術では図３４に示すように、絶縁膜
９が略垂直であるため絶縁膜２１堆積時に絶縁膜９の根
元部分に不連続面が出来てしまい、絶縁膜２１の絶縁破
壊に対する耐圧よりも低い電圧で、この不連続面をリー
クパスとして絶縁破壊が発生し、そのため歩留り低下を
招いていた。

【０００９】

【課題を解決するための手段及び作用】本発明の半導体
装置は、基板上に、少なくとも、第一の導電膜と、第二
の導電膜と、該第一の導電膜と該第二の導電膜との間に
介在する第一の絶縁膜とを有して容量を形成し、かつ、
該第二の導電膜は第二の絶縁膜により複数に分離されて
なる半導体装置において、前記第一の絶縁膜と前記第一
の導電膜との間、及び前記第二の絶縁膜と前記第一の導
電膜との間に、共通の第三の絶縁膜を設けたことを特徴
とする。

【００１０】また、本発明の半導体装置は、基板上に、
少なくとも、第一の導電膜と、第二の導電膜と、該第一
の導電膜と該第二の導電膜との間に介在する第一の絶縁
膜とを有して容量を形成し、かつ、該第二の導電膜は第
二の絶縁膜により複数に分離されてなる半導体装置にお
いて、前記第二の絶縁膜と前記第一の導電膜との間に、
前記第一の絶縁膜が存在し、前記第一の絶縁膜と前記第
二の絶縁膜の接触部分の近傍において、前記第二の絶縁
膜がラウンド状テーパ形状になっていることを特徴とす
る。

【００１１】また、本発明の半導体装置は、基板上に、
少なくとも、第一の導電膜と、第二の導電膜と、該第一
の導電膜と該第二の導電膜との間に介在する第一の絶縁
膜とを有して容量を形成し、かつ、該第二の導電膜は第
二の絶縁膜により複数に分離されてなる半導体装置にお
いて、前記第二の絶縁膜が、第一の導電膜の直上に存在
し、その接触部分の近傍において、前記第二の絶縁膜が
ラウンド状テーパ形状になっていることを特徴とする。

【００１２】本発明を図１、図５、図９の実施形態に基
づいて説明すると、本発明は絶縁層９と遮光層７との間
に絶縁層２１′を一層設ける（図１、図９）、又は、絶
縁層９の根元の形状をラウンド状テーパ形状にすること
により（図５、図９）、容量膜の不連続面が発生しな
い、又は、発生しても画素電極１２と遮光層７とのリー
クパスとならないようにし、容量リークによる電気的不
良を防止し、歩留りの向上を図るものである。

【００１３】

【発明の実施の形態】以下に本発明の実施形態を表示領
域とその周辺領域とを含む半導体基板と、ＰＮＬＣと呼
ばれる液晶材料を利用した、液晶パネルを挙げて説明す
るが、本発明は、液晶装置に特に限定されず、第一の導
電膜と、複数に分離された第二の導電膜と、該第一の導
電膜と該第二の導電膜との間に介在する第一の絶縁膜と
を有して容量を形成する半導体装置ならば適用可能であ
る。また、本発明はＰＮＬＣ液晶パネルへの適用に限定
されるものではなく、例えばＤＡＰ等の液晶材料を利用
した液晶パネル等、一般の反射型及び透過型液晶パネル
の作製に有効であり、単板方式、三板方式を問わず利用
可能な技術である。［実施形態１］本発明を利用した液晶パネル部の断面を
図１に示す。図において、１は半導体基板、２，２′は
それぞれｐ型及びｎ型ウェル、３，３′はトランジスタ
のソース領域、４はゲート領域、５，５′はドレイン領
域である。

【００１４】図１に示すように、表示領域のトランジス
タは、２０〜３５Ｖという高電圧が印加されるため、ゲ
ート４に対して、自己整合的にソース、ドレイン層が形
成されず、オフセットをもたせ、その間にソース領域
３′、ドレイン領域５′に示す如く、ｐウェル中の低濃
度のｎ^-層、ｎウェル中の低濃度のｐ^-層が設けられ
る。ちなみにオフセット量は０．５〜２．０μｍが好適
である。一方、周辺回路の一部の周辺領域が図１の左側
に示されているが、周辺領域の一部の回路は、ゲート電
極に対して、自己整合的にソース、ドレイン領域が形成
されている。周辺回路の一部を自己整合構造としたの
は、かかる周辺回路の一部がロジック系回路であり、こ
の部分は、１．５〜５Ｖ系駆動でよいため、トランジス
タサイズの縮小、及びトランジスタの駆動力向上のため
には、自己整合構造が望ましいからである。ここでは、
ソース、ドレインのオフセットについて述べたが、その
有無だけでなく、オフセット量をそれぞれの耐圧に応じ
て変化させたり、ゲート長の最適化が有効である。

【００１５】半導体基板１はｐ型半導体からなり、基板
の電位は最低電位（通常は、接地電位）であり、ｎ型ウ
ェルは、表示領域の場合には画素に印加する電圧すなわ
ち２０〜３５Ｖがかかり、一方、周辺回路の一部は、ロ
ジック系回路では、一般にロジック駆動電圧１．５〜５
Ｖがかかる。上記の構造により、それぞれ電圧に応じた
最適なデバイスを構成でき、チップサイズの縮小のみな
らず、駆動スピードの向上による高画素表示が実現可能
になる。

【００１６】また、図１において、６はフィールド酸化
膜、８′はＰＳＧ（リンガラス）、ＮＳＧ（ノンドープ
ガラス）、ＢＰＳＧ等の絶縁層、１０はデータ配線につ
ながるソース電極、１１は画素電極につながるドレイン
電極、１２は反射鏡を兼ねる画素電極である。また、７
は表示領域及び周辺領域を覆う遮光層で、Ｔｉ、Ｔｉ
Ｎ、Ｗ、Ｍｏ、及び、それらを組み合わせた積層膜等が
適しており、表示領域内ばかりでなく、周辺回路の領域
にも同一の工程で、真空蒸着法やスパッタ法等で成膜
後、パターニングして形成する。この遮光層７はチップ
のほぼ全面を覆うため、照射光の遮光性が向上し、漏れ
光によるトランジスタの誤動作を防ぐ効果を有する。図
１に示すように、上記遮光層７は、表示領域では、画素
電極１２とドレイン電極１１との接続部を除いてトラン
ジスタ等を覆うようにしているが、周辺回路領域の遮光
層７では、ビデオ線、クロック線等、配線容量が重くな
ると不都合な領域は、上記遮光層７を除いてある。上記
遮光層７がのぞかれた部分は照明光の光が混入し、回路
の誤動作を起こす可能性があるため、上記遮光層７を除
いた領域上は、画素電極１２の層でおおう工夫がなされ
ている。

【００１７】また、８は遮光層７の下部の絶縁層で、Ｐ
−ＳｉＯ（プラズマＣＶＤで作られたＳｉＯ）層１８上
にＳＯＧ（ＳｐｉｎＯｎＧｌａｓｓ）により平坦化
処理を施し、そのＰ−ＳｉＯ層１８をさらに、プラズマ
ＳｉＮやＰ−ＳｉＯ層８でカバーし、絶縁層８の平坦性
を確保した。ＳＯＧによる平坦化以外に、Ｐ−ＴＥＯＳ
（Ｐｈｏｓｐｈｏ−Ｔｅｔｒａｅｔｏｘｙ−Ｓｉｌａｎ
ｅ）膜を形成し、さらにＰ−ＳｉＯ層８をカバーした
後、絶縁層８をＣＭＰ処理し、平坦化する方法を用いて
良い事は言うまでもない。

【００１８】又、９は各画素電極１２間に設けられた絶
縁層で、この絶縁層９により画素電極の分離がなされて
いる。絶縁層９は、Ｐ−ＳｉＯ、ＮＳＧ、ＰＳＧ、ＢＰ
ＳＧ等のシリコン酸化膜が適する。

【００１９】２１及び２１′は、画素毎の反射電極１２
と遮光層７との間に設けられた絶縁層で、この絶縁層２
１及び２１′を介して画素電極１２と遮光層７が保持容
量となっている。絶縁層２１及び２１′は、Ｐ−ＳｉＮ
やＴａ₂Ｏ₅等の高誘電率材料が有効である。

【００２０】遮光層７、絶縁層９、絶縁層２１及び２
１′、反射電極１２については、周辺領域と表示領域と
が同一工程で同時に形成される。

【００２１】さらに、１４はポリマーネットワーク液晶
であるＰＮＬＣやポリマー分散型液晶であるＰＤＬＣ等
の液晶材料、１５は反射電極１２に対向する共通透明電
極、１６は透明な対向基板、１９は表示領域、２０は反
射防止膜で、２２は半導体基板と対向基板を保持するシ
ール材であり、各基板間のギャップの制御もこれにより
行われる。又、１７，１７′は高濃度不純物領域であ
る。

【００２２】次に、１３は共通透明電極１５と対向基板
１６との間に設けられた反射防止用膜で、界面の液晶の
屈折率を考慮して、界面反射率が軽減されるように構成
される。その場合、対向基板１６と、透過電極１５の屈
折率よりも小さい絶縁膜が好適である。

【００２３】図１に示すように、トランジスタ下部に形
成されたウェル２，２′と同一極性の高濃度不純物層１
７，１７′は、ウェル２，２′の周辺部及び内部に形成
されており、高振幅な信号がソースに印加されても、ウ
ェル電位は、低抵抗層で所望の電位に固定されているた
め、安定しており、高品質な画像表示が実現できた。さ
らにｎ型ウェル２′とｐ型ウェル２との間には、フィー
ルド酸化膜を介して上記高濃度不純物層１７，１７′が
設けられており、通常ＭＯＳトランジスタの時に使用さ
れるフィールド酸化膜直下のチャネルストップ層を不要
にしている。

【００２４】これらの高濃度不純物層１７，１７′は、
ソース、ドレイン層形成プロセスで同時にできるので作
製プロセスにおけるマスク枚数、工数が削減され、低コ
スト化が図れた。

【００２５】図１に示したように、ウェル領域２′は、
半導体基板１と反対の導電型にする。このため、図１で
は、ウェル領域２はｐ型になっている。ｐ型のウェル領
域２及びｎ型のウェル領域２′は、半導体基板１よりも
高濃度に不純物が注入されていることが望ましく、半導
体基板１の不純物濃度が１０¹⁴〜１０¹⁵（ｃｍ^-3）のと
き、ウェル領域２の不純物濃度は１０¹⁵〜１０¹⁷（ｃｍ
^-3）が望ましい。

【００２６】ソース電極１０は、表示用信号が送られて
くるデータ配線に、ドレイン電極１１は画素電極１２に
接続する。これらの電極１０，１１には、通常Ａｌ、Ａ
ｌＳｉ、ＡｌＳｉＣｕ、ＡｌＧｅＣｕ、ＡｌＣｕ配線を
用いる。これらの電極１０，１１の下部と半導体との接
触面に、ＴｉとＴｉＮからなるバリアメタル層を用いる
と、コンタクトが安定に実現できる。またコンタクト抵
抗も低減できる。画素電極１２は、表面が平坦で、高反
射材が望ましく、通常の配線用金属であるＡｌ、ＡｌＳ
ｉ、ＡｌＳｉＣｕ、ＡｌＧｅＣｕ、ＡｌＣ、ＡｌＣｕ以
外にＣｒ、Ａｕ、Ａｇなどの材料を使用することが可能
であり、さらには、リフロー性を有した高温Ａｌを成膜
することにより平坦な画素電極１２が作製可能となる。

【００２７】半導体装置製造の最終工程において、画素
電極１２の表面をＣＭＰ法により処理することにより、
平坦性向上と、各画素電極１２間の分離を同時に実施し
ている。

【００２８】次に本発明のポイントとなる、画素電極間
分離の方法を含めた、画素電極構造の作製方法について
具体的に述べる。

【００２９】図２（ａ）は、絶縁層８′上にドレイン電
極１１の加工が終了している状態を示している。図２
（ｂ）において、１８−１で表示されたプラズマＣＶＤ
法によるＰ−ＳｉＯ５０００オングストロームを堆積
し、その上に、１８−２で表示されたＳＯＧ２２００オ
ングストロームを２度コートしている。ここで、ＳＯＧ
を２度コートしているのは、平坦性向上を目的としてい
る。

【００３０】続いて、図２（ｃ）において、ＳＯＧ上に
絶縁膜８として、プラズマＣＶＤにより、Ｐ−ＳｉＯ４
０００オングストロームを堆積している。前述している
が、絶縁層８はプラズマＣＶＤ法によるＰ−ＳｉＮ等も
使用可能である。

【００３１】図２（ｄ）においては、遮光層７としてス
パッタリング法により、Ｔｉ３０００オングストローム
を堆積し、画素電極−ドレイン電極間コンタクトホール
となるスルーホール部を形成すべき領域を除去する等、
所望の形状に加工する。Ｔｉの加工は、フォトレジスト
によるパターニング後、Ｃｌ₂／ＢＣｌ₃混合ガス系Ｅ
ＣＲプラズマエッチング装置にて実施する。

【００３２】図３（ｅ）において、容量膜２１′となる
Ｐ−ＳｉＮ２０００オングストロームをＰ−ＳｉＮをＰ
−ＣＶＤ法により堆積し、続いて画素電極分離用の絶縁
層９を堆積する。９は、プラズマＣＶＤ法によるＰ−Ｓ
ｉＯ１４０００オングストロームである。

【００３３】図３（ｆ）において、絶縁層９を、画素電
極を分離する形状に加工する。加工は、フォトレジスト
によるパターニング後、ＣＦ₄／Ａｒ混合ガス系平行平
板型プラズマエッチング装置を用い、ＣＦ₄／Ａｒ＝６
０／８００ｃｃｍ、処理圧力１．０ｔｏｒｒ、３８０ｋ
Ｈｚ高周波電源を使用し、電源電力は７５０Ｗの条件を
使用する。ここでのエッチング条件においては、被エッ
チング膜であるＰ−ＳｉＯのエッチングレートが６５０
０オングストローム／ｍｉｎ程度であるのに対し、下地
のＰ−ＳｉＮのエッチングレートが２５００オングスト
ローム／ｍｉｎ程度と選択比にして、２．５程度確保さ
れており、Ｐ−ＳｉＮがエッチングストッパ層となって
いる。

【００３４】続いて、図３（ｇ）において、画素電極と
遮光層７が、２１′と共に容量を形成するための絶縁層
２１を堆積する。２１′及び２１は、プラズマＣＶＤ法
によるＰ−ＳｉＮ２０００オングストロームであるが素
子のスイッチング特性や、膜の耐圧を考慮した好適な膜
厚を選択することが可能で、それぞれ２０００オングス
トロームに限定されるものではなく、又、材料としてＴ
ａ₂Ｏ₅等も選択可能である。

【００３５】図４（ｈ）において、ドレイン電極１１と
画素電極との接続のためのスルーホールを作成する。ス
ルーホールの加工は、フォトレジストによるパターニン
グ後ＣＦ₄／ＣＨＦ₃／Ａｒ混合ガス系平行平板型プラ
ズマエッチング装置にて実施する。

【００３６】図４（ｉ）において、画素電極膜１２を堆
積する。１２は、リフロー性を有する高温Ａｌを使用す
る。画素電極膜１２の構成を詳細に説明すると、まず、
絶縁膜２１とＡｌとの反応を防止し、かつ、その上に堆
積される高温Ａｌのリフロー性を向上させるため、スパ
ッタリング法により、ＴｉＮ２０００オングストロー
ム、続いてＴｉ３００オングストロームを堆積する。続
いて、前述の膜の直上に高温Ａｌを堆積すると、島状に
堆積してしまうため、スパッタリング法を用いウェハを
加熱せずＡｌ７０００オングストロームを堆積する。
最後にウェハを４２５℃に加熱し、スパッタリング法に
よる高温Ａｌ１７０００オングストロームを堆積し、
堆積後も４２５℃を数分間保持し、いわゆるＡｌリフロ
ーを行う。本実施例では前述のような手法により堆積し
た画素電極膜１２を使用するが画素電極膜１２の膜構
成、各膜厚、高温Ａｌのウェハ温度堆積後の保持時間
は、リフロー性を決定する重要な要因であり、又、リフ
ローによるスルーホールの埋め込み性は、スルーホール
径に依存するため、画素電極膜１２は、そのスルーホー
ル径に合わせて、好適な条件を選択することができるた
め本実施例の画素電極膜１２に限定されるものではな
い。

【００３７】画素電極１２の材料として、通常のスパッ
タリング法や真空蒸着法による、前述したようなＡｌ、
ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＧｅＣｕ、ＡｌＣｕ、Ｃ
ｒ、Ａｕ、Ａｇ等も選択可能である。

【００３８】図４（ｊ）工程において、半導体基板部分
製造の最終工程として、メタルＣＭＰ法を実施し、画素
電極間の分離を行うと同時に、Ａｌ表面を鏡面状態にし
反射鏡に利用可能な状態とする。

【００３９】以上のような手法により、容量膜２１，２
１′を合わせＰ−ＳｉＮ４０００オングストロームと、
従来技術で使用している容量膜と同等の厚さでありなが
ら、素子分離用絶縁膜９の根元部分での容量膜２１の不
連続面が、もう一方の容量膜２１′上で途切れているた
め、絶縁破壊の耐性が向上しそれ故容量リークによる電
気的不良が激減した。

【００４０】又、図２〜図４から見ても明らかである
が、２１′のみを容量膜として利用することも可能であ
り、その際には図３（ｇ）の工程を省略することも可能
である。本実施形態においては、２１′がエッチングス
トップ層であるため、多少の表面荒れが発生すること、
及び、エッチャントであるフッ素の表面吸着の存在によ
り、直上に画素電極１２を堆積した際に、その腐食や膜
質劣化を防止するため２１の堆積をあえて実施してい
る。［実施形態２］本発明を利用した液晶パネルを図５に示
す。符号は図１と同様である。本実施形態の特徴は、図
示されたように画素分離用絶縁膜９の根元部分がラウン
ド状テーパ構造になっていることにある。

【００４１】以下に、その画素電極間分離の方法を含め
た、画素電極構造の作製方法を図６〜図８を用いて説明
する。

【００４２】図６（ａ）〜（ｄ）は、図２と同様の工程
であり実施形態１にて詳述した。

【００４３】図７（ｅ）において、画素電極分離用の絶
縁層９を堆積する。絶縁層９は、プラズマＣＶＤ法によ
るＰ−ＳｉＯ４０００オングストロームである。

【００４４】図７（ｆ）において、絶縁層９を画素電極
を分離する形状に加工するが、この工程において絶縁層
９の根元部分をラウンド状テーパ構造とする。加工はフ
ォトレジストによるパターニング後、ＣＦ₄／ＣＨＦ₃
／Ａｒ混合ガス系平行平板型プラズマエッチング装置を
用い、処理圧力１．０Ｔｏｒｒ、３８０ｋＨｚの高周波
電源を使用し、電源電力は７５０Ｗとした。

【００４５】上述の条件を固定し、ラウンド状テーパ構
造を実現するために、ＣＦ₄／ＣＨＦ₃／Ａｒのガス比
をステップ的に変化させながらエッチングを実施する、
ステップエッチングを実施した。

【００４６】ステップ１として、ＣＦ₄／ＣＨＦ₃／Ａ
ｒ＝６０／０／８００［ｃｃｍ］にて、エッチングレー
ト６５００オングストローム／ｍｉｎのエッチングを１
分５０秒実施し、Ｐ−ＳｉＯを１２０００オングストロ
ーム程度除去する。

【００４７】ステップ２として、ＣＦ₄／ＣＨＦ₃／Ａ
ｒ＝５０／１０／８００にて、エッチングレート５９０
０オングストローム／ｍｉｎのエッチングを１０秒実施
し、Ｐ−ＳｉＯを１０００オングストローム程度除去、
続いて、ステップ３としてＣＦ₄／ＣＨＦ₃／Ａｒ＝４
０／２０／８００にてエッチングレート４７００オング
ストローム／ｍｉｎのエッチングを１０秒実施しＰ−Ｓ
ｉＯを８００オングストローム程度除去、続いてステッ
プ４として、ＣＦ₄／ＣＨＦ₃／Ａｒ＝３０／３０／８
００にて、エッチングレート２７００オングストローム
／ｍｉｎのエッチングを１０秒実施し、Ｐ−ＳｉＯを４
００オングストローム程度除去し、ステップ１〜４でＰ
−ＳｉＯのエッチングが完了した。

【００４８】ＣＦ₄／ＣＨＦ₃／Ａｒ混合ガス系酸化膜
エッチングにおいて、ＣＦ₄の比を減少させ、ＣＨＦ₃
の比を増加させることでエッチング形状がテーパ形状に
なることが知られており、本手法では、ステップエッチ
ングにて、そのテーパ角を徐々に増加させ、出来上がり
としてラウンド状のテーパ構造のエッチングを実現し
た。

【００４９】本発明は、ステップエッチングの手法を用
いているが、ＣＦ₄＋ＣＨＦ₃＝６０［ｃｃｍ］とし、
ＣＦ₄／ＣＨＦ₃＝６０／０→３０／３０と、連続的に
変化させて、エッチングを実施することで、さらになめ
らかなラウンド構造が実現可能である。

【００５０】図７（ｇ）において、画素電極と遮光層７
とが容量を形成するための絶縁層２１を堆積する。２１
はプラズマＣＶＤ法によるＰ−ＳｉＮ４０００オングス
トロームである。ここで図７（ｆ）において、画素電極
分離用絶縁膜９の根元部分をラウンド状テーパ構造にし
たためＰ−ＳｉＮの不連続面は発生していない。

【００５１】図８（ｈ）〜（ｊ）は、図４（ｈ）〜
（ｊ）と同様であり、実施形態１に詳述した。

【００５２】以上、本実施形態では、従来見られたよう
な容量膜２１の不連続面は存在せず、その絶縁破壊の耐
性は純粋に膜の性質のみによるため、従来技術に比べ、
耐性が向上しそれ故、容量リークによる電気的不良が激
減した。

【００５３】又、本実施形態では、容量膜２１としてＰ
−ＳｉＮ４０００オングストロームを使用しているが、
上述したように絶縁破壊の耐性が確保できる範囲で、Ｐ
−ＳｉＮを薄膜化可能であり、それ故、図７（ｇ）での
堆積時間の短縮化、図８（ｈ）でのエッチング時間の短
縮化によるコストダウンも実現可能である。

【００５４】さらに、９の構造が垂直である場合は図７
（ｆ）〜図８（ｉ）の工程の間に、絶縁層９が機械的強
度の不足により根元から折れてしまうことがあったが、
本テーパ形状により、その強度も向上し、絶縁層９が根
元から折れてしまい、画素間分離できないという不良も
発生しなくなった。［実施形態３］本発明を利用した液晶パネルを図９に示
す。符号は図１と同様であり、図示した通り本発明は実
施形態１及び実施形態２を組み合わせたものである。

【００５５】以下に画素電極間分離の方法を含めた、画
素電極構造の作製方法を図１０〜図１２を用いて説明す
る。

【００５６】図１０（ａ）〜（ｄ）及び図１１（ｅ）
は、図２（ａ）〜（ｄ）及び図３（ｅ）と同様であり、
実施形態１に詳述した。

【００５７】図１１（ｆ）において、図３（ｆ）と同様
のエッチングにより絶縁層９の根元をラウンド状テーパ
構造とする。エッチング手法は実施形態２で詳述した
が、ステップ４のエッチング条件においては、Ｐ−Ｓｉ
Ｏのレートが２７００オングストローム／ｍｉｎである
のに対しＰ−ＳｉＮのレートが９００オングストローム
／ｍｉｎと、選択比にして３程度確保されており、エッ
チングストップ層Ｐ−ＳｉＮの膜減りが実施形態１より
も少なく、それ故、２１′を容量膜として利用した時の
容量のバラツキが実施形態１よりも低く抑えられた。

【００５８】続いて、図１１（ｇ）工程にて、Ｐ−Ｓｉ
Ｎ２０００オングストロームを堆積するが、ここで、絶
縁層９の根元がラウンド状テーパ構造になっているた
め、実施形態２と同様に不連続面のないＰ−ＳｉＮ膜が
形成された。

【００５９】図１２（ｈ）〜（ｊ）は、図４（ｈ）〜
（ｊ）と同様の工程であり、実施形態１に詳述した。

【００６０】以上の手法により、本実施形態では実施形
態１及び実施形態２の効果を同時に享受できるばかりで
なく、安定した容量の形成も可能となった。［実施形態４］次に、本発明を利用したアクティブマト
リックス基板を組み込んだ、三板方式の投射型液晶表示
装置を説明する。

【００６１】液晶パネルとしては、実施形態１〜３の図
１、５、９いずれも使用可能である。

【００６２】本発明を使用した液晶パネルの半導体装置
部の平面図を図１３に示す。図において、３４は水平シ
フトレジスタ（ＨＳＲ）、３６は垂直シフトレジスタ
（ＶＳＲ）、３８はｎチャンネルＭＯＳＦＥＴ、３９は
ｐチャンネルＭＯＳＦＥＴ、２５は保持容量、２６は液
晶層、２７は信号転送スイッチＦＥＴ、２８はリセット
スイッチＦＥＴ、２９はリセットパルス入力端子、３０
はリセット電源端子、３１は映像信号の入力端子であ
る。また１９は表示領域を示している。半導体基板１は
図１等ではｐ型になっているが、ｎ型でもよい。

【００６３】保持容量２５は、画素電極１２と共通透明
電極１５の間の信号を保持するための容量である。ウェ
ル領域２には、基板電位を印加する。実施形態１では、
各行のトランスミッションゲート構成を、上から１行目
は上がｎチャンネルＭＯＳＦＥＴ３８で、下がｐチャン
ネルＭＯＳＦＥＴ３９、２行目は上がｐチャンネルＭＯ
ＳＦＥＴ３９で、下がｎチャンネルＭＯＳＦＥＴ３８と
するように、隣り合う行で順序を入れ換える構成にして
いる。以上のように、ストライプ型ウェルで表示領域の
周辺で電源線とコンタクトしているだけでなく、表示領
域にも、細い電源ラインを設けコンタクトをとってい
る。

【００６４】この時、ウェルの抵抗の安定化がカギにな
る。したがって、ｐ型基板であれば、ｎウェルの表示領
域内部でのコンタクト面積又はコンタクト数をｐウェル
のコンタクトより増強する構成を採用した。ｐウェル
は、ｐ型基板で一定電位がとられているため、基板が低
抵抗体としての役割を演ずる。したがって、島状になる
ｎウェルのソース、ドレインへの信号の入出力による振
られの影響が大きくなりやすいが、それを上部の配線層
からのコンタクトを増強することで防止できた。これに
より、安定した高品位な表示が実現できた。

【００６５】映像信号（ビデオ信号、パルス変調された
デジタル信号など）は、映像信号入力端子３１から入力
され、水平シフトレジスタ３４からのパルスに応じて信
号転送スイッチ２７を開閉し、各データ配線に出力す
る。垂直シフトレジスタ３６からは、選択した行のｎチ
ャンネルＭＯＳＦＥＴ３８のゲートへはハイパルス、ｐ
チャンネルＭＯＳＦＥＴ３９のゲートへはローパルスを
印加する。

【００６６】以上のように、画素部のスイッチは、単結
晶のＣＭＯＳトランスミッションゲートで構成されてお
り、画素電極へ書き込む信号が、ＭＯＳＦＥＴのしきい
値に依存せず、ソースの信号フル書き込める利点を有す
る。

【００６７】又、スイッチが、単結晶トランジスタから
成り立っており、polysilicon-ＴＦＴの結晶粒界での不
安定な振まい等がなく、バラツキのない高信頼性な高速
駆動が実現できる。

【００６８】次にパネル周辺回路の構成について、図１
４を用いて説明する。図１４において、３７は液晶素子
の表示領域、３２はレベルシフター回路、３３はビデオ
信号サンプリングスイッチ、３４は水平シフトレジス
タ、３５はビデオ信号入力端子、３６は垂直シフトレジ
スタである。

【００６９】以上に示す構成により、Ｈ，Ｖともにシフ
トレジスタ等のロジック回路は、ビデオ信号振幅によら
ず１.５〜５Ｖ程度と極めて低い値で駆動でき、高速、
低消費電圧化が達成できた。ここでの水平、垂直ＳＲ
は、走査方向は選択スイッチにより双方向可能なものと
なっており、光学系の配置等の変更に対して、パネルの
変更なしに対応でき、製品の異なるシリーズにも同一パ
ネルが使用でき低コスト化が図れるメリットがある。
又、図１４においては、ビデオ信号サンプリングスイッ
チは、片側極性の１トランジスタ構成のものを記述した
が、これに限らず、ＣＭＯＳトランスミッションゲート
構成にすることにより入力ビデオ線をすべてを信号線に
書き込むことができることは、言うまでもない。

【００７０】又ＣＭＯＳトランスミッションゲート構成
にした時、ＮＭＯＳゲートとＰＭＯＳゲート面積や、ゲ
ートとソードレインとの重なり容量の違いにより、ビデ
オ信号に振られが生じる課題がある。これにはそれぞれ
の極性のサンプリングスイッチのＭＯＳＦＥＴのゲート
量の約１／２のゲート量のＭＯＳＦＥＴのソースとドレ
インとを信号線にそれぞれ接続し、逆相パルスで印加す
ることにより振られが防止でき、きわめて良好なビデオ
信号が信号線に書き込れた。これにより、さらに高品位
の表示が可能になった。

【００７１】次に、ビデオ信号と、サンプリングパルス
の同期を正確にとる方向について図１５を用いて説明す
る。このためには、サンプリングパルスのｄｅｌａｙ量
を変化させる必要がある。４２はパルスｄｅｌａｙ用イ
ンバータ、４３はどのｄｅｌａｙ用インバータを選択す
るかを決めるスイッチ、４４はｄｅｌａｙ量が制御され
た出力、４５は容量（ｏｕｔＢは逆相出力、ｏｕｔは同
相出力）である。４６は保護回路である。

【００７２】ＳＥＬ１（ＳＥＬ１Ｂ）からＳＥＬ３（Ｓ
ＥＬ３Ｂ）の組み合わせにより、ｄｅｌａｙ用インバー
タ４２を何コ通過するかが選択できる。

【００７３】この同期回路がパネルに内蔵していること
により、パネル外部からのパルスのｄｅｌａｙ量が、
Ｒ．Ｇ．Ｂ３板パネルのとき、治具等の関係で対称性が
くずれても、上記選択スイッチで調整でき、Ｒ．Ｇ．Ｂ
のパルス位相高域による位置ずれがない良好な表示画像
が得られた。又、パネル内部に温度測定ダイオードを内
蔵させ、その出力によりｄｅｌａｙ量をテーブルから参
照し温度補正することも有効である事は言うまでもな
い。

【００７４】次に、液晶材との関係について説明する。
図１等では、平坦な対向基板構造のものを示したが、共
通電極基板１６は、共通透明電極１５の界面反射を防ぐ
ため、凹凸を形成し、その表面に共通透明電極１５を設
けている。また、共通電極基板１６の反対側には、反射
防止膜２０を設けている。これらの凹凸形状の形成のた
めに、微少な粒径の砥粒により砂ずり研磨をおこなう方
式も高コントラスト化に有効である。

【００７５】液晶材料としては、ポリマー・ネットワー
ク液晶ＰＮＬＣを用いた。ただし、ポリマー・ネットワ
ーク液晶として、ＰＤＬＣなどを用いてもいい。ポリマ
ー・ネットワーク液晶ＰＮＬＣは、重合相分離法によっ
て作製される。液晶と重合性モノマーやオリゴマーで溶
液をつくり、通常の方法でセル中に注入した後、ＵＶ重
合によって液晶と高分子を相分離させ、液晶中に網目状
に高分子を形成する。ＰＮＬＣは多くの液晶（７０〜９
０ｗｔ％）を含有している。

【００７６】ＰＮＬＣにおいては、屈折率の異方性（Δ
ｎ）の高いネマチック液晶を用いると光散乱が強くな
い、誘電異方性（Δε）の大きいネマチック液晶を用い
ると低電圧で駆動が可能となる。ポリマー・ネットワー
クのおおきさ、すなわち網目の中心間距離が１〜１.５
（μｍ）の場合、光散乱は高コントラストを得るのに十
分強くなる。

【００７７】次に、シール構造と、パネル構造との関係
について、図１６を用いて説明する。図１６において、
５１はシール部、５２は電極パッド、５３はクロックバ
ッファー回路、５４はアンプである。このアンプ５４
は、パネル電気検査時の出力アンプとして使用するもの
である。５５は対向基板の電位をとるＡｇペースト部、
５６は表示部、５７は水平・垂直シフトレジスタ（ＨＳ
Ｒ，ＶＳＲ）等の周辺回路部である。図１６に示すよう
に、本実施形態では、シールの内部にも、外部にも、to
tal chip sizeが小さくなるように、回路が設けられて
いる。本実施形態では、パッドの引き出しをパネルの片
辺側の１つに集中させているが、長辺側の両辺でも又、
一辺でなく多辺からのとり出しも可能で、高速クロック
をとり扱うときに有効である。

【００７８】さらに、本発明を使用したパネルは、Ｓｉ
基板等の半導体基板を用いているため、プロジェクタの
ように強力な光が照射され、基板の側壁にも光があたる
と、基板電位が変動し、パネルの誤動作を引き起こす可
能性がある。したがって、パネルの側壁及び、パネル上
面の表示領域の周辺回路部は、遮光できる基板ホルダー
となっており、又、Ｓｉ基板の裏面は、熱伝導率の高い
接着剤を介して熱伝導率の高いＣｕ等のメタルが接続さ
れたホルダー構造となっている。

【００７９】次に本発明を使用した反射型液晶パネルを
組み込む光学システムについて図１７を用いて説明す
る。図１７において、７１はハロゲンランプ等の光源、
７２は光源像をしぼり込む集光レンズ、７３，７５は平
面状の凸型フレネルレンズ、７４はＲ，Ｇ，Ｂに分解す
る色分解光学素子で、ダイクロイックミラー、回折格子
等が有効である。

【００８０】また、７６はＲ，Ｇ，Ｂ光に分離されたそ
れぞれの光をＲ，Ｇ，Ｂ３パネルに導くそれぞれのミラ
ー、７７は集光ビームを反射型液晶パネルに平行光で照
明するための視野レンズ、７８は上述の反射型液晶素
子、７９の位置にしぼりがある。また、８０は複数のレ
ンズを組み合わせて拡大する投射レンズ、８１はスクリ
ーンで、通常、投射光を平行光へ変換するフレネルレン
ズと上下、左右に広視野角として表示するレンチキュラ
レンズの２板より構成されると明瞭な高コントラストで
明るい画像を得ることができる。図１７の構成では、１
色のパネルのみ記載されているが、色分解光学素子７４
からしぼり部７９の間は３色それぞれに分離されてお
り、３板パネルが配置されている。又、反射型液晶装置
パネル表面にマイクロレンズアレーを設け、異なる入射
光を異なる画素領域に照射させる配置をとることによ
り、３板のみならず、単板構成でも可能であることは言
うまでもない。液晶素子の液晶層に電圧が印加され、各
画素で正反射した光は、７９に示すしぼり部を透過しス
クリーン上に投射される。

【００８１】一方、電圧が印加されずに、液晶層が散乱
体となっている時、反射型液晶素子へ入射した光は、等
方的に散乱し、７９に示す絞り部の開口を見込む角度の
中の散乱光以外は、投射レンズにはいらない。これによ
り黒を表示する。以上の光学系からわかるように、偏光
板が不要で、しかも画素電極の全面が信号光が高反射率
で投射レンズにはいるため、従来よりも２−３倍明るい
表示が実現できた。上述の実施形態でも述べたように、
対向基板表面、界面には、反射防止対策が施されてお
り、ノイズ光成分も極めて少なく、高コントラスト表示
が実現できた。又、パネルサイズが小さくできるため、
すべての光学素子（レンズ、ミラーｅｔｃ．）が小型化
され、低コスト、軽量化が達成された。

【００８２】又、光源の色ムラ、輝度ムラ、変動は、光
源と光学系との間にインテグレタ（はえの目レンズ型ロ
ッド型）を挿入することにより、スクリーン上での色ム
ラ、輝度ムラは、解決できた。

【００８３】上記液晶パネル以外の周辺電気回路につい
て、図１８を用いて説明する。図において、８５は電源
で、主にランプ用電源とパネルや信号処理回路駆動用シ
ステム電源に分離される。８６はプラグ、８７はランプ
温度検出器で、ランプの温度の異常があれば、制御ボー
ド８８によりランプを停止させる等の制御を行う。これ
は、ランプに限らず、８９のフィルタ安全スイッチでも
同様に制御される。たとえば、高温ランプハウスボック
スを開けようとした場合、ボックスがあかなくなるよう
な安全上の対策が施されている。９０はスピーカー、９
１は音声ボードで、要求に応じて３Ｄサウンド、サラウ
ンドサウンド等のプロセッサも内蔵できる。９２は拡張
ボード１で、ビデオ信号用Ｓ端子、ビデオ信号用コンポ
ジット映像、音声等の外部装置９６からの入力端子及び
どの信号を選択するかの選択スイッチ９５、チューナ９
４からなり、デコーダ９３を介して拡張ボード２へ信号
が送られる。一方、拡張ボード２は、おもに、別系列か
らのビデオやコンピュータのＤｓｕｂ１５ピン端子を有
し、デコーダ９３からのビデオ信号と切り換えるスイッ
チ６０を介して、Ａ／Ｄコンバータ６１でディジタル信
号に変換される。

【００８４】また、６３は主にビデオＲＡＭ等のメモリ
とＣＰＵとからなるメインボードである。Ａ／Ｄコンバ
ータ６１でＡ／Ｄ変換したＮＴＳＣ信号は、一端メモリ
に蓄積され、高画素数へうまく割りあてるために、液晶
素子数にマッチしていない空き素子の不足の信号を補間
して作成したり、液晶表示素子に適したγ変換エッジ階
調、ブライト調整バイアス調整等の信号処理を行う。Ｎ
ＴＳＣ信号でなく、コンピュータ信号も、たとえばＶＧ
Ａの信号がくれば、高解像度のＸＧＡパネルの場合、そ
の解像度変換処理も行う。一画像データだけでなく、複
数の画像データのＮＴＳＣ信号にコンピュータ信号を合
成させる等の処理もこのメインボード６３で行う。メイ
ンボード６３の出力はシリアル・パラレル変換され、ノ
イズの影響を受けにくい形態でヘッドボード６４に充ら
れる。このヘッドボード６４で、再度パラレル／シリア
ル変換後、Ｄ／Ａ変換し、パネルのビデオ線数に応じて
分割され、ドライブアンプを介して、Ｂ，Ｇ，Ｒ色の液
晶パネル６５，６６，６７へ信号を書き込む。６２はリ
モコン操作パネルで、コンピュータ画面も、ＴＶと同様
の感覚で、簡単操作可能となっている。以上の説明のよ
うに、必ずしも高解像度がない画像も処理により高品位
画像化になるため、本実施形態の表示結果は、きわめて
きれいな画像表示が可能である。［実施形態５］実施形態４では、本発明による液晶パネ
ルを３つ使用し、各パネルにＲ、Ｇ、Ｂの三色の光を振
り分けて照射し、その反射光により画像の表示を行う、
いわゆる、三板方式の反射型液晶表示装置について説明
した。

【００８５】本実施形態では、本発明による液晶パネル
１つを使用し、画素毎にＲ、Ｇ、Ｂ三色の光を照射し、
その反射光により画像の表示を行う、いわゆる単板方式
の液晶表示装置について説明する。

【００８６】図１９に本発明の液晶パネルを組み込むた
めの投写型液晶表示装置光学系の構成図を示す。本図は
その上面図を表す図１９（ａ）、正面図を表す図１９
（ｂ）、側面図を表す図１９（ｃ）から成っている。同
図において、２０１はスクリーンに投射する投影レン
ズ、２０２はマイクロレンズ付液晶パネル、２０３は偏
光ビームスプリッター（ＰＢＳ）、２４０はＲ（赤色
光）反射ダイクロイックミラー、２４１はＢ／Ｇ（青色
＆緑色光）反射ダイクロイックミラー、２４２はＢ（青
色光）反射ダイクロイックミラー、２４３は全色光を反
射する高反射ミラー、２５０はフレネルレンズ、２５１
は凸レンズ、２０６はロッド型インテグレーター、２０
７は楕円リフレクター、２０８はメタルハライド、ＵＨ
Ｐ等のアークランプである。ここで、Ｒ（赤色光）反射
ダイクロイックミラー２４０、Ｂ／Ｇ（青色＆緑色光）
反射ダイクロイックミラー２４１、Ｂ（青色光）反射ダ
イクロイックミラー２４２はそれぞれ図２０に示したよ
うな分光反射特性を有している。そしてこれらのダイク
ロイックミラーは高反射ミラー２４３とともに、図２１
の斜視図に示したように３次元的に配置されており、後
述するように白色照明光をＲＧＢに色分解するととも
に、液晶パネル２０２に対して各原色光が、３次元的に
異なる方向から該液晶パネル２０２を照明するようにし
ている。

【００８７】ここで、光束の進行過程に従って説明する
と、まず光源のランプ２０８からの出射光束は白色光で
あり、楕円リフレクター２０７によりその前方のインテ
グレータ２０６の入り口に集光され、このインテグレー
ター２０６内を反射を繰り返しながら進行するにつれて
光束の空間的強度分布が均一化される。そしてインテグ
レーター２０６を出射した光束は凸レンズ２５１とフレ
ネルレンズ２５０とにより、ｘ軸−方向（図１９（ｂ）
の正面図基準）に平行光束化され、まずＢ反射ダイクロ
１９イックミラー２４２に至る。このＢ反射ダイクロイ
ックミラー２４２ではＢ光（青色光）のみが反射され、
ｚ軸−方向つまり下側（図１９（ｂ）の正面図基準）に
ｚ軸に対して所定の角度でＲ反射ダイクロイックミラー
２４０に向かう。一方Ｂ光以外の色光（Ｒ／Ｇ光）はこ
のＢ反射ダイクロイックミラー２４２を通過し、高反射
ミラー２４３により直角にｚ軸−方向（下側）に反射さ
れ、やはりＲ反射ダイクロイックミラー２４０に向か
う。ここで、Ｂ反射ダイクロイックミラー２４２と高反
射ミラー２４３は共に図１９（ａ）の正面図を基にして
言えば、インテグレーター２０６からの光束（ｘ軸−方
向）をｚ軸−方向（下側）に反射するように配置してお
り、高反射ミラー２４３はｙ軸方向を回転軸にｘ−ｙ平
面に対して丁度４５°の傾きとなっている。それに対し
てＢ反射ダイクロイックミラー２４２はやはりｙ軸方向
を回転軸にｘ−ｙ平面に対して、この４５°よりも浅い
角度に設定されている。従って、高反射ミラー２４３で
反射されたＲ／Ｇ光はｚ軸−方向に直角に反射されるの
に対して、Ｂ反射ダイクロイックミラー２４２で反射さ
れたＢ光はｚ軸に対して所定の角度（ｘ−ｚ面内チル
ト）で下方向に向かう。ここで、Ｂ光とＲ／Ｇ光の液晶
パネル２０２上の照明範囲を一致させるため、各色光の
主光線は液晶パネル２０２上で交差するように、高反射
ミラー２４３とＢ反射ダイクロイックミラー２４２のシ
フト量およびチルト量が選択されている。

【００８８】次に、前述のように下方向（ｚ軸−方向）
に向かったＲ／Ｇ／Ｂ光はＲ反射ダイクロイックミラー
２４０とＢ／Ｇ反射ダイクロイックミラー２４１に向か
うが、これらはＢ反射ダイクロイックミラー２４２と高
反射ミラー２４３の下側に位置し、まず、Ｂ／Ｇ反射ダ
イクロイックミラー２４１はｘ軸を回転軸にｘ−ｚ面に
対して４５°傾いて配置されており、Ｒ反射ダイクロイ
ックミラー２４０はやはりｘ軸方向を回転軸にｘ−ｚ平
面に対してこの４５°よりも浅い角度に設定されてい
る。従ってこれらに入射するＲ／Ｇ／Ｂ光のうち、まず
Ｂ／Ｇ光はＲ反射ダイクロイックミラー２４０を通過し
て、Ｂ／Ｇ反射ダイクロイックミラー２４１により直角
にｙ軸＋方向に反射され、ＰＢＳ２０３を通じて偏光化
された後、ｘ−ｚ面に水平に配置された液晶パネル２０
２を照明する。このうちＢ光は前述したように（図１９
（ａ）、図１９（ｂ）参照）、ｘ軸に対して所定の角度
（ｘ−ｚ面内チルト）で進行しているため、Ｂ／Ｇ反射
ダイクロイックミラー２４１による反射後は、ｙ軸に対
して所定の角度（ｘ−ｙ面内チルト）を維持し、その角
度を入射角（ｘ−ｙ面方向）として該液晶パネル２０２
を照明する。

【００８９】Ｇ光についてはＢ／Ｇ反射ダイクロイック
ミラー２４１により直角に反射し、ｙ軸＋方向に進み、
ＰＢＳ２０３を通じて偏光化された後、入射角０°つま
り垂直に該液晶パネル２０２を照明する。またＲ光につ
いては、前述のようにＢ／Ｇ反射ダイクロイックミラー
２４１の手前に配置されたＲ反射ダイクロイックミラー
２４０によりＲ反射ダイクロイックミラー２４０にてｙ
軸＋方向に反射されるが、図１９（ｃ）（側面図）に示
したようにｙ軸に対して所定の角度（ｙ−ｚ面内チル
ト）でｙ軸＋方向に進み、ＰＢＳ２０３を通じて偏光化
された後、該液晶パネル２０２をこのｙ軸に対する角度
を入射角（ｙ−ｚ面方向）として照明する。また、前述
と同様にＲＧＢ各色光の液晶パネル２０２上の照明範囲
を一致させるため、各色光の主光線は液晶パネル２０２
上で交差するように、Ｂ／Ｇ反射ダイクロイックミラー
２４１とＲ反射ダイクロイックミラー２４０のシフト量
およびチルト量が選択されている。さらに、図２０
（ａ）に示したようにＢ反射ダイクロイックミラー２４
１のカット波長は４８０ｎｍ、図２０（ｂ）に示したよ
うにＢ／Ｇ反射ダイクロイックミラー２４１のカット波
長は５７０ｎｍ、図２０（ｃ）に示したようにＲ反射ダ
イクロイックミラー２４０のカット波長は６００ｎｍで
あるから、不要な橙色光はＢ／Ｇ反射ダイクロイックミ
ラー２４１を透過して捨てられる。これにより最適な色
バランスを得ることができる。

【００９０】そして後述するように液晶パネル２０２に
て各ＲＧＢ光は反射＆偏光変調され、ＰＢＳ２０３に戻
り、ＰＢＳ２０３のＰＢＳ面２０３ａにてｘ軸＋方向に
反射する光束が画像光となり、投影レンズ２０１を通じ
て、スクリーン（不図示）に拡大投影される。ところ
で、該液晶パネル２０２を照明する各ＲＧＢ光は入射角
が異なるため、そこから反射されてくる各ＲＧＢ光もそ
の出射角を異にしているが、投影レンズ２０１としては
これらを全て取り込むに十分な大きさのレンズ径及び開
口のものを用いている。ただし、投影レンズ２０１に入
射する光束の傾きは、各色光がマイクロレンズを２回通
過することにより平行化され、液晶パネル２０２への入
射光の傾きを維持している。本実施形態によれば、液晶
パネル２０２からの光束の広がりはこのように比較的小
さくなるので、より小さな開口数の投影レンズでもスク
リーン上で十分に明るい投影画像を得ることができ、よ
り安価な投影レンズを用いることが可能になる。

【００９１】次に、ここで用いる本発明液晶パネル２０
２について説明する。図２２に該液晶パネル２０２の拡
大断面模式図（図１９のｙ−ｚ面に対応）を示す。図に
おいて、２２１はマイクロレンズ基板、２２２はマイク
ロレンズ、２２３はシートガラス、２２４は透明対向電
極、２２５は液晶層、１２は画素電極、２２７はアクテ
ィブマトリックス駆動回路部、２２８はシリコン半導体
基板である。マイクロレンズ２２２は、いわゆるイオン
交換法によりガラス基板（アルカリ系ガラス）２２１の
表面上に形成されており、画素電極１２のピッチの倍の
ピッチで２次元的アレイ構造を成している。

【００９２】液晶層２２５は反射型に適応したいわゆる
ＤＡＰ，ＨＡＮ等のＥＣＢモードのネマチック液晶を採
用しており、不図示の配向層により所定の配向が維持さ
れている。画素電極１２はＡｌから成り、反射鏡を兼ね
ている。アクティブマトリックス駆動回路部２２７はい
わゆるシリコン半導体基板２２８上に設けられた半導体
回路であり、上記画素電極１２をアクティブマトリック
ス駆動するものであり、該回路マトリックスの周辺部に
は、不図示のゲート線ドライバー（垂直レジスター等）
や信号線ドライバー（水平レジスター等）が設けられて
いる（詳しくは後述する）。これらの周辺ドライバーお
よびアクティブマトリックス駆動回路はＲＧＢの各原色
映像信号を所定の各ＲＧＢ画素に書き込むように構成さ
れており、該各画素電極１２はカラーフィルターは有さ
ないものの、前記アクティブマトリックス駆動回路にて
書き込まれる原色映像信号により各ＲＧＢ画素として区
別され、後述する所定のＲＧＢ画素配列を形成してい
る。

【００９３】ここで、液晶パネル２０２に対して照明す
るＧ光について見てみると、前述したようにＧ光はＰＢ
Ｓ２０３により偏光化されたのち該液晶パネル２０２に
対して垂直に入射する。この光線のうち１つのマイクロ
レンズ２２２ａに入射する光線例を図中の矢印Ｇ（ｉｎ
／ｏｕｔ）に示す。ここに図示されたように該Ｇ光線は
マイクロレンズ２２２により集光され、Ｇ画素電極１２
ｇ上を照明する。そしてＡｌより成る該画素電極１２ｇ
により反射され、再び同じマイクロレンズ２２２ａを通
じてパネル外に出射していく。このように液晶層２２５
を往復通過する際、該Ｇ光線（偏光）は画素電極１２ｇ
に印加される信号電圧により対向電極２２４との間に形
成される電界による液晶の動作により変調を受けて、該
液晶パネルを出射し、ＰＢＳ２０３に戻る。

【００９４】ここで、その変調度合いによりＰＢＳ面２
０３ａにて反射され、投影レンズ２０１に向かう光量が
変化し、各画素のいわゆる濃淡階調表示がなされること
になる。一方、上述したように図２０中断面（ｙ−ｚ
面）内の斜め方向から入射してくるＲ光については、や
はりＰＢＳ２０３により偏光されたのち、例えばマイク
ロレンズ２２２ｂに入射するＲ光線に注目すると、図中
の矢印Ｒ（ｉｎ）で示したように、該マイクロレンズ２
２２ｂにより集光され、その真下よりも左側にシフトし
た位置にあるＲ画素電極１２ｒ上を照明する。そして該
画素電極１２ｒにより反射され、図示したように今度は
隣（−ｚ方向）のマイクロレンズ２２２ａを通じて、パ
ネル外に出射していく（Ｒ（ｏｕｔ））。

【００９５】この際、該Ｒ光線（偏光）はやはり画素電
極１２ｒに印加される信号電圧により対向電極２２４と
の間に形成される画像信号に応じた電界による液晶の動
作により変調を受けて、該液晶パネルを出射し、ＰＢＳ
２０３に戻る。そして、その後のプロセスは前述のＧ光
の場合と全く同じように、画像光の一部として投影され
る。ところで、図２２の描写では画素電極１２ｇ上と画
素電極１２ｒ上の各Ｇ光とＲ光の色光が一部重なり干渉
しているようになっているが、これは模式的に液晶層の
厚さを拡大誇張して描いているためであり、実際には該
液晶層の厚さは１〜５μであり、シートガラス２２３の
５０〜１００μに比べて非常に薄く、画素サイズに関係
なくこのような干渉は起こらない。

【００９６】次に、図２３に本例での色分解・色合成の
原理説明図を示す。ここで、図２３（ａ）は液晶パネル
２０２の上面模式図、図２３（ｂ）、図２３（ｃ）はそ
れぞれ該液晶パネル上面模式図に対するＡ−Ａ′（ｘ方
向）断面模式図、Ｂ−Ｂ′（ｚ方向）断面模式図であ
る。ここで、マイクロレンズ２２２は、図２３（ａ）の
一点鎖線に示すように、Ｇ光を中心として両隣接する２
色画素の半分ずつに対して１個が対応している。このう
ち図２３（ｃ）はｙ−ｚ断面を表す上記図２２に対応す
るものであり、各マイクロレンズ２２２に入射するＧ光
とＲ光の入出射の様子を表している。これから判るよう
に各Ｇ画素電極は各マイクロレンズの中心の真下に配置
され、各Ｒ画素電極は各マイクロレンズ間境界の真下に
配置されている。従ってＲ光の入射角はそのｔａｎθが
画素ピッチ（Ｂ＆Ｒ画素）とマイクロレンズ・画素電極
間距離の比に等しくなるように設定するのが好ましい。
一方、図２３（ｂ）は該液晶パネル２０２のｘ−ｙ断面
に対応するものである。このｘ−ｙ断面については、Ｂ
画素電極とＧ画素電極とが図２３（ｃ）と同様に交互に
配置されており、やはり各Ｇ画素電極は各マイクロレン
ズ中心の真下に配置され、各Ｂ画素電極は各マイクロレ
ンズ間境界の真下に配置されている。

【００９７】ところで該液晶パネルを照明するＢ光につ
いては、前述したようにＰＢＳ２０３による偏光化後、
図１９中断面（ｘ−ｙ面）の斜め方向から入射してくる
ため、Ｒ光の場合と全く同様に、各マイクロレンズ２２
２から入射したＢ光線は、図示したようにＢ画素電極に
より反射され、入射したマイクロレンズ２２２に対し
て、ｘ方向に隣り合うマイクロレンズ２２２から出射す
る。Ｂ画素電極上の液晶による変調や液晶パネルからの
Ｂ出射光の投影については、前述のＧ光およびＲ光と同
様である。

【００９８】また、各Ｂ画素電極は各マイクロレンズ間
境界の真下に配置されており、Ｂ光の液晶パネルに対す
る入射角についても、Ｒ光と同様にそのｔａｎθが画素
ピッチ（Ｇ＆Ｂ画素）とマイクロレンズ・画素電極間距
離の比に等しくなるように設定するのが好ましい。とこ
ろで、本例液晶パネルでは以上述べたように各ＲＧＢ画
素の並びがｚ方向に対してはＲＧＲＧＲＧ…の並びに、
ｘ方向に対してはＢＧＢＧＢＧ…の並びとなっている
が、図２３（ａ）はその平面的な並びを示している。こ
のように各画素サイズは縦横共にマイクロレンズの約半
分になっており、画素ピッチはｘ−ｚ両方向ともにマイ
クロレンズのそれの半分になっている。また、Ｇ画素は
平面的にもマイクロレンズ中心の真下に位置し、Ｒ画素
はｚ方向のＧ画素間かつマイクロレンズ境界に位置し、
Ｂ画素はｘ方向のＧ画素間かつマイクロレンズ境界に位
置している。また、１つのマイクロレンズ単位の形状は
矩形（画素の２倍サイズ）となっている。

【００９９】図２４に本液晶パネルの部分拡大上面図を
示す。ここで図中の破線格子２２９は１つの絵素を構成
するＲＧＢ画素のまとまりを示している。つまり、図２
２のアクティブマトリックス駆動回路部２２７により各
ＲＧＢ画素が駆動される際、破線格子２２９で示される
ＲＧＢ画素ユニットは同一画素位置に対応したＲＧＢ映
像信号にて駆動される。ここでＲ画素電極１２ｒ、Ｇ画
素電極１２ｇ、Ｂ画素電極１２ｂから成る１つの絵素に
注目してみると、まずＲ画素電極１２ｒは矢印ｒ１で示
されるようにマイクロレンズ２２２ｂから前述したよう
に斜めに入射するＲ光で照明され、そのＲ反射光は矢印
ｒ−２で示すようにマイクロレンズ２２２ａを通じて出
射する。Ｂ画素電極１２ｂは矢印ｂ１で示されるように
マイクロレンズ２２２ｃから前述したように斜めに入射
するＢ光で照明され、そのＢ反射光は矢印ｂ２で示すよ
うにやはりマイクロレンズ２２２ａを通じて出射する。
またＧ画素電極１２ｇは正面後面矢印ｇ１２で示される
ように、マイクロレンズ２２２ａから前述したように垂
直（紙面奥へ向かう方向）に入射するＧ光で照明され、
そのＧ反射光は同じマイクロレンズ２２２ａを通じて垂
直に（紙面手前に出てくる方向）出射する。

【０１００】このように、本液晶パネルにおいては、１
つの絵素を構成するＲＧＢ画素ユニットについて、各原
色照明光の入射照明位置は異なるものの、それらの出射
については、同じマイクロレンズ（この場合は２２２
ａ）から行われる。そしてこのことはその他の全ての絵
素（ＲＧＢ画素ユニット）についても成り立っている。

【０１０１】従って、図２５に示すように本液晶パネル
からの全出射光をＰＢＳ２０３および投影レンズ２０１
を通じて、スクリーン２０９に投写するに際して、液晶
パネル２０２内のマイクロレンズ２２２の位置がスクリ
ーン２０９上に結像投影されるように光学調整すると、
その投影画像は図２６に示すようなマイクロレンズの格
子内に各絵素を構成する該ＲＧＢ画素ユニットからの出
射光が混色した状態つまり同画素混色した状態の絵素を
構成単位としたものとなる。そして、いわゆるＲＧＢモ
ザイクが無い、質感の高い良好なカラー画像表示が可能
となる。

【０１０２】つぎに、図２２において、模式的にシリコ
ン半導体基板２２８にアクティブマトリックス駆動回路
部２２７を作製し、さらに画素電極２２６を作製した、
半導体装置部分３００を示してあるが、この半導体装置
部分３００の断面構造は、本発明を利用し平坦な画素電
極を有する図１，５，９の半導体装置部分２４となる。
半導体装置部分２４の作製方法の詳細は実施形態１〜３
に記載した。

【０１０３】図２７は半導体装置部分３００の平面回路
図である。図２７において、１２１は水平シフトレジス
タ、１２２は垂直シフトレジスタ、１２３はｎチャンネ
ルＭＯＳＦＥＴ、１２４はｐチャンネルＭＯＳＦＥＴ、
１２５は保持容量、１２６は液晶画素容量、１２７は信
号転送スイッチ、１２８はリセットスイッチ、１２９は
リセットパルス入力端子、１３０はリセット電源端子、
１３１はＲＧＢ映像信号の入力端子である。

【０１０４】図２７に示す保持容量１２５は、図２２に
示す画素電極１２と対向透明電極２２４の間の信号を保
持するための容量である。ウェル領域２には、基板電位
を印加する。本実施形態では、各行のトランスミッショ
ンゲート構成を、上から１行目は上がｎチャンネルＭＯ
ＳＦＥＴ１２３で、下がｐチャンネルＭＯＳＦＥＴ１２
４、２行目は上がｐチャンネルＭＯＳＦＥＴ１２４で、
下がｎチャンネルＭＯＳＦＥＴ１２３とするように、隣
り合う行で順序を入れ換える構成にしている。以上のよ
うに、ストライプ型ウェルで表示領域の周辺で電源線と
コンタクトしているだけでなく、表示領域にも、細い電
源ラインを設けコンタクトをとっている。

【０１０５】この時、ウェルの抵抗の安定化がカギにな
る。したがって、ｐ型基板であれば、ｎウェルの表示領
域内部でのコンタクト面積又はコンタクト数をｐウェル
のコンタクトより増強する構成を採用した。ｐウェル
は、ｐ型基板で一定電位がとられているため、基板が低
抵抗体としての役割を演ずる。したがって、島状になる
ｎウェルのソース、ドレインへの信号の入出力による振
られの影響が大きくなりやすいが、それを上部の配線層
からのコンタクトを増強することで防止できた。これに
より、安定した高品位な表示が実現できた。

【０１０６】ＲＧＢ映像信号（ビデオ信号、パルス変調
されたデジタル信号など）は、映像信号入力端子１３１
から入力され、水平シフトレジスタ１２１からのパルス
に応じて信号転送スイッチ１２７を開閉し、各データ配
線に出力する。垂直シフトレジスタ１２２からは、選択
した行のｎチャンネルＭＯＳＦＥＴ１２３のゲートへは
ハイパルス、ｐチャンネルＭＯＳＦＥＴのゲートへはロ
ーパルスを印加する。

【０１０７】以上のように、画素部のスイッチは、単結
晶のＣＭＯＳトランスミッションゲートで構成されてお
り、画素電極へ書き込む信号が、ＭＯＳＦＥＴのしきい
値に依存せず、ソースの信号フル書き込める利点を有す
る。

【０１０８】又、スイッチが、単結晶トランジスタから
成り立っており、polysilicon-ＴＦＴの結晶粒界での不
安定な振まい等がなく、バラツキのない高信頼性な高速
駆動が実現できる。

【０１０９】以上述べた述べたような半導体装置におい
て、アクティブマトリックス駆動回路部は各画素電極
１２の下に存在するため、図２７の回路図上では絵素を
構成する各ＲＧＢ画素は単純に横並びに描かれている
が、各画素ＦＥＴのドレインは図２４に示したような２
次元的配列の各ＲＧＢ画素電極１２に接続している。次
にパネル周辺駆動回路の別構成例について、図２８を用
いて説明する。図２８はパネル周辺駆動回路の別構成を
示す模式的ブロック図である。図２８において、１３２
はレベルシフター回路、１３３は映像信号サンプリング
スイッチ、１３４は水平シフトレジスタ、１３５はＲＧ
Ｂ映像信号入力端子、１３６は垂直シフトレジスタ、１
３７は表示領域である。

【０１１０】以上に示す構成により、Ｈ，Ｖともにシフ
トレジスタ等のロジック回路は、ビデオ信号振幅によら
ず、１.５〜５Ｖ程度と極めて低い値で駆動でき、高
速、低消費電圧化が達成できた。ここでの水平、垂直Ｓ
Ｒは、走査方向は選択スイッチにより双方向可能なもの
となっており、光学系の配置等の変更に対して、パネル
の変更なしに対応でき、製品の異なるシリーズにも同一
パネルが使用でき低コスト化が図れるメリットがある。

【０１１１】又、図２８においては、映像信号サンプリ
ングスイッチ１３３は、片側極性の１トランジスタ構成
のものを記述したが、これに限らず、ＣＭＯＳトランス
ミッションゲート構成にすることにより入力映像線をす
べてを信号線に書き込むことができることは、言うまで
もない。

【０１１２】又ＣＭＯＳトランスミッションゲート構成
にした時、ＮＭＯＳゲートとＰＭＯＳゲート面積や、ゲ
ートとソードレインとの重なり容量の違いにより、映像
信号に振られが生じる課題がある。これにはそれぞれの
極性のサンプリングスイッチ１３３のＭＯＳＦＥＴのゲ
ート量の約１／２のゲート量のＭＯＳＦＥＴのソースと
ドレインとを信号線にそれぞれ接続し、逆相パルスで印
加することにより振られが防止でき、きわめて良好な映
像信号が信号線に書き込れた。これにより、さらに高品
位の表示が可能になった。

【０１１３】次に、シール構造とパネル構造の関係につ
いてであるが、実施形態４と同様であり、図１３にその
模式的平面図を示してある。その詳細は実施形態４にお
いて説明を行ったので、ここでは省略する。

【０１１４】ところで、本投写型液晶表示装置の駆動回
路系についてその全体ブロック図を図２９に示す。ここ
で、３１０はパネルドライバーであり、ＲＧＢ映像信号
を極性反転し、かつ所定の電圧増幅をした液晶駆動信号
を形成するとともに、対向電極２２４の駆動信号、各種
タイミング信号等を形成している。３１２はインターフ
ェースであり、各種映像及び制御伝送信号を標準映像信
号等にデコードしている。また、３１１はデコーダーで
あり、インターフェース３１２からの標準映像信号をＲ
ＧＢ原色映像信号及び同期信号にデコードしている。３
１４はバラストであり、楕円リフレクター３０７内のア
ークランプ３０８を駆動点灯する。３１５は電源回路で
あり、各回路ブロックに対して電源を供給している。３
１３は不図示の操作部を内在したコントローラーであ
り、上記各回路ブロックを総合的にコントロールするも
のである。このように本投写型液晶表示装置は、その駆
動回路系は単板式プロジェクターとしては、ごく一般的
なものであり、特に駆動回路系に負担を掛けることな
く、前述したようなＲＧＢモザイクの無い良好な質感の
カラー画像を表示することができるものである。

【０１１５】ところで図３０に本実施形態における液晶
パネルの別形態の部分拡大上面図を示す。ここではマイ
クロレンズ２２２の中心真下位置にＢ画素電極を配列
し、それに対し左右方向にＧ画素が交互に並ぶように、
上下方向にＲ画素が交互に並ぶように配列している。こ
のように配列しても、絵素を構成するＲＧＢ画素ユニッ
トからの反射光が１つの共通マイクロレンズから出射す
るように、Ｂ光を垂直入射、Ｒ／Ｇ光を斜め入射（同角
度異方向）とすることにより、前例と全く同様な効果を
得ることができる。また、さらにマイクロレンズ２２２
の中心真下位置にＲ画素を配列しその他の色画素を左右
または上下方向にＲ画素に対してＧ，Ｂ画素を交互に並
ぶようにしても良い。

【０１１６】さらに図３１に本発明に係わる液晶パネル
の別の実施形態を示す。同図は本液晶パネル２０２の部
分拡大断面図である。前記実施形態との相違点を述べる
と、まず対向ガラス基板としてシートガラス３２３を用
いており、マイクロレンズ２２０については、シートガ
ラス３２３上に熱可塑性樹脂を用いたいわゆるリフロー
法により形成している。さらに、非画素部にスペーサー
柱３５１を感光性樹脂のフォトリソグラフィーにて形成
している。該液晶パネル２０２の部分上面図を図３２
（ａ）に示す。この図から判るようにスペーサー柱３５
１は所定の画素のピッチでマイクロレンズ２２０の角隅
部の非画素領域に形成されている。このスペーサー柱３
５１を通るＡ−Ａ′断面図を図３２（ｂ）に示す。この
スペーサー柱３５１の形成密度については１０〜１００
画素ピッチでマトリックス状に設けるのが好ましく、シ
ートガラス３２３の平面性と液晶の注入性というスペー
サー柱数に対して相反するパラメーターを共に満足する
ように設定する必要がある。また本実施形態では金属膜
パターンによる遮光層３２１を設けており、各マイクロ
レンズ境界部分からの漏れ光の進入を防止している。こ
れにより、このような漏れ光による投影画像の彩度低下
（各原色画像光の混色による）やコントラスト低下が防
止される。

【０１１７】

【発明の効果】以上説明したように、本発明によれば、
基板上に設けられる容量膜の絶縁膜耐圧が向上し、容量
リークが激減したことにより、コストダウンが図られ
た。

【図面の簡単な説明】

【図１】本発明を利用した液晶パネルの実施形態１の断
面図である。

【図２】本発明の液晶パネルの実施形態１の製造方法を
示す概略的工程図である。

【図３】本発明の液晶パネルの実施形態１の製造方法を
示す概略的工程図である。

【図４】本発明の液晶パネルの実施形態１の製造方法を
示す概略的工程図である。

【図５】本発明を利用した液晶パネルの実施形態２の断
面図である。

【図６】本発明の液晶パネルの実施形態２の製造方法を
示す概略的工程図である。

【図７】本発明の液晶パネルの実施形態２の製造方法を
示す概略的工程図である。

【図８】本発明の液晶パネルの実施形態２の製造方法を
示す概略的工程図である。

【図９】本発明を利用した液晶パネルの実施形態３の断
面図である。

【図１０】本発明の液晶パネルの実施形態３の製造方法
を示す概略的工程図である。

【図１１】本発明の液晶パネルの実施形態３の製造方法
を示す概略的工程図である。

【図１２】本発明の液晶パネルの実施形態３の製造方法
を示す概略的工程図である。

【図１３】本発明を利用した実施形態４の液晶装置の概
略的回路図である。

【図１４】本発明を利用した実施形態４の液晶装置のブ
ロック図である。

【図１５】本発明を利用した実施形態４の液晶装置入力
部のディレイ回路を含む回路図である。

【図１６】本発明を利用した実施形態４及び５の液晶装
置の液晶パネルの概念図である。

【図１７】本発明を利用した液晶プロジェクターの実施
形態４の概念図である。

【図１８】本発明を利用した液晶プロジェクターの内部
を示す回路ブロック図である。

【図１９】本発明を利用した実施形態５の投射型液晶表
示装置光学系の全体図である。

【図２０】本発明を利用した実施形態５の投射型液晶表
示装置光学系に用いたダイクロイックミラーの分光反射
特性である。

【図２１】本発明を利用した実施形態５の投射型液晶表
示装置光学系の色分解照射部の斜視図である。

【図２２】本発明を利用した実施形態５の液晶パネルの
断面図である。

【図２３】本発明を利用した実施形態５の液晶パネルで
の色分解色合成原理説明図である。

【図２４】本発明を利用した実施形態２の液晶パネルで
の部分拡大上面図である。

【図２５】本発明を利用した実施形態５の投射型液晶表
示装置の投影光学系を示す部分構成図である。

【図２６】本発明を利用した実施形態５の投射型液晶表
示装置でのスクリーン上投影像の部分拡大図である。

【図２７】本発明を利用した実施形態５の液晶装置の概
略的回路図である。

【図２８】本発明を利用した実施形態５の液晶装置のブ
ロック図である。

【図２９】本発明を利用した実施形態５の投射型液晶表
示装置の駆動回路系を示すブロック図である。

【図３０】本発明を利用した実施形態５の別形態の液晶
パネルでの部分拡大上面図である。

【図３１】本発明を利用した実施形態５の別形態の液晶
パネルの断面図である。

【図３２】本発明を利用した実施形態５の別形態の液晶
パネルでの部分拡大上面図と部分拡大断面図である。

【図３３】従来技術の液晶パネルの断面図である。

【図３４】従来技術の液晶パネルの断面図である。

【符号の説明】

１半導体基板２ｐ型ウェル２′ ｎ型ウェル３，３′ トランジスタのソース領域４ゲート領域５，５′ トランジスタのドレイン領域６フィールド酸化膜７遮光層８，８′ 絶縁層９絶縁層１０ソース電極１１ドレイン電極１２画素電極１３反射防止膜１４液晶材料１５共通透明電極１６対向基板１７，１７′ 高濃度不純物層１８Ｐ−ＳｉＯ層１８−１Ｐ−ＳｉＯ層１８−２ＳＯＧ層１９表示領域２０反射防止膜２１，２１′ 絶縁層２２シール材２４半導体装置部分２５保持容量２６液晶層２７信号転送スイッチＦＥＴ２８リセットスイッチＦＥＴ２９リセットパルス入力端子３０リセット電源端子３１映像信号の入力端子３２レベルシフター回路３３ビデオ信号サンプリングスイッチ３４水平シフトレジスタ（ＨＳＲ）３５ビデオ信号入力端子３６垂直シフトレジスタ（ＶＳＲ）３７表示領域３８ｎチャネルＭＯＳＦＥＴ３９ｐチャネルＭＯＳＦＥＴ４１入力端末４２パルスｄｅｌａｙ用インバータ４３ｄｅｌａｙ用インバータ選択スイッチ４４ｄｅｌａｙ量を制御された出力４５容量４６保護回路５１シール部５２電極パッド５３クロックバッファ回路５４アンプ５５Ａｇペースト部５６表示部５７ＨＳＲ、ＶＳＲ６０スイッチ６１ディジタル信号６２リモコン操作パネル６３メインボード６４ヘッドボード６５Ｂパネル６６Ｇパネル６７Ｒパネル７１光源７２集光レンズ７３，７５凸型フレネルレンズ７４色分解光学素子７６ミラー７７視野レンズ７８反射型液晶素子７９しぼりの位置８０投射レンズ８１スクリーン８５電源８６プラグ８７ランプ温度検出器８８制御ボード８９フィルタ安全スイッチ９０スピーカー９１音声ボード９２拡張ボード１９３デコーダ９４チューナ９５選択スイッチ９６外部装置１２１水平シフトレジスタ１２２垂直シフトレジスタ１２３ｎチャネルＭＯＳＦＥＴ１２４ｐチャネルＭＯＳＦＥＴ１２５保持容量１２６液晶画素容量１２７信号転送スイッチ１２８リセットスイッチ１２９リセットパルス入力端子１３０リセット電源端子１３１ＲＧＢ映像信号入力端子１３２レベルシフター回路１３３映像信号サンプリングスイッチ１３４水平シフトレジスタ１３５ＲＧＢ映像信号入力端子１３６垂直シフトレジスタ１３７表示領域２０１投影レンズ２０２マイクロレンズ付液晶パネル２０３偏光ビームスプリッタ２０６インテグレータ２０７楕円リフレクター２０８ランプ２０９スクリーン２２１マイクロレンズ基板２２２マイクロレンズ２２３シートガラス２２４透明対向電極２２５液晶層２２７アクティブマトリックス駆動回路部２２８シリコン半導体基板２２９ＲＧＢ画像のまとまり２４０Ｒ反射ダイクロイックミラー２４１Ｂ／Ｇ反射ダイクロイックミラー２４２Ｂ反射ダイクロイックミラー２４３高反射ミラー２５０フレネルレンズ２５１凸レンズ３００半導体装置部分３０８アークランプ３１０パネルドライバー３１１デコーダ３１２インターフェース３１３コントローラー３１４バラスト３１５電源回路３２１遮光層３２３シートガラス３５１スペーサー柱

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平９−73103（ＪＰ，Ａ) 特開平９−96804（ＪＰ，Ａ) 特開平９−50018（ＪＰ，Ａ) 特開平４−318513（ＪＰ，Ａ) 特開平５−297346（ＪＰ，Ａ) 特開平５−281571（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09F 9/30 - 9/46 G02F 1/1335 G02F 1/136

Claims

(57)【特許請求の範囲】

【請求項１】基板上に、少なくとも、第一の導電膜
と、第二の導電膜と、該第一の導電膜と該第二の導電膜
との間に介在する第一の絶縁膜とを有して容量を形成
し、かつ、該第二の導電膜は第二の絶縁膜により複数に
分離されてなる半導体装置において、前記第一の絶縁膜と前記第一の導電膜との間、及び前記
第二の絶縁膜と前記第一の導電膜との間に、共通の第三
の絶縁膜を設けたことを特徴とする半導体装置。
【請求項２】基板上に、少なくとも、第一の導電膜
と、第二の導電膜と、該第一の導電膜と該第二の導電膜
との間に介在する第一の絶縁膜とを有して容量を形成
し、かつ、該第二の導電膜は第二の絶縁膜により複数に
分離されてなる半導体装置において、前記第二の絶縁膜と前記第一の導電膜との間に、前記第
一の絶縁膜が存在し、前記第一の絶縁膜と前記第二の絶
縁膜の接触部分の近傍において、前記第二の絶縁膜がラ
ウンド状テーパ形状になっていることを特徴とする半導
体装置。
【請求項３】基板上に、少なくとも、第一の導電膜
と、第二の導電膜と、該第一の導電膜と該第二の導電膜
との間に介在する第一の絶縁膜とを有して容量を形成
し、かつ、該第二の導電膜は第二の絶縁膜により複数に
分離されてなる半導体装置において、前記第二の絶縁膜が、前記第一の導電膜の直上に存在
し、その接触部分の近傍において、前記第二の絶縁膜が
ラウンド状テーパ形状になっていることを特徴とする半
導体装置。
【請求項４】請求項１記載の半導体装置において、前
記第二の絶縁膜と前記第三の絶縁膜の接触部分の近傍に
おいて、前記第二の絶縁膜がラウンド状テーパ形状にな
っていることを特徴とする半導体装置。
【請求項５】請求項１〜４のいずれかの請求項に記載
の半導体装置を用いるとともに、前記第二の導電膜を画
素電極として用いた表示装置用基板。
【請求項６】前記第一の導電膜が、遮光膜であること
を特徴とする請求項５に記載の表示装置用基板。
【請求項７】請求項５または請求項６に記載の表示装
置用基板を利用することを特徴とする液晶装置。
【請求項８】請求項７記載の液晶装置を利用すること
を特徴とする表示装置。
【請求項９】請求項７に記載の液晶装置において、前
記基板は半導体基板であり、該半導体基板と、アクチブ
マトリクス駆動回路部と、画素電極と、液晶層と、対向
透明電極と、シートガラスとを順次積層した構造を有す
ることを特徴とする液晶装置。
【請求項１０】請求項９に記載の液晶装置において、
更に前記シートガラス上に形成したマイクロレンズを構
成し、前記マイクロレンズの１素子は、前記画素電極の
２つに対して一つ有することを特徴とする液晶装置。
【請求項１１】請求項１０に記載の液晶装置におい
て、前記マイクロレンズは前記シートガラス上のマイク
ロレンズガラス基板に形成したことを特徴とする液晶装
置。
【請求項１２】請求項７、９〜１１のいずれかの請求
項に記載の液晶装置を用いたことを特徴とする投写型液
晶表示装置。
【請求項１３】請求項１２に記載の投写型液晶表示装
置において、前記液晶装置を３色カラー用に少なくとも
３個有し、高反射ミラーと、青色反射ダイクロイックミ
ラーとで青色光を分離し、更に赤色反射ダイクロイック
ミラーと、緑色／青色反射ダイクロイックミラーで赤色
と緑色とを分離して、各液晶装置を投射することを特徴
とする投写型液晶表示装置。