JPH04133035A - 光弁基板用単結晶薄膜半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は直視型表示装置や投影型表示装置等に用いられ
る平板型光弁装置に関する。より詳しくは、平板型光弁
装置の基板として用いられ、半導体薄膜に集積的に形成
された画素電極群及びスイッチ素子群を有する薄膜半導
体装置に関する。

かかる半導体装置は例えば典型的にアクティブマトリッ
クス型の光弁装置を組み立てるのに用いられる。

〔従来の技術〕

アクティブマトリックス装置の原理は比較的簡単であり
、各画素にスイッチ素子を設け、特定の画素を選択する
場合には対応するスイ・ソチ素子を導通させ、非選択時
においてはスイ・ソチ素子を非導通状態にしておくもの
である。このスイ・ソチ素子はアクティブマトリックス
装置の液晶ノくネルを構成するガラス基板上に形成され
ている。従ってスイッチ素子の薄膜化技術が重要である
。この素子として通常薄膜絶縁ゲート電界効果トランジ
スタが用いられる。

従来、アクティブマトリックス装置においては薄膜絶縁
ゲート電界効果トランジスタはガラス基板上に堆積され
た非晶質シリコン薄膜あるいは多結晶シリコン薄膜の表
面に形成されていた。これら非晶質シリコン薄膜及び多
結晶シリコン薄膜は物理気相成長法あるいは化学気相成
長法を用いてガラス基板上に容易に堆積できるので比較
的大画面のアクティブマトリックス装置を製造するのに
適している。

〔発明が解決しようとする課題〕

しかしなから、従来の非晶質シリコン薄膜あるいは多結
晶シリコン薄膜を用いたアクティブマトリックス装置は
、画素電極の高密度化及びスイ・ソチ素子の微細化には
必ずしも適していない。最近、直視型表示装置とは別に
、微細化されたスイ・ソチ素子及び高密度に集積された
画素電極を有する超小型表示装置あるいは光弁装置に対
する要求が高まって来ている。かかる超小型光弁装置は
例えば投影型画像装置の一次画像形成面として利用され
、投影型のハイビジョンテレビとして応用可能である。

微細半導体製造技術あるいはＬＳＩ製造技術を直接適用
する事が可能であれば、敷部オーダの画素寸法を有し全
体としても数（１）程度のチ・ツブ寸法を有する超小型
光弁装置が可能であると考えられている。

しかしながら、従来の非晶質あるいは多結晶シリコン薄
膜を用いている限り、ＬＳＩ製造技術を直接適用して庫
オーダの薄膜トランジスタスイッチ素子を形成する事は
困難である。例えば、非晶質シリコン薄膜の場合にはそ
の成膜温度が３００℃程度である為、ＬＳＩ製造技術に
必要な高温処理を実施する事ができない。又、多結晶シ
リコン薄膜の場合には結晶粒子の大きさが数ρ程度であ
る為、必然的に薄膜トランジスタの微細化が制限される
。加えて、多結晶シリコン薄膜の成膜温度は６００℃程
度であり２．１０００℃以上の高温処理を要するＬＳＩ
製造技術を活用する事は実際上不可能である。以上に述
べた様に、従来の非晶質又は多結晶シリコン薄膜を用い
たアクティブマトリックス装置用薄膜半導体装置は、通
常の半導体集積回路装置と同程度の集積密度及びチップ
寸法を実現する事が極めて困難であるという問題点があ
った。

上述した従来の技術の問題点に鑑み、本発明は微細化さ
れたスイッチ素子及び高密度に集積された画素電極を有
する光弁基板用半導体装置を提供する事を一般的な目的
とする。この一般的目的を達成する為に、本発明におい
ては電気絶縁性の基板とその上に形成された半導体単結
晶薄膜とからなる二層構造を有する複合基板を用いて薄
膜トランジスタスイッチ素子群及び対応する画素電極群
を形成する様にした。

ところで、アクティブマトリックス装置においては、選
択期間中にスイッチ素子を介して画素電極に所定の電荷
量を供給するとともに、非選択期間中誤供給された電荷
量を画素電極に保持しておき画素毎の光弁機能を行なう
ものである。゛この時、本発明の一般的目的に従ってス
イッチ素子を半導体単結晶薄膜に形成すると、その光暗
電流は非晶質シリコン薄膜あるいは多結晶シリコン薄膜
に形成された薄膜トランジスタに比べて大きくなってし
まう。従って、何ら対策を施こさない場合には１フレー
ムの大部分を占める非選択期間中において、大きな光暗
電流の為蓄積電荷がリークしてしまい画素に印加される
電圧の降下を生ずるという問題点がある。そこで、本発
明は光暗電流の比較的大きなシリコン単結晶薄膜トラン
ジスタ素子を用いた場合にも画素に印加される電圧の降
下を有効に防止する事のできる構造を有する光弁基板用
単結晶薄膜半導体装置を提供する事を特徴的な目的とす
る。

〔課題を解決するための手段〕

上述した一般的目的及び特徴的目的を達成する為に、本
発明にかかる光弁基板用半導体装置は、電気絶縁性の基
板と該基板表面に配置された半導体単結晶薄膜とからな
る積層型の複合基板を用いる。該複合基板の上には個々
の画素を規定する画素電極群が配置されている。又、該
半導体単結晶薄膜にはスイッチ素子群が集積的に形成さ
れており、対応する画素電極に対して選択給電を行なう
。

加えて、個々の画素電極に接続された容量性素子群を具
備しており、画素電極に給電された電荷を保持する機能
を有する。

本発明の一態様によれば、各容量性素子は各画素電極の
上に誘電体膜を介して積層された電極から構成されてい
る。例えば、各画素電極は半導体多結晶薄膜からなり、
該誘電体膜はこの半導体多結晶薄膜の表面に形成された
熱酸化膜から構成されている。

本発明の他の態様によれば、各スイッチ素子はゲートラ
インを介して選択走査される単結晶薄膜絶縁ゲート電界
効果トランジスタからなるとともに、各容量性素子はゲ
ートラインを覆う様に誘電体膜を介して積層配置された
画素電極延設部からなる。例えば、該ゲートラインは半
導体多結晶薄膜からなり、該誘電体膜はこの半導体多結
晶薄膜表面に形成された熱酸化膜からなる。

本発明の好ましい態様として、電気絶縁性の基板表面に
配置された半導体単結晶薄膜は、基板表面に高品質のシ
リコンウニ１１を熱圧着した後研摩処理を行ない薄膜化
したものである。

〔発明の作用〕

上述した様に、本発明によれば電気絶縁性の基板とその
上に形成された半導体単結晶薄膜とからなる二層構造を
有する複合基板を用いており、且つ該半導体単結晶薄膜
は半導体単結晶バルクからなるウニ・）と同等の品質を
有している。従って、かかる半導体単結晶薄膜にＬＳＩ
製造技術を駆使して画素電極群及びスイッチ素子群等を
高密度で集積的に形成する事ができる。この結果得られ
る半導体装置チップは極めて高い画素集積密度及び極め
て小さい画素寸法を有しており超小型高精細のアクティ
ブマトリックス型光弁装置を構成できる。

特に、半導体単結晶薄膜に形成された絶縁ゲート電界効
果トランジスタ等からなるスイッチ素子の光暗電流か比
較的大きい点に鑑み、個々の画素電極には容量性素子が
接続されており、画素電極に給電された電荷をフレーム
期間中蓄積保持しておく構造となっている。この結果、
単結晶薄膜トランジスタの光暗電流が比較的大きいにも
拘らず、容量性素子を用いて比較的大きな電荷量を予め
各画素電極に蓄積しておき実効印加電圧の降下を有効に
防止する事ができる。

〔実　施　例〕

以下図面を参照して本発明の好適な実施例を詳細に説明
する。第１図は本発明にかかる光弁基板用単結晶薄膜半
導体装置の模式的部分断面図であり、光弁装置として組
み立てられた状態を示す。

簡単の為、一画素部分を切り取って示しである。

図示する様に、この半導体装置は電気絶縁性の基板］と
、この基板表面に配置された半導体単結晶薄膜２とから
なる二層構造を有する複合基板を用いている。基板１は
例えば石英ガラスから構成されており、半導体単結晶薄
膜２は例えばシリコン単結晶から構成されている。半導
体単結晶薄膜２は選択的熱酸化により部分的にフィール
ド酸化膜３に転換されている。選択的熱酸化されずに残
された半導体単結晶薄膜２の部分が素子領域４を形成す
る。フィールド酸化膜３の上には個々の画素を規定する
画素電極５が配置されている。この画素電極は例えばシ
リコン多結晶薄膜を所定の形状にパタニングして得られ
る。一方、素子領域４にはスイッチ素子４ａが集積的に
形成されている。

このスイッチ素子４ａは対応する画素電極４ａに対して
選択給電を行なう為のものであり、例えばシリコン単結
晶薄膜絶縁ゲート電界効果トランジスタからなる。即ち
、トランジスタスイッチ素子５は半導体単結晶薄膜２の
表面部に離間して形成された一対のソース領域６及びド
レイン領域７と、ゲート絶縁膜８ａを介して積層配置さ
れた所定の形状を有するゲート電極８とからなる。ドレ
イン領域７は画素電極５に電気的に接続されているとと
もに、ソース領域６は層間絶縁膜９に形成されたコンタ
クトホールを介して金属配線１０に接続されている。金
属配線ｌＯの延設部分はトランジスタスイッチ素子４ａ
覆う様に配置されており遮光膜を兼ねている。

画素電極５には容量性素子１１が接続されており、スイ
ッチ素子４ａを介して選択給電された電荷を蓄積する。

この容量性素子１１は画素電極５の上に誘電体膜１２を
介して積層された電極Ｉ３を有している。この誘電体膜
１２は例えばシリコン多結晶薄膜からなる画素電極５の
表面を熱酸化して得られる。

熱酸化膜は絶縁性に優れており緻密であるとともに極め
て薄く形成できるので誘電体膜１２として最適である。

以上の説明から明らかな様に、本実施例においては容量
性素子１１は一対の画素電極５及び電極１３と両者の間
に挟持された誘電体膜１２とからなるキャパシタである
。電極１３は例えばＩＴＯ等の透明電極材料からなる。

画素電極５の上に積層される誘電体膜１２は透明性の熱
酸化膜からなり電極１３も透明材料からなるので、容量
性素子ｌｌの存在は画素電極５に対して何ら光学的に障
害とはならない。加えて、画素電極５を構成するシリコ
ン多結晶膜の厚みを小さくして画素電極５自体を透明に
すると、その下に存在するフィールド酸化膜３及び石英
ガラス基板１も透明であるので全体として画素そのもの
が透明となる。従って、画素は光透過性の光弁として機
能する事ができる。

スイッチ素子４ａ、画素電極５及び容量性素子１１の形
成された基板表面は平坦化された保護膜１４によって被
覆されている。かかる構成を有する半導体装置を液晶光
弁に用いる場合には、平坦化された保護膜１４の上に液
晶配向膜１５を形成しておく。

本例はこの様な場合を示し、半導体装置の上には所定の
間隙を介して対向基板】Ｂが配置されている。

この対向基板１Ｂはガラス担体１７と、その内側に形成
された共通電極１８と、共通電極表面を被覆する液晶配
向膜１９等から形成されている。上述した所定の間隙に
は液晶層２０が充填されている。

前述した様に、本半導体装置は複合基板を用いており、
基板１の表面には半導体単結晶薄膜２が形成されている
。この半導体単結晶薄膜２は、好ましくは高品質を有す
るシリコン単結晶ウエノ＼を基板表面に熱圧着した後、
研摩薄膜化して形成される。この様にして得られたシリ
コン単結晶薄膜２はシリコン単結晶ウェハの高品質をそ
のまま維持しているので、ＬＳＩ製造技術が直接適用可
能であり絶縁ゲート電界効果トランジスタ等のスイッチ
素子を微細に形成する事ができる。

ところで、シリコン単結晶薄膜に形成された絶縁ゲート
電界効果トランジスタは、従来の非晶質シリコン薄膜あ
るいは多結晶シリコン薄膜に形成されたトランジスタに
比べて比較的光暗電流が大きい。しかしながら、本発明
によれば画素電極５に容量性素子１１が接続されている
ので、この光暗電流による電荷損失分を十分に補なう事
のできる電荷量を蓄積しておく事が可能となる。

第２図は本発明にかかる光弁基板用単結晶薄膜半導体装
置の他の実施例を示す模式的部分破断断面図である。第
１図に示す実施例と同一の構成要素については同一の参
照番号を付してその説明に換える。先に述べた実施例と
異なる点は容量性素子の構造にある。即ち、本実施例に
おいては容量性素子２１は走査電極母線２３あるいはゲ
ートラインと、透明画素電極５の延設部分５ａと、両者
の間に挟持された誘電体膜２２とから構成されている。

ゲートライン２３はゲート電極８に電気的に接続されて
おり、各スイッチ素子４ａを選択する為の走査信号を供
給する。このゲートライン２３はゲート電極８と同一の
薄膜材料例えば多結晶シリコン薄膜を所定の形状にパタ
ニングして得られる。ゲートライン２３は通常、フィー
ルド酸化膜３の上に配設される。又、ゲートライン２３
を被覆する誘電体膜２２はシリコン多結晶薄膜の熱酸化
により得られる。従って、この誘電体膜２２も絶縁性に
優れており緻密であるとともに極めて薄く形成できるの
で静電容量を大きくとれる。画素電極５の延設部分５ａ
も透明電極材料からなる。従って、本実施例においては
先に述べた例と異なり特別に電極を必要とする事がなく
構造かより簡単になるとともに製造工程も効率化される
。

第３図は第２図に示す一画素部分の平面図である。ちな
みに、第２図に示す構造の左側部分は、第３図に示すＡ
−Ａ線に沿って切断された断面構造を示し、同じく第２
図に示す構造の右側部分は、第３図に示すＢ−Ｂ線に沿
って切断された断面構造を示す。第３図に示す様に、ス
イッチ素子４ａのゲート電極８は走査電極母線あるいは
ゲートライン２３から一部延設されたものであり、その
ドレイン領域７はコンタクトホールを介して画素電極５
に電気的に接続されており、そのソース領域６はコンタ
クトホールを介して信号電極母線あるいは金属バタン１
０に電気的に接続されている。図示しないか、信号電極
母線１０の一部分はスイッチ素子４ａを覆う様に延設さ
れている。この延設された部分は第２図に示す構造の左
側部分に明示されている。

走査電極母線あるいはゲートライン２３の表面を覆う様
に画素電極５の延設部分５ａが形成されている。図から
明らかな様に、この延設部分５ａはその下側に配置され
ている走査電極母線２３との間でキャパシタを構成し、
スイッチ素子４ａを介して画素電極５に選択給電された
電荷量を一時的に蓄積しておく事ができる。

第４図は第１図に示す光弁基板用半導体装置を用いて構
成されたアクティブマトリックス型液晶光弁装置の構造
を示す模式的分解斜視図である。

図示する様に、この光弁装置は複合基板２４と、該複合
基板２４に所定の間隙を介して対向配置された対向基板
１６と、側基板の間の間隙に配置された電気光学物質層
即ち液晶層２０等から構成されている。

複合基板２４には画素を規定する画素電極５がマトリッ
クス状に配置されているとともに、所定の画像信号に応
して各画素電極５を駆動する為の駆動回路とか形成され
ている。

複合基板２４は、前述した様に石英ガラス基板１と単結
晶シリコン薄膜層２とからなる二層構造を有する。加え
て、石英ガラス基板１の裏面側には偏光板２５か接着さ
れている。そして、駆動回路はこの単結晶シリコン薄膜
２に形成された集積回路からなる。この集積回路はマト
リックス状に配置された複数のスイッチ素子４ａを含ん
でいる。

各スイッチ素子４ａは絶縁ゲート電界効果型のトランジ
スタからなる。トランジスタのドレイン領域は対応する
画素電極５に接続されており、同じくゲート電極は走査
電極母線２３に接続されており、同じくソース領域は信
号電極母線１ｏに接続されている。シリコン単結晶薄膜
集積回路はさらにＸドライバ２６を含み列状の信号電極
母線１ｏに接続されている。さらに、Ｙドライバ２７を
含み行状の走査電極母線２３に接続されている。加えて
、各画素電極５の上には誘電体膜（図示せず）を介して
透明電極１３が形成されている。

対向基板１６はガラス担体１７と、ガラス担体１７の外
側面に接着された偏光板２８と、ガラス担体１７の内側
面に形成された共通電極１８等から構成されている。共
通電極１８の表面は配向膜１９によって被覆されている
。又、複合基板２４の表面も配向膜１５によって被覆さ
れている。従って、複合基板２４と対向基板１６の間に
挟持された液晶層２ｏは一対の配向膜１５及び１９によ
って所定の液晶分子整列状態例えばツイスト状態に制御
される。

次に第４図に示すアクティブマトリックス型液晶光弁装
置の動作を簡潔に説明する。個々のトランジスタスイッ
チ素子４ａのゲート電極は走査電極母線２３に接続され
ており、Ｙドライバ２７によって走査信号が印加され線
順次で個々のトランジスタスイッチ素子４ａの導通及び
遮断を制御する。Ｘドライバ２６から出力される画像信
号は信号電極母線１０を介して導通状態にある選択され
たトランジスタスイッチ素子４ａに印加される。印加さ
れた画像信号は対応する画素電極５に伝えられ、画像信
号の大きさに応じた電荷量が給電される。

給電された電荷量は画素電極５に接続された容量性素子
に蓄積される。蓄積電荷により励起された画素電極５と
共通電極Ｉ８の間に存在する液晶層２Ｑの部分は局部的
にその液晶分子整列状態が変化し入射光に対する光弁機
能を奏する。一方″、非選択時においてはトランジスタ
スイッチ素子４ａは非導通状態となり画素電極５に書き
込まれた画像信号はそのまま容量性素子に蓄積された電
荷量として維持される。シリコン単結晶薄膜に形成され
たトランジスタスイッチ素子４ａはその非導通状態にお
いても若干の光暗電流が流れる。従って、容量性素子に
蓄積された電荷も光暗電流として徐々に放出される。し
かしながら、容量性素子のキャパシタンスを十分に大き
くとっであるので、暗電流による損失分は殆ど無視する
事ができる。従って、液晶層に印加される電圧は実質的
に一定に維持される。例えば、画像信号がテレビジョン
信号がある場合には、１走査線期間の約６０μＳｅｅの
間に画像信号の大きさに応じた電荷を書き込まねばなら
ない。一方、１フイ一ルド期間である約１６ｍ５ｅｃの
間、蓄積された電荷量を維持しなければならない。容量
性素子のキャパシタンス及びスイッチ素子のチャネル遮
断抵抗との積によって決まる電荷放電時定数はこの１フ
イ一ルド期間である約１６ｍ５ｅｃに比べて遥かに大き
く実質的に１フイ一ルド期間内における放電量は無視す
る事が可能である。

最後に第５図（Ａ）ないし第５図（Ｇ）を参照して第１
図に示す光弁基板用単結晶薄膜半導体装置の製造方法を
詳細に説明する。先ず第５図（Ａ）に示す工程において
、石英ガラス基板３１と単結晶シリコン基板３２とが用
意される。単結晶シリコン基板３２はＬＳＩ製造に用い
られる高品質のシリコンウェハを用いる事が好ましく、
その結晶方位は＜　１００　＞　０．０±１．０の範囲
の一様性を有し、その単結晶格子欠陥密度は５００個／
ｃｄ以下である。用意された石英ガラス基板３１の表面
及び単結晶シリコン基板３２の裏面を先ず精密に平滑仕
上げする。

続いて平滑仕上げされた両面を重ね合わせ加熱する事に
より側基板を熱圧着する。この熱圧着処理により、側基
板３１及び３２は互いに強固に接着される。

次に第５図（Ｂ）に示す工程において、単結晶シリコン
基板３２の表面を研摩する。この結果、石英ガラス基板
３１の表面には所望の厚さまで研摩された単結晶シリコ
ン薄膜層３３が形成される。なお、単結晶シリコン基板
３２を薄膜化する為に研摩処理に代えて湿式又は乾式の
エツチング処理を用いても良い。この様にして得られた
単結晶シリコン薄膜層３３はシリコンウェハ３２の品質
が実質的にそのまま保存されるので結晶方位の一様性や
格子欠陥密度に関して極めて優れた半導体基板材料を得
る事ができる。従って、ＬＳＩ製造技術を直接適用する
事が可能となり、μｓオーダあるいはサブ睡オーダの極
めて微細なスイッチ素子等を高歩留りで形成する事がで
きる。

ところで従来から単結晶シリコン薄膜と絶縁性担体から
なる二層構造を有する種々のタイプの半導体薄膜積層基
板が知られている。いわゆるＳｏ１基板と呼ばれている
ものである。ＳＯ■基板は例えば絶縁物質からなる担体
表面に化学気相成長法等を用いて多結晶シリコン薄膜を
堆積させた後、レーザビーム照射等により加熱処理を施
こし多結晶膜を再結晶化して単結晶構造に転換して得ら
れていた。しかしながら、一般に多結晶の再結晶化によ
り得られた単結晶は必ずしも−様な結晶方位を有してお
らず又格子欠陥密度が大きかった。これらの理由により
、従来の方法により製造された５Ｃ）Ｉ基板に対してシ
リコンウェハと同様にＬＳＩ技術を適用する事は困難で
あった。この点に鑑み、本発明は半導体製造プロセスで
広く用いられているシリコンウェハと同程度の結晶方位
の一様性及び低密度の格子欠陥を有するシリコン単結晶
薄膜を用いて微細且つ高分解能の光弁基板用半導体装置
を製造する様にしている。

続いて第５図（Ｃ）に示す工程において、シリコン単結
晶薄膜３３の選択的熱酸化を行なう。この選択的熱酸化
はシリコン単結晶薄膜３３の全厚に対して全面的に行な
われ光学的に透明なフィールド酸化膜３４が形成される
。このフィールド酸化膜３４によって囲まれたシリコン
単結晶薄膜３３の部分はそのまま残され素子領域３５を
規定する。

さらに第５図（Ｄ）に示す工程において、素子領域に存
在するシリコン単結晶薄膜３３の表面部分の熱酸化処理
が行なわれゲート絶縁膜３Ｂが形成される。このケート
絶縁膜３６は極めて薄い膜厚を有する。その上に、化学
気相成長法等を用いてシリコン多結晶薄膜を堆積した後
、フォトリソグラフィ及び異方性エツチングによりシリ
コン多結晶薄膜をパタニングし所定の形状を有するゲー
ト電極３７を形成する。

第５図（Ｅ）に示す工程において、シリコン単結晶薄膜
３３の表面部に対して不純物をドーピングし不純物拡散
領域からなるソース領域３８及びドレイン領域３９を形
成する。この不純物ドーピングは例えばゲート絶縁膜３
６を介してゲート電極３７をマスクとした不純物砒素の
イオン注入により行なわれる。この結果、一対のソース
領域３８及びドレイン領域３９の間でゲート電極３７の
下の部分にトランジスタチャネル形成領域が設けられシ
リコン単結晶薄膜絶縁ゲート電界効果型のトランジスタ
か形成される。このトランジスタは典型的なＬＳＩ製造
技術によってシリコン単結晶薄膜に形成されたものであ
るから、亙オーダあるいはサブ趣オーダの微細寸法を有
するとともに高速応答性に優れている。

続いて第５図（Ｐ）に示す工程において、フィールド酸
化膜３４の上に画素電極４０か形成される。この画素電
極４０は、例えば素子領域３５をマスクした後、基板表
面に化学気相成長法を用いてシリコン多結晶薄膜を堆積
し、このシリコン多結晶薄膜を所定の形状にパタニング
する事により得られる。

シリコン多結晶は本来光非透過性であるが、その膜厚を
極めて薄ぐする事により実質的に入射光に対して透明と
する事ができる。なお、画素電極４０を形成する際、ゲ
ート絶縁膜３６に予めコンタクトホールを形成しておき
、スイッチ素子のドレイン領域３９と画素電極４０の電
気的導通を確保する様にしている。

続いて、画素電極４０の上に誘電体膜４１を形成する。

この誘電体膜４１は例えば多結晶シリコン薄膜からなる
画素電極４０の表面を熱酸化処理する事により得られる
。熱酸化シリコン膜は絶縁性に優れており極めて緻密で
あるとともにその膜厚を薄くてきるので優れた誘電体材
料である。

さらに、素子領域を覆うマスクを除去した後、層間絶縁
膜を堆積し、その上に金属バタン４２を形成する。この
時、層間絶縁膜及びゲート絶縁膜にコンタクトホールが
形成されており、トランジスタスイッチ素子のソース領
域３８と金属パタン４２の電気的接続を確保する様にし
ている。

最後に第５図（Ｇ）に示す工程において、誘電体膜４１
の上に電極４３が積層される。この電極４３は例えばＩ
ＴＯ等からなる透明電極材料から構成される。ＩＴＯ膜
を被覆した後フォトリソグラフィ及びエツチングを用い
てパタニングし所定の形状を有する電極４３を得る事が
できる。この結果、画素電極４０及び電極４３と両者の
間に挟持された誘電体膜４１からなる容量性素子が形成
される。本例においては、電極４３、誘電体膜４１、画
素電極４０は全て透明であるので透過型の光弁装置を構
成する事ができる。電極４３を形成した後、基板表面は
全体に渡って保護膜４４により被覆される。この保護膜
４４の表面は平坦化されている。

〔発明の効果〕

上述した様に、本発明によれば石英ガラス基板の上に形
成された高品質の半導体単結晶薄膜層に対してＬＳＩ製
造技術又は半導体微細化技術を用いて画素電極群及びス
イッチ素子群を高密度で集積的に形成している。この為
、極めて高い画素密度を有する光弁基板用単結晶薄膜半
導体装置を得る事ができるという効果がある。特に、画
素電極に接続して容量性素子を設けているので、半導体
単結晶薄膜に形成されたスイッチ素子例えば絶縁ゲート
電界効果型トランジスタの光暗電流が比較的大きいにも
拘らず画素電極に選択給電された実効電荷量を保持する
事ができ、安定した光弁動作特性を得る事ができるとい
う効果がある。加えて、画素電極を半導体多結晶薄膜で
構成し、その表面の選択的熱酸化によって得られる緻密
な膜を容量性素子の誘電体膜として利用する事により、
耐圧性に優れ且つ容量の比較的大きなキャパシタを得る
事ができるという効果がある。

【図面の簡単な説明】

第１図は光弁基板用単結晶薄膜半導体装置の構造を示す
模式的部分断面図、第２図は光弁基板用単結晶薄膜半導
体装置の他の実施例を示す模式的部分破断断面図、第３
図は第２図に示す光弁基板用単結晶薄膜半導体装置の模
式的平面図、第４図は第１図に示す半導体装置を用いて
組み立てられたアクティブマトリックス型液晶光弁装置
の模式的分解斜視図、及び第５図（Ａ）ないし第５図（
Ｇ）は第１図に示す半導体装置の製造方法を示す工程図
である。 １・・・基　板 ３・・フィールド酸化膜 ４ａ・・・スイッチ素子 ６・・・ソース領域 ８・・・ゲート電極 ２・・・半導体単結晶薄膜 ４・・・素子領域 ５・・・画素電極 ７・・・ドレイン領域 ８ａ・・・ゲート絶縁膜 ９・・・層間絶縁膜 １■・・・容量性素子 １３・・・電　極 １５・・・配向膜 １７・・・ガラス担体 １９・・・配向膜 出 願 人 代 理 人 １０・・・金属パタン １２・・・誘電体膜 １４・・・平坦化保護膜 １６・対向基板 １８・・・共通電極 ２０・・・液晶層 セイコー電子工業株式会社

Claims (1)

1. 【特許請求の範囲】 １、電気絶縁性の基板と、 該基板表面に配置された半導体単結晶薄膜と、該基板上
   に配置され個々の画素を規定する画素電極群と、 該半導体単結晶薄膜に集積的に形成され対応する画素電
   極に対して選択給電を行なう為のスイッチ素子群と、 個々の画素電極に接続され給電された電荷を保持する為
   の容量性素子群とからなる光弁基板用半導体装置。 ２、各容量性素子群は、各画素電極の上に誘電体膜を介
   して積層された電極からなる請求項１に記載の光弁基板
   用半導体装置。 ３、各画素電極は半導体多結晶薄膜からなり、該誘電体
   膜は半導体多結晶薄膜の表面に形成された熱酸化膜から
   なるとともに、該電極は透明電極からなる請求項２に記
   載の光弁基板用半導体装置。 ４、各スイッチ素子はゲートラインを介して選択走査さ
   れる単結晶薄膜絶縁ゲート電界効果トランジスタからな
   り、 各容量性素子はゲートラインを覆う様に誘電体膜を介し
   て積層配置された画素電極延設部からなる請求項１に記
   載の光弁基板用半導体装置。 ５、該ゲートラインは半導体多結晶薄膜からなり、該誘
   電体膜は半導体多結晶薄膜表面に形成された熱酸化膜か
   らなる請求項４に記載の光弁基板用半導体装置。 ６、該半導体単結晶薄膜は、基板表面に接着された研摩
   半導体単結晶薄膜である請求項１に記載の光弁基板用半
   導体装置。