JPH04133036A - 光弁基板用単結晶薄膜半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はアクティブマトリックス型の光弁装置の駆動用
基板として用いられる薄膜半導体装置に関し、特にその
画素電極構造に関する。

〔従来の技術〕

アクティブマトリックス型の光弁装置の原理は比較的簡
単であり、各画素を規定する画素電極にスイッチ素子を
接続し、特定の画素を選択する場合には対応するスイッ
チ素子を導通させ、非選択時においてはスイッチ素子を
非導通状態にしておくものである。このスイッチ素子は
光弁装置の駆動用基板として用いられる薄膜半導体装置
に形成されている。従ってスイッチ素子の薄膜化技術が
重要である。このスイッチ素子として通常絶縁ゲート電
界効果トランジスタが用いられる。従来、光弁装置駆動
用薄膜半導体装置においては絶縁ゲート電界効果トラン
ジスタはガラス基板上に堆積された非晶質シリコン薄膜
あるいは多結晶シリコン薄膜の表面に形成されていた。

これら非晶質シリコン薄膜及び多結晶シリコン薄膜は物
理気相成長法や化学気相成長法を用いてガラス基板上に
容易に堆積できるので比較的大画面の光弁装置を製造す
るのに適している。

〔発明が解決しようとする課題〕

従来の非晶質シリコン薄膜あるいは多結晶シリコン薄膜
を用いた光弁基板用半導体装置はスイッチ素子群の微細
化及び画素電極群の高密度化には必ずしも適していない
。最近、比較的大面積の画像面を必要とする直視型アク
ティブマトリックス装置とは別に、微細化された高密度
の画素を有する超小型アクティブマトリックス装置に対
する要求が高まって来ている。かかる超小型アクティブ
マトリックス装置は例えば投影型画像装置の一次画像形
成面として利用され、投影型のハイビジョンテレビとし
て応用可能である。微細半導体製造技術あるいはＬＳＩ
製造技術を直接適用する事ができれば、部オーダの画素
寸法を有し全体としても敷部程度のチップ寸法を有する
超小型アクティブマトリックス装置が可能になると期待
されている。

しかしながら、従来の非晶質シリコン薄膜あるいは多結
晶シリコン薄膜を用いた場合には、ＬＳＩ製造技術を駆
使して一オーダのスイッチ素子を形成する事は実際上困
難である。例えば、非晶質シリコン薄膜の場合にはその
成膜温度が３００℃程度である為、ＬＳＩ製造技術に必
要な高温処理を実施する事ができない。又、多結晶シリ
コン薄膜の場合には結晶粒子の大きさが数−程度である
為、必然的に薄膜スイッチ素子の微細化が制限される。

加えて、多結晶シリコン薄膜の成膜温度は６００℃程度
であり、１０００℃以上の高温処理を要するＬＳＩ製造
技術を十分に活用する事は困難である。以上に述べた様
に、従来の非晶質又は多結晶シリコン薄膜を用いた光弁
駆動用半導体装置においては、通常の半導体集積回路素
子と同程度の集積密度及びチップ寸法を実現する事が極
めて難しいという問題点があった。

上述した従来の技術の問題点に鑑み、本発明はＬＳＩ製
造技術を活用して形成された微細且つ高密度の薄膜スイ
ッチ素子群及び画素電極群を具備する光弁基板用半導体
装置を提供する事を一般的な目的とする。この一般的な
目的を達成する為に、本発明においては電気絶縁性の基
板担体層とその上に形成された半導体単結晶薄膜層から
なる二層構造を有する複合基板に対してＬＳＩ製造技術
を直接適用し薄膜スイッチ素子群を形成する様にした。

ところで、従来から画素電極材料としてＩＴＯ膜やＮＥ
ＳＡ膜等の透明導電性薄膜が用いられている。この透明
導電性薄膜は真空蒸着法やスパッタ法を用いて比較的簡
単に堆積形成できる一方、耐熱性が低く又エツチングに
よるパタニング精度が悪いという欠点がある。従って、
この材料は高温処理を必要とするＬＳＩ製造技術との整
合性が悪く、半導体プロセスを一貫して用いる事ができ
ないという問題点があった。加えて、パタニング精度が
悪い為画素の微細化、高密度化に適していないという問
題点があった。さらに、スイッチ素子群の高密度集積化
に伴い基板表面の凹凸が相対的に顕著になると、その上
に形成される透明導電性薄膜の段切れ等を生し画素の欠
陥率が高くなるという問題点かある。そこで、本発明は
最終工程に至るまで一貫してＬＳＩ製造技術あるいは半
導体プロセスを適用する事が可能な微細画素電極構造を
有する光弁基板用半導体装置を提供する事を特徴的な目
的とする。

〔課題を解決するための手段〕

上述した一般的及び特徴的な目的を達成する為に、本発
明にかかる光弁基板用薄膜半導体装置は電気絶縁性の基
板の上に半導体単結晶薄膜が配設された二層構造を有す
る複合基板を利用する。この半導体単結晶薄膜は、例え
ば電気絶縁性の基板表面に接着された高品質の研摩半導
体単結晶薄膜からなりＬＳＩ製造技術を直接適用する事
が可能である。この複合基板の上には、少くとも半導体
多結晶を構成要素とする画素電極群が配置されている。

この半導体多結晶材料に対しても半導体プロセスが適用
可能である。一方半導体単結晶薄膜にはスイッチ素子群
が集積的に形成されており、対応する画素電極に対して
選択給電を行なう様になっている。

本発明の好ましい態様によれば、各画素電極は所定の形
状にパタニングされた半導体多結晶薄膜から構成されて
いる。この半導体多結晶薄膜は、例えば不純物吸着層を
拡散源とする固相拡散により不純物が導入されたポリシ
リコン薄膜からなり、電極材料として十分低い抵抗率を
有する。あるいは、この半導体多結晶薄膜は高融点金属
と化合しシリサイド化されたポリシリコン薄膜を用いて
も良い。

本発明の他の態様によれば、各画素電極は窓部を有する
半導体多結晶薄膜と、該窓部を覆う透明導電性薄膜とか
らなる二層構造を有している。あるいは、各画素電極は
サイドウオール型に形成された半導体多結晶の線状パタ
ンから構成しても良い。さらには、各画素電極は画素を
規定する透明導電性薄膜と、該透明導電性薄膜と対応す
るスイッチ素子とを電気的に接続する為の半導体多結晶
薄膜端子とから構成しても良い。

〔発明の作用〕

上述した様に、本発明によれば電気絶縁性の基板表面に
形成された半導体単結晶薄膜を有する複合基板を用いて
おり、且つこの半導体単結晶薄膜は例えばＬＳＩ製造に
一般的に用いられるシリコンウェハと同等の品質を有し
ている。従って、かかる半導体単結晶薄膜にＬＳＩ製造
技術を駆使して画素を駆動するスイッチ素子群を極めて
高密度に集積形成する事ができる。又、画素電極群は半
導体多結晶材料から構成されている。従来の透明導電薄
膜と異なり、半導体多結晶薄膜は優れた耐熱性を有し且
つパタニング精度も良好であるのでＬＳＩ製造技術ある
いは半導体プロセスを利用して高密度且つ高精度の画素
電極群を複合基板上に一貫して形成する事ができる。こ
の結果帯られる光弁基板用薄膜半導体装置チップは極め
て高い画素密度及び極めて小さい画素寸法を有しており
超小型高精細の光弁装置例えばアクティブマトリックス
装置を構成する事ができる。

〔実　施　例〕

以下図面を参照して本発明の好適な実施例を詳細に説明
する。第１図は本発明にかかる光弁基板用単結晶薄膜半
導体装置の典型的な例を示す模式的断面図である。理解
を容易にする為に、一画素部分のみを取り出して示しで
ある。図示する様に、本半導体装置は複合基板１を用い
ている。この複合基板１は電気絶縁性の透明担体例えば
石英ガラス板２とその上に形成された半導体単結晶薄膜
例えばシリコン単結晶薄膜３とからなる二層構造を有し
ている。このシリコン単結晶薄膜３は例えば石英ガラス
板２に高品質のシリコンウェハを熱圧着した後研摩薄膜
化して得られたものである。この例においては、シリコ
ン単結晶薄膜３は選択的に熱酸化され部分的にフィール
ド酸化膜４に転換されている。光学的に不透明なシリコ
ン単結晶薄膜３の全厚が光学的に透明である二酸化シリ
コンに転換されているので、フィールド酸化膜４は透明
である。フィールド酸化膜４によって囲まれた部分には
残されたシリコン単結晶薄膜３からなる素子領域が形成
されている。この素子領域に対して絶縁ゲート電界効果
トランジスタからなるスイッチ素子５が集積的に形成さ
れる。このトランジスタスイッチ素子５は、シリコン単
結晶薄膜３の表面部に形成された一対の不純物拡散領域
からなるソース領域６及びドレイン領域７と、ゲート絶
縁膜８を介して積層された所定の形状を有するゲート電
極９等から構成されている。さらに、配線用の金属パタ
ン１１も形成されている。この金属パタン１１は層間絶
縁膜１０に形成されたコンタクトホールを介してソース
領域６に電気的に接続されているとともに、その一部分
はゲート電極９を覆う様に延設されており入射光に対す
る遮光膜を兼ねている。

一方、フィールド酸化膜４の上には半導体多結晶薄膜例
えばシリコン多結晶薄膜からなる画素電極１２が形成さ
れている。シリコン多結晶は本来光学的に不透明である
が、膜厚を極端に薄くする事により実質的に入射光を透
過する事が可能となる。

シリコン゛多結晶薄膜は化学気相成長法等によりその膜
厚を制御しながら堆積する事が可能である。

又、フォトリソグラフィ及び異方性エツチングを用いて
高精度にパタニングする事ができ画素電極１２を構成す
る。シリコン多結晶薄膜は十分耐熱性があるので半導体
プロセスあるいはＩＣプロセスを行なっている間劣化す
る事がない。従って、画素電極１２の形成工程のプロセ
ス順序に何ら制限かなく適宜効率的にプロセスフローを
設定する事ができる。

本例においては、画素電極１２はフィールド酸化膜４の
バーズビーク即ち傾斜端部４ａを介してスイッチ素子５
のドレイン領域７に電気的に接続されている。この構造
によれば、従来段差部に比較的頻繁に生ずる段切れとい
った欠陥の発生を有効に防止する事ができる。

第２図（Ａ）は画素電極の他の構成例を示す模式的平面
図である。図示する様に、画素電極１２は所定の形状に
パタニングされた窓部１２ｂを有するシリコン多結晶薄
膜１２ａと、該窓部１２ｂを覆う様に所定の形状にパタ
ニングされた透明導電薄膜１２ｃ例えばＩＴＯ薄膜とか
らなる二層構造を有する。この例においては、画素電極
１２の外周形状はシリコン多結晶薄膜１２ａによって規
定されている。

シリコン多結晶薄膜１２ａはフォトリソグラフィ及び異
方性イオンエツチング等により高精度且つ微細なパタニ
ングが可能である。しかしながら、シリコン多結晶材料
は本来光学的に不透明であるのでその膜厚を薄くしたと
しても入射光を一部吸収してしまう。この点を解決する
為に、シリコン多結晶薄膜１２ａの内部には入射光を透
過する為の窓部１２ｂが形成されているのである。そし
て、この窓部をも有効な電極面とする為に、透明なＩＴ
Ｏ膜１２ｅを窓部に被覆している。ＩＴＯ膜１２ｃの外
周形状は単に窓部１２ｂを被覆できる程度の精度でパタ
ニングすれば良い。この様に、画素電極１２を二層構造
とする事により微細加工及び高透過率を同時に達成する
事ができる。又、ＩＴＯｉＩ１２ｅの形成は、シリコン
多結晶薄膜１２ａのパタニングを含めた半導体プロセス
が完了した後に行なえば良いので、半導体プロセスに何
ら悪影響を与えない。

第２図（Ｂ）は、第２図（Ａ）に示す画素電極構造を有
する光弁基板用単結晶薄膜半導体装置の構造を示す模式
的断面図である。第２図（Ａ）に示すＡ−Ａ線に沿って
切断された断面を示し、且つ理解を容易とする為に１個
の画素部分のみを示している。第１図に示す実施例と同
一の構成要素には同一の参照番号を付してその説明に換
える。図から明らかな様に、窓部１２ｂにはシリコン多
結晶薄膜１２ａか介在しておらず、ＩＴＯ膜１２ｅの一
部分が充填されている。この結果、画素電極１２の入射
光に対する平均透過率を向上する事ができる。

第３図は本発明にかかる光弁基板用単結晶薄膜半導体装
置のさらに別の実施例を示す模式的断面図である。理解
を容易にする為に、一画素部分のみを切り出して示して
いるとともに、第１図に示す実施例と同一の構成要素に
対しては同一の参照番号を付しその説明に換える。第１
図に示す実施例と異なる点は、画素電極１２が画素の実
効面積を規定する透明導電性薄膜１２ｄ例えばＩｒＯ２
膜と、該透明導電薄膜 のドレイン領域７とを電気的に接続する為のシリコン多
結晶薄膜端子１２ｅとから構成されている事である。か
かる構造を何する半導体装置においては、ドレイン領域
７を形成し７た後所定の形状にパタニングされたシリコ
ン多結晶薄膜端子１２ｅを形成し、その上に層間絶縁膜
１０を介してアルミニウム等からなる金属ベクンＩＩを
堆積形成している。

以上に述べた一連の工程は半導体プロセスにより行なわ
れる。シリコン多結晶薄膜端子１２ｅは接着性に優れて
おり且つフィールド酸化膜４の傾斜端部４ａに沿って配
設されているので段切れを起こす惧れかない。又、半導
体プロセスの最終工程において形成される金属ベタン１
１はスイッチ素子５を完全に被覆する事かできるので理
想的な遮光機能が確保できる。

半導体プロセスか完全に終了した段階で、ＩＴＯ薄膜１
２ｄをフィールド酸化膜４の上に形成する。ＩＴＯ薄膜
１２ｄの一部かシリコン多結晶薄膜端子１２ｅの露出部
分に重なる様に加工する。

ＩＴＯ薄膜＋２ｄは実質的に平坦なフィールド酸化膜４
の上に堆積されるので段切れの惧れがなく従−）てその
膜厚を十分に薄くする事ができる。例えば、ＩＴＯ薄膜
＋２ｄの膜厚を２００Å以下とする事により虜オーダの
精度で画素電極のパタニングを行なう事が可能となる。

一般に、ＩＴＯ薄膜のエツチングは湿式で行なわれるが
、その膜厚が厚いほどサイドエッチの影響によりパタニ
ング精度が悪くなる。

従来の様に、画素電極をＩＴＯ薄膜のみで形成すると、
その耐熱性か低い為重ねて半導体プロセスにより金属パ
タン等を形成する事が不可能である。この為、従来の構
造においては、ＩＴＯ薄膜とドレイン領域７の面接触部
の上に重ねて金属パタンからなる遮光膜を被覆する事が
できないので完全な遮光効果を得る事ができなかった。

第４図は画素電極構造のさらに別の例を示す模式的断面
図である。簡単の為に、画素電極の一部分のみを取り出
して示しである。図示する様に、画素電極１２はサイド
ウオール型に形成されたシリコン多結晶の線状パタン１
２ｒから構成されている。

二の線状パタン１２ｒは、石英ガラス板２の上に形成さ
れたフィールド酸化膜４を異方性エツチングにより処理
して得られた線状凸部の側面に形成されている。このサ
イドウオール構造は、例えば凹凸の形成されたフィール
ド酸化膜４の上に全面的にシリコン多結晶薄膜を堆積し
た後、その全面に対して異方性イオンエツチングを行な
う事により得られる。即ち、フィールド酸化膜４の凸部
表面が露出した段階で異方性イオンエツチングを停止す
れば、エツチング残清か線状凸部の側壁に残されサイド
ウオール構造が得られる。なお、図示しないがシリコン
多結晶の線状パタンは互いに共通に結線されておりスイ
ッチ素子のドレイン領域に電気的に接続されている。こ
の様な構造にすると、画素電極１２の領域内において光
学的に不透明なシリコン多結晶によって被覆されていな
い部分が多く残される事となり、画素電極全体の透過率
が向上する。又、サイドウオール型に形成されたシリコ
ン多結晶の線状パタン１２ｆの肉厚を例えば０，２節程
度とする事ができ、極めて微細な画素電極を形成できる
。

次に第５図を参照して第１図に示す単結晶薄膜半導体装
置を用いて組み立てられたアクティブマトリックス型の
液晶光弁装置の構造及び動作を説明する。図示する様に
、光弁装置は複合基板１と、複合基板に対向配置された
対向基板１３と、側基板の間に配置された電気光学物質
層即ち液晶層１４等から構成されている。複合基板１に
は画素を規定する画素電極１２の群と、所定の画像信号
に応じて画素電極１２を励起する為の駆動回路とが形成
されている。前述した様に、個々の画素電極１２は所定
の形状にパタニングされたシリコン多結晶゛薄膜からな
り、駆動回路はシリコン単結晶薄膜に形成される。

複合基板１は石英ガラス板２と単結晶シリコン薄膜層３
とからなる二層構造を有する。石英ガラス板２の裏面側
には偏光板１５が接着されているとともに、甲結晶シリ
コン薄膜層３の表面には配向膜１６が形成されている。

前述した様に、駆動回路は単結晶シリコン薄膜層３に集
積的に形成されている。この集積回路はマトリックス状
に配置された複数のスイッチ素子５を含んでいる。個々
のスイッチ素子５は絶縁ゲート電界効果トランジスタか
らなる。このトランジスタのドレイン領域は対応する画
素電極１２に接続されており、同じくゲート電極は走査
線１７に接続されており、同じ（ソース領域は金属パタ
ン１１すなわち信号線１１に接続されている。集積回路
はさらにＸドライバ１８を含み列状の信号線１１に接続
されている。さらに、Ｙドライバ１９を含み行状の走査
線１７に接続されでいる。

一方、対向基板１３はガラス板２０と、ガラス板２０の
外側面に接着された偏光板２１と、ガラス板２０の内側
面に形成された共通電極２２とから構成されている。こ
の共通電極２２の表面は液晶配向膜２３によって被覆さ
れている。所定の間隙を介して対向配置された複合基板
１と対向基板１３との間には前述した様に液晶層１４が
充填封入されている。この液晶層１４はネマチック液晶
からなり一対の配向膜ｌＢ及び２３によって液晶分子は
いわゆるツイスト配向されている。

次に第５図に示す液晶光弁装置の動作を簡潔に説明する
。個々のトランジスタスイッチ素子５のゲート電極は対
応する走査線１７に接続されており、Ｙドライバ１９に
よって走査信号が印加され線順次で個々のトランジスタ
スイッチ素子５の導通及び遮断を制御する。Ｘドライバ
１８から出力される画像信号は信号線１１を介して導通
状態にある選択されたトランジスタスイッチ素子５に印
加される。

印加された画像信号は対応する画素電極１２に伝えられ
、画素信号の大きさに応じた電荷量が給電蓄積される。

この給電された電荷量に応じて、画素電極１２と共通電
極２３との間に存在する液晶層１４の部分に局部的に電
圧が印加される。この電圧の大きさによって液晶層１４
の分子配向状態が変化し入射光に対して光弁機能を奏す
る。一方、非選択時においてはトランジスタスイッチ素
子５は非導通状態となり画素電極１２に書き込まれた画
像信号を電荷として維持する。なお液晶層１４は比抵抗
が高く通常は容量性として動作する。

トランジスタスイッチ素子５のスイッチング性能を表わ
す為にオン／オフ電流比が用いられる。

液晶動作に必要な電流比は書き込み時間と保持時間から
簡単に求められる。例えば画像信号がテレビジョン信号
である場合には、１走査線期間の約６０μｓｅｃの間に
画像信号の９０％以上を書き込まねばならない。一方、
１フイ一ルド期間である約１８１ｓｅｅで電荷の９０％
以上を保持しなければならない。

その結果、電流比は５桁以上必要となる。この時、トラ
ンジスタスイッチ素子は電荷移動度が極めて高い単結晶
シリコン薄膜層３に形成されているのでオン／オフ比は
６桁以上を確保できる。従って、極めて高速な信号応答
性を有するアクティブマトリックス型゛の液晶光弁装置
を得る事ができる。又、シリコン単結晶薄膜の高移動度
特性を利用して、同時に周辺回路例えばＸドライバエ８
やＹドライバ１９を共通のシリコン単結晶薄膜に形成す
る事が可能となる。

次に第６図（Ａ）ないし第６図（Ｆ）を参照して第１図
に示す光弁基板用単結晶薄膜半導体装置の製造方法を詳
細に説明する。先ず第６図（Ａ）に示す工程において、
石英ガラス板３１と単結晶シリコン板３２とが用意され
る。単結晶シリコン板３２はＬＳＩ製造に用いられる高
品質のシリコンウェハを用いる事が好ましく、その結晶
方位は＜１００＞０．０±１．０の範囲の一様性を有し
、その単結晶格子欠陥密度は５００個／　ｃｄ以下であ
る。用意された石英ガラス板３１の表面及び単結晶シリ
コン板３２の裏面を先ず精密に平滑仕上げする。続いて
、平滑仕上げされた両面を重ね合わせ加熱する事により
側基板を熱圧着する。この熱圧着処理により、側基板３
１及び３２は互いに強固に固着１される。

続いて、第６図（Ｂ）に示す工程において、単結晶シリ
コン板あるいはシリコンウェハの表面を研摩する。この
結果、石英ガラス板３Ｉの表面には所望の厚さまで研摩
された単結晶シリコン薄膜３３が形成される。この様に
して、石英ガラス板３１とシリコン単結晶薄膜３３とか
らなる二層構造を有する複合基板が得られる。なお、シ
リコンウェハ３２を薄膜化する為に研摩処理に代えてエ
ツチング処理を用いても良い。この様にして得られた単
結晶シリコン薄膜３３はシリコンウェハ３２の品質が実
質的にそのまま保存されるので、結晶方位の一様性や格
子欠陥密度に関して極めて優れた半導体装置材料を得る
事ができる。

ところで従来からかかる二層構造を有する種々のタイプ
の半導体装置材料が知られている。

いわゆるＳＯＩ基板と呼ばれているものである。

ＳＯＩ基板は例えば絶縁物質からなる担体表面に化学気
相成長法等を用いて多結晶シリコン薄膜を堆積させた後
、レーザビーム照射等により加熱処理を施こし多結晶膜
を再結晶化して単結晶構造に転換して得られていた。し
かしながら、一般に多結晶の再結晶化により得られた単
結晶は必ずしも−様な結晶方位を有しておらず又格子欠
陥密度が大きかった。これらの理由により、従来の方法
により製造されたＳＯＩ基板に対してシリコンウェハと
同様に微細化技術あるいはＬＳＩ製造技術を活用する事
は事実上困難であった。この点に鑑み、本発明は半導体
製造プロセスで一般に用いられているシリコンウェハと
同程度の結晶方位の一様性及び低密度の格子欠陥を有す
るシリコン毘結晶薄膜を用いてスイッチ素子群その他の
周辺回路を互オーダあるいはサブ即オーダて微細且つ高
密度に集積形成している。

続いて、第６図（Ｃ）に示す工程において、シリコン単
結晶薄膜３３の選択的熱酸化処理が行なわれ、フィール
ド酸化膜３４か形成される。選択的熱酸化はシリコン単
結晶薄膜３３の全厚に対して行なわれるので得られたフ
ィールド酸化膜３４は光学的に透明である。フィールド
酸化膜３４によって囲まれた部分に残されたシリコン単
結晶薄膜３３は素子領域を構成する。

さらに第６図（Ｄ）に示す工程において、素子領域に存
在するシリコン単結晶薄膜３３の表面を熱酸化処理し極
めて薄く且つ緻密なケート絶縁膜３５を形成する。続い
て、基板全面に化学気相成長法等を用いてシリコン多結
晶膜を堆積した後、フォトリングラフィ及びエツチング
を行ない所定の形状を有するゲート電極３６を形成する
。

次に第６図（Ｅ）に示す工程において、不純物例えば砒
素の導入を行ないシリコン単結晶薄膜３３の表面に一対
の不純物領域を形成する。例えば、ゲート絶縁膜３５を
介してゲート電極３Ｂをマスクに用いて不純物のイオン
注入を行ないソース領域３７とドレイン領域３８を形成
する。この結果、両頭域の間でゲート電極３６の下方に
トランジスタチャネル形成領域が設けられ、素子領域に
絶縁ゲート電界効果トランジスタからなるスイッチ素子
３９が設けられる。この後、化学気相成長法を用いてシ
リコン酸化膜を堆積し層間絶縁膜４０を設ける。

最後に第６図（Ｆ）に示す工程において、ドレイン領域
３８の上面に存在するゲート絶縁膜３５を除去してドレ
イン領域３８の一部を露出させるとともに、層間絶縁膜
４０にコンタクトホールを開口しソース領域３７の表面
の一部も露出させる。この状態で、シリコン多結晶膜を
化学気相成長法により全面堆積させる。続いて、フォト
リソグラフィ及びエツチングを用いて堆積されたシリコ
ン多結晶薄膜のパタニングを行ない画素電極４１及び配
線パタン４２を同時に形成する。あるいは、画素電極４
１をシリコン多結晶薄膜で構成する一方、配線パタン４
２は他の材料例えばアルミニウムを真空蒸着により堆積
した後パタニングして形成しても良い。

以上の点から明らかな様に、光弁基板用単結晶薄膜半導
体装置は最終工程に至るまで完全に一貫した半導体プロ
セスにより製造する事ができる。

特に、スイッチ素子をシリコン単結晶薄膜に集積形成す
るとともに画素電極を多結晶シリコン膜を用いて構成し
た事により、ＬＳＩ製造技術を直接活用して微細且つ高
精度のスイッチ素子群及び画素電極群を同時的に形成す
る事か可能である。

シリコン多結晶薄膜を画素電極として用いた場合には透
過型の光弁装置を構成する為に、シリコン多結晶薄膜の
膜厚を実質的に透明状態を呈するまでに小さくする必要
がある。一方、画素電極の抵抗値は液晶に印加される電
圧の降下を防ぐ為になるべく小さくする必要がある。こ
の為に、画素電極を構成するシリコン多結晶膜に対して
不純物が高濃度に導入される。極めて薄いシリコン多結
晶薄膜に対して、不純物を高濃度で導入する為に、分子
層ドーピングと呼ばれる方法が有効である。以下、第７
図く＾）ないし第７図（Ｃ）を参照して分子層ドーピン
グ方法を簡潔に説明する。先ず、第７図（Ａ）に示す工
程において、第６図（Ｐ）に示す半導体装置か用意され
る。第７図（Ａ）は第６図（Ｆ）の一部分を示し石英ガ
ラス板３１、フィールド酸化膜３４及びシリコン多結晶
薄膜からなる画素電極４１の積層構造のみが示されてい
る。この画素電極４１に対して前述した分子層ドーピン
グを行なうものである。さて、分子層ドーピングを行な
う為に先ず画素電極４１を構成するシリコン多結晶薄膜
の表面を清浄化する。半導体装置をバックグラウンド圧
力゛がｌＸ１Ｏ’Ｐａ以下の真空チャンバの中央部にセ
ットする。基板温度を例えば８５０℃に保持して水素ガ
スを一定時間導入する。導入される水素ガスの量は例え
ばチャンバ内部の圧力が１．３Ｘ１０−２Ｐａとなる様
に設定される。これによって画素電極４１の表面に被覆
されていた自然酸化膜か除去され、化学的に活性なシリ
コン多結晶表面が露出する。

次に第７図（Ｂ）に示す工程において、活性化された画
素電極４１の表面に不純物例えばボロンの吸着層４２を
形成する。即ち、画素電極表面の清浄化が完了した後、
水素ガスの導入を停止し基板温度を例えば８２５℃に設
定する。この設定温度に到達して安定した後、画素電極
４１の表面にボロンを含む化合物ガスであるジボランを
一定時間供給する。

ジボランの供給量は例えばチャンバの内部圧力が１．３
Ｘ１０’Ｐａとなる様に設定する。この結果、活性化さ
れた画素電極４１の表面でジボランガスは分解され分解
生成物であるボロンか画素電極の表面に化学吸着される
。この結果、ボロン吸着層４２が形成される。

最後に第７図（Ｃ）に示す工程において、ボロン吸着層
４２を拡散源とする固相拡散が行なわれ不純物ボロンが
画素電極４Ｉを構成する多結晶シリコン薄膜に導入され
る。即ち、ボロン吸着層４２が形成された後ジボランガ
スの導入を停止し、真空中で基板のアニールを行なう。

この結果、ボロン吸着層４２を拡散源とした固相拡散と
同時に不純物ボロンの活性化が行なわれる。不純物の拡
散量及び活性化の度合によって画素電極４１の電気抵抗
率が制御される。この方法においては、ボロンの吸着量
及びアニール条件例えば温度や時間等を調節する事によ
って、所望の不純物濃度を有するシリコン多結晶薄膜を
形成する事ができる。

以上に説明した例においては、シリコン多結晶薄膜に対
するＰ型不純物の導入の為のドーピングガスとしてジボ
ランが用いられた。しかしながら、これに限られるもの
ではなくトリメチルガリウムや三塩化硼素等に代表され
る■族元素の化合物気体も有効である事はいうまでもな
い。又、シリコン多結晶薄膜に対するＮ型のドーピング
ガスとしては、アルシン、三塩化燐、五塩化アンチモン
、ホスフィン等が利用できる。分子層ドーピングの技術
を用いる事によって、極めて薄いシリコン多結晶薄膜か
らなる画素電極に対して、極めて高濃度に不純物をドー
ピングする事ができそつ抵抗値を十分に下げる事が可能
となる。

最後に第８図（Ａ）ないし第８図（Ｄ）を参照して、シ
リサイド化された多結晶シリコン薄膜で構成された画素
電極の製造方法を説明する。いわゆる高融点金属とシリ
コンの化合物であるシリサイドはシリコンに比べて透過
率が大きいので画素電極として好適である。又、高温プ
ロセスを適用できるのでＬＳＩ製造技術との整合性もあ
る。最初に、第８図（＾）に示す工程において、多結晶
シリコン薄膜からなる画素電極の形成された複合基板が
用意される。図示する様に、この複合基板は石英ガラス
板３１の上にフィールド酸化膜３４が重ねられ、その上
にポリシリコンからなる画素電極４１がさらに重ねられ
た構造を有している。換言すると、第８図（Ａ）に示す
構造は、第６図（Ｐ）に示す構造の一部分を取り出して
示したものである。好ましくは、画素電極４１の表面に
存在する活性膜あるいは自然酸化膜を除去しておく。

次に第８図（Ｂ）に示す工程において、真空蒸着法ある
いはスパッタ法を用いて、ポリシリコンからなる画素電
極４１の表面に高融点金属膜４３を堆積する。高融点金
属材料としてはクロム、アルミニラム、モリブデン、チ
タン、タングステン等から選択する事かできる。

続いて第８図（Ｃ）に示す工程において、基板全体の高
温加熱処理を行ない高融点金属とシリコンの反応を起こ
させシリサイドを生成する。換言すると、金属膜４３に
含まれる金属が熱拡散によりポリシリコン膜に導入され
化学反応を起こし、ポリシリコンはシリサイドに転換さ
れる。

最後に第８図（Ｄ）に示す工程において、残された金属
膜４３をスパッタリング等により除去しシリサイドから
なる画素電極４１を露出させる。この結果、画素電極４
１の透過率が向上するとともに、その導電率も改善され
る。画素電極４１を構成するシリサイドは極めて耐熱性
に優れており、仮にその後複合基板に対して半導体プロ
セスが行なわれたとしてもその特性が変化する事かない
。

〔発明の効果〕

上述した様に、本発明によれば絶縁性基板の上に形成さ
れた高品質の半導体単結晶薄膜に対して半導体微細化技
術あるいはＬＳＩ製造技術を用いてスイッチ素子群や周
辺回路を集積的に形成したので、極めて微細且つ高密度
の光弁基板用半導体装置集積回路チップを青る事かでき
るという効果かある。スイッチ素子群は例えば半導体単
結晶薄膜に形成された絶縁ゲート電界効果トランジスタ
から構成する事かできるのでスインチング性能に優れて
おり高速応答性の光弁装置を得る事かできるという効果
かある。又、画素電極群は半導体多結晶薄膜から構成さ
れているので、スイッチ素子群と同様に半導体プロセス
か適用でき極めて微細且つ高精細の画素を形成する事が
できるという効果がある。スイッチ素子群を半導体単結
晶薄膜に形成し且つ画素電極群を半導体多結晶薄膜で構
成したので最終工程に至るまで半導体プロセスを一貫し
て適用する事かできスループットが著しく向上するとい
う効果がある。加えて、画素電極を構成する半導体多結
晶薄膜は密着性に優れており且つ素子分離用のフィール
ド酸化膜の上に堆積する事かできるので、素子の微細化
に伴う基板表面の凹凸が顕著になっても段切れといった
配線欠陥か生しないという効果がある。

【図面の簡単な説明】

第１図は光弁基板用単結晶薄膜半導体装置の典形例を示
す模式的断面図、第２図（Ａ）は光弁基板用単結晶薄膜
半導体装置に含まれる画素電極の構造の一変形例を示す
模式的平面図、第２図（Ｂ）は第２図（Ａ）に示す構造
を有する画素電極を用いた光弁基板用単結晶薄膜半導体
装置の構造を示す模式的断面図、第３図は光弁基板用単
結晶薄膜半導体装置の他の例を示す模式的断面図、第４
図は光弁基板用単結晶薄膜半導体装置に用いられる画素
電極の他の変形例を示す模式的部分断面図、第５図は第
１図に示す光弁基板用単結晶薄膜半導体装置を用いて組
み立てられたアクティブマトリックス型液晶光弁装置の
構造を示す模式的分解斜視図、第６図（Ａ）ないし第６
図（Ｆ）は第１図に示ず光弁基板用単結晶薄膜半導体装
置の製造方法を示す工程図、第７図（Ａ）ないし第７図
（Ｃ）は多結晶シリコン薄膜からなる画素電極に対して
不純物拡散を行なう方法を示す製造工程図、及び第８図
（Ａ）ないし第８図（Ｄ）はシリサイドからなる画素電
極の形成方法を示す工程図である。 ユ・・複合基板　　　　　　２・・石英ガラス板３・・
シリコン単結晶薄膜

Claims (1)

1. 【特許請求の範囲】 １、電気絶縁性の基板と、 該基板表面に配置された半導体単結晶薄膜と、該基板上
   に配置され少くとも半導体多結晶を構成要素とする画素
   電極群と、 該半導体単結晶薄膜に集積的に形成されており対応する
   画素電極に対して選択給電を行なう為のスイッチ素子群
   とからなる光弁基板用半導体装置。 ２、該半導体単結晶薄膜は、基板表面に接着された研摩
   半導体単結晶薄膜からなる請求項１に記載の光弁基板用
   半導体装置。 ３、各画素電極は、半導体多結晶薄膜からなる請求項１
   に記載の光弁基板用半導体装置。４、該半導体単結晶薄
   膜は、不純物吸着層を拡散源とする固相拡散により不純
   物が導入されたポリシリコン薄膜である請求項３に記載
   の光弁基板用半導体装置。 ５、該半導体多結晶薄膜は、高融点金属と化合しシリサ
   イド化されたポリシリコン薄膜である請求項３に記載の
   光弁基板用半導体装置。 ６、各画素電極は、窓部を有する半導体多結晶薄膜と、
   該窓部を覆う透明導電薄膜とからなる二層構造を有する
   請求項１に記載の光弁基板用半導体装置。 ７、各画素電極は、サイドウォール型に形成された半導
   体多結晶の線状パタンからなる請求項１に記載の光弁基
   板用半導体装置。 ８、各画素電極は、画素を規定する透明導電薄膜と、該
   透明導電薄膜と対応するスイッチ素子とを電気的に接続
   する為の半導体多結晶薄膜端子とからなる請求項１に記
   載の光弁基板用半導体装置。 ９、基板表面には各スイッチ素子を囲む様にフィールド
   酸化膜が形成されているとともに、各画素電極はフィー
   ルド酸化膜の傾斜端部を通って対応するスイッチ素子に
   電気接続している請求項１に記載の光弁基板用半導体装
   置。