JPH04115230A - 光弁用半導体基板装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ｃ産業上の利用分野〕 本発明は直視型表示装置や投影型表示装置等に用いられ
る平板型光弁装置に関する。より詳しくは、平板型光弁
装置の基板として用いられ、基板担体に積層された半導
体薄膜の上に画素電極や駆動回路が形成された半導体基
板集積回路装置に関する。光弁装置としては例えばアク
ティブマトリクス装置か代表的である。

〔従来の技術〕

アクティブマトリクス装置の原理は単純であり、各画素
にスイッチ素子を設け、特定の画素を選択する場合には
対応するスイッチ素子を導通させ、非選択時においては
スイッチ素子を非導通状態にしておくものである。この
スイッチ素子及びスイッチ素子を駆動する為の回路は液
晶パネルを構成するガラス基板上に形成されている。従
ってスイッチ素子及び回路素子の薄膜化技術が重要であ
る。これら素子として通常絶縁ゲート電界効果型薄膜ト
ランジスタが用いられる。

従来、アクティブマトリクス装置においては薄膜トラン
ジスタはガラス基板上に堆積された非晶質シリコン薄膜
あるいは多結晶シリコン薄膜の表面に形成されていた。

これら非晶質シリコン薄膜及び多結晶シリコン薄膜は真
空蒸着法や化学気相成長法を用いてガラス基板上に容易
に堆積できるので比較的大画面のアクティブマトリクス
装置を製造するのに適している。

〔発明が解決しようとする課題〕

従来の非晶質シリコン薄膜あるいは多結晶シリコン薄膜
を用いたアクティブマトリクス装置は比較的大面積の画
像面を必要とする直視型表示装置に適している一方、装
置の微細化、高速動作化及び画素の高密度化には必ずし
も適していない。即ち、短結晶でない為に電流駆動能力
が一桁以上小さい為に動作速度が遅い。又、従来の非晶
質あるいは多結晶シリコン薄膜を用いた場合には、微細
半導体加工技術を直接用いる事ができず、サブミクロン
のオーダーのスイッチ素子や周辺回路素子を集積形成す
る事ができない。例えば、非晶質シｌコン薄膜の場合に
はその成膜温度か３００℃程度である為、微細化技術に
必要な高温処理を実施する事かできない。又、多結晶シ
リコン薄膜の場合には結晶粒子の大きさが敷部程度であ
る為、必然的に薄膜素子の微細化が制限される。又、多
結晶シリコン薄膜の成膜’Ｉ？Ａ度は８００℃程度であ
り、１０００℃以上の高温処理を要する微細化技術を十
分に利用する事は困難である。以上に述べた様に、従来
の非晶質又は多結晶シリコン薄膜を用いたアクティブマ
トリクス装置においては、通常の半導体集積回路装置と
同程度の集積密度及び小さなチップ寸法を実現する事が
困難であるという問題点かあった。

上述した従来の技術の問題点に鑑み、本発明は微細化さ
れたアクティブマトリクス液晶装置等の平板型光弁装置
の基板として利用可能な半導体集積回路装置を同時に提
供する事を一般的な目的とする。この一般的な目的を達
成する為に、本発明においては電気絶縁性の透明担体層
とその上に形成された半導体ｊｌ結晶薄膜層からなる二
相構造を有する半導体基板を用いて薄膜トランジスタ等
の薄膜素子を形成する様にした。

ところで、一般に光弁装置用半導体基板は画素電極群や
各画素電極に対して選択給電する為のスイッチ素子群等
か形成される光透過区域と、該スイッチ素子群を駆動す
る為の回路素子群を含む周辺回路か形成される光非透過
区域とを存している。

各々の区域において、スイッチ素子群及び回路素子群は
素子分離領域によって個々に電気的分離がなされている
。ところで、光非透過区域においては、その光透過率を
高くする為に素子分離領域に対しても十分な光透過率が
要求される一方その寸法精度については比較的余裕があ
る。これに対して、非透過区域においては、周辺回路を
構成するトランジスタ等の回路素子群を高密度で集積す
る為、素子分離領域は微細且つ高精度の寸法形状制御が
要求される一方、入射光を透過する必要がないのでむし
ろ光学的に不透明であるほうが好ましい。かかる点に鑑
み、本発明は光透過区域及び非透過区域に対して異なっ
た寸法形状精度及び異なった光学的特性を有する素子分
離領域を形成し光弁用半導体集積回路装置全体としての
性能を向上させる事を特徴的な目的とする。

〔問題点を解決する為の手段〕

上述した本発明の一般的目的及び特徴的目的を達成する
為に、本発明にかかる光弁用半導体基板装置は、光弁と
しての光変調機能を有する光透過区域と該光透過区域を
電気的に制御する為の光非透過区域とが隣接して設定さ
れた半導体基板を利用する。透過区域にはマトリクス的
に光変調を行なう為の画素電極群及び各画素電極に対し
て選択給電する為のスイッチ素子群が形成されている。

一方非透過区域には、スイッチ素子群を駆動する為の回
路素子群を含む周辺回路が形成されている。

本発明の特徴事項として、用いられる半導体基板は透明
担体層と半導体単結晶薄膜層からなる二相構造を有する
。そして、スイッチ素子群及び周辺回路素子群は該半導
体単結晶薄膜層に高密度高精細で集積的に形成されてい
る。加えて、半導体単結晶薄膜層の透過区域において、
個々のスイッチ素子は光学的に透明な分離領域によって
電気的に素子分離されているとともに、非透過区域にお
いて各周辺回路素子は光学的に非透明な分離領域によっ
て電気的に素子分離されている。

本発明の一態様においては、非透明分離領域は半導体単
結晶薄膜層表面部分の限定的選択熱酸化により得られた
比較的薄い膜厚を有する分厚フィールド酸化膜から構成
される。一方、透明分離領域は、半導体単結晶薄膜層全
厚の全面選択熱酸化により得られた比較的厚みが大きい
全厚フィールド酸化膜から構成されている。

本発明の他の態様によれば、透明分離領域は半導体単結
晶薄膜層全厚の選択的エツチングにより形成された分離
溝から構成されているとともに、非透明分離領域は第一
の態様と同様に分厚フィールド酸化膜から構成されてい
る。

次に、上述した光弁用半導体集積回路基板装置を製造す
る為の典型的な方法を説明する。先ず、透明担体層に超
ＬＳＩ製造に用いられるシリコンウェハ等の半導体単結
晶板を接着する。この半導体重結晶板を機械化学研Ｉｌ
シて半導体単結晶薄膜層を形成する。次に、非透過区域
において半導体単結晶薄膜層表面に透明分離領域を形成
しこれに囲まれた素子領域を規定する。同時に、光非透
過区域において半導体単結晶薄膜層表面の非透過区域に
非透明分離領域を形成しこれに囲まれた素子領域を、規
定する。続いて、該透過区域の素子領域以外の部分に画
素電極を形成するとともに素子領域に画素選択用のスイ
ッチ素子を形成する。同時に、非透過区域の素子領域に
該スイッチ素子を駆動する為の回路素子を形成する。

〔作　　用〕

上述した様に、本発明によれば少くとも一部絶縁性の透
明担体層及びその上に形成された半導体単結晶薄膜層と
からなる二相構造を有する基板を用いており、且つ該半
導体単結晶薄膜層は超ＬＳＩ製造に用いられるシリコン
ウェハと同一の品質を有している。従って、かがる半導
体単結晶薄膜層に超微細化技術を駆使して画素選択用の
スイッチ素子やスイッチ素子駆動用の周辺回路素子を容
易に集積的に形成する事かできる。この結果得られる集
積回路チップは極めて高い画素密度及び素子集積密度を
合しており超小型高速高精細のアクティブマトリクス液
晶装置を構成する事ができる。

特に、透過区域において、個々のスイッチ素子は透明分
離領域によって電気的に素子分離されているので透過区
域の光透過率を十分に確保する事かできる。一方、非透
過区域においては光透過機能を要求されないので各回路
素子は非透明分離領域によって素子分離されている。非
透明分離領域は、半導体単結晶薄膜層表面部分の限定的
選択熱酸化により得られた分厚フィールド酸化膜から構
成される。分厚フィールド酸化膜はその膜厚が比較的小
さいのでバーズビークの寸法も小さく素子領域の実効面
積を有効に確保する事ができる。

方、透明分離領域を、半導体単結晶薄膜層全厚の選択熱
酸化により得られた全厚フィールド酸化膜で構成する事
により、半導体単結晶薄膜層を完全に透明化する。全厚
フィールド酸化膜の膜厚は大きい為、バーズビークの寸
法も必然的に大きくなるか、スイッチ素子領域の寸法精
度は回路素子領域に比べて厳しく無いので問題がない。

あるいは、透明分離領域を、半導体単結晶薄膜層全厚の
選択的エツチングにより形成された分離溝で構成する事
により、完全に透明にできる。一般にエツチング精度は
選択的熱酸化精度よりも劣るが、その−方でエツチング
速度は選択的熱酸化速度よりも遥かに速いので製造効率
の向上に適している。

〔実　施　例〕

以下図面を参照して本発明の好適な実施例を詳細に説明
する。第１図は本発明にかかる光弁用半導体集積基板装
置の典型的な態様を示す模式的部分断面図である。図示
する様に、本装置は電気絶縁性の透明担体層１とその上
に積層された半導体単結晶薄膜層２とからなる少くとも
二相構造を有する複合基板を利用している。この二相構
造は、接着により形成している為に、単結晶薄膜層２の
結晶性は、ＬＳＩに用いられている基板と同じにできる
。透明担体層１は例えば石英からなり半導体単結晶薄膜
層２は例えばシリコン単結晶から構成される。図示する
様に、複合基板は右十分の光透過区域と左半分の先非透
過区域とに区分されている。光透過区域には画素電極群
とスイッチ素子群かマトリクス状に形成されているが、
第１図においては簡単の為に１個の透明画素電極３及び
対応する１個のスイッチ素子４が示されている。スイッ
チ素子４は一般に絶縁ゲート電界効果型トランジスタか
らなり、半導体単結晶薄膜層２の表面部に形成された一
対のソース領域Ｓ及びドレイン領域りとゲート絶縁膜５
を介して積層されたゲート電極Ｇとから構成されている
。透明画素電極３はゲート絶縁膜５に形成されたコンタ
クトホールを介してソース領域Ｓと電気的に接続されて
いる。一方、光非透過区域には、複数の回路素子から構
成される駆動回路等を含む周辺回路が形成されている。

図においては、簡単の為１個の回路素子６が示されてい
る。この回路素子６も通常絶縁ゲート電界効果型トラン
ジスタから構成される装 光透過区域においては、個々のスイッチ素子４を電気的
に分離する為に、透明力Ｍ　６Ｊｊ域７が形成されてい
る。第１図に示す例では、この透明分離領域７は半導体
単結晶薄膜層２の全厚を選択的熱酸化して得られた全厚
フィールド酸化膜から構成されている。一般に、シリコ
ン単結晶層を全て熱酸化により二酸化シリコン層に転換
するとその層厚はおよそ２倍となる。二酸化シリコンか
らなるフィールド酸化膜は光学的に透明である。この透
明な分離領域７の上に透明画素電極３が重ねられている
ので、全体として光透過区域においては透明画素電極３
を通過する入射光は透過可能であり優れた光弁機能を奏
する事ができる。なお、半導体単結晶薄膜層２の全厚熱
酸化を行なうと、バーズビークの寸法も大きくなり、ス
イッチ素子４を形成する為の素子領域の有効面積が小さ
くなってしまう。しかしながら、スイッチ素子４に対し
ては回路素子６に比べて厳しい集積密度あるいは寸法精
度を要求されないので問題は生じない。他方、光非透過
区域においては、個々の回路素子６は非透明分離領域８
によって電気的に分離されている。

この例においては、非透明分離領域８は半導体単結晶薄
膜層２の表面部分の限定的選択熱酸化により得られた分
厚フィールド酸化膜から構成されている。図から明らか
な様に、分厚フィールド酸化膜は全厚フィールド酸化膜
に比べてその膜厚か小さい。従って、バーズビークの寸
法も小さくする事ができ、回路素子６を形成する素子領
域の実効面積を有効に設定できるので超高密度集積を可
能とする。ところで、分厚フィールド酸化膜の下方には
熱酸化されずに残された半導体単結晶薄膜層２か部分的
に残されている。この単結晶層は光学的に不透明であり
入射光を遮断してしまう。しかしなから、非透過区域に
入射される光は光弁作用に関係しないので全く問題とな
らない。

次に第２図を参照して、第１図に示す半導体基板装置を
用いて液晶アクティブマトリクス型の光弁を構成した典
型例を説明する。図示する様に、液晶アクティブマトリ
クス型光弁は、半導体基板装置と、該半導体基板装置に
対向配置された対向基板つと、半導体基板装置と対向基
板９の間に充填された液晶からなる電気光学物質層１０
とから構成されている。前述した様に、半導体基板装置
の表面には画素を規定する画素電極３のマトリクス群と
、所定の信号に応じて個々の画素電極３を選択的に給電
する為のスイッチ素子４の群が形成されている。

半導体基板装置は前述した様に、石英ガラスからなる担
体層１と単結晶シリコン半導体薄膜層２とからなる複合
基板を利用している。石英ガラス担体層１の裏面側には
偏光板１１が接着されている。個々のスイッチ素子４は
絶縁ゲート電界効果型トランジスタからなり、そのソー
ス領域は対応する画素電極３に接続されており、同じく
ゲート電極は走査線１２に接続されており、同じくドレ
イン領域は信号線１３に接続されている。以上に説明し
た複数のスイッチ素子４及び画素電極３がマトリクス状
に形成されている部分が光透過区域を規定し、入射光線
に対して光弁作用を行なう。

複合基板の上部表面にはＸドライバ１４が形成されてお
り、列状の信号線１３に接続されている。さらに、ｈｊ
Ａ基板の左側表面にはＹドライバ１５が形成されており
、行状の走査線１２に接続されている。

これらＸドライバ１４及びＹドライバ１５は、第１図に
示す回路素子６を多数包含しており、光非透過区域を規
定している。実際には、回路素子６は相互に連結されて
、シフトレジスタやレベルシフタを構成し、個々のスイ
ッチ素子４を線順次で駆動する。

対向基板９はガラス担体１６と、ガラス担体１６の外側
面に接着された偏光板１７と、ガラス担体１６の内側面
に形成された対向電極１８とから構成されている。加え
て、液晶層ＩＯと接する一対の基板の内表面には各々液
晶配向層１９及び２０が形成されている。

次に、第２図に示す光弁の動作を簡潔に説明する。個々
のスイッチ素子４を構成するトランジスタのゲート電極
は走査線１２に接続されており、Ｙドライバ１５によっ
て走査信号が印加され線順次で個々のスイッチ素子４の
導通及び遮断を制御する。

Ｘドライバ１４から出力される画像信号は信号線１３を
介して導通状態にある選択されたスイッチ素子４に印加
される。印加された画像信号は対応する画素電極３に給
電され、画素電極を励起し液晶層１０に作用してその透
過率を実質的に１００％とする。

一方、非選択時においてはスイッチ素子４は非導通状態
となり画素電極に書き込まれた画像信号を電荷として維
持する。なお液晶層１０は比抵抗が高く通常は容量性と
して動作する。これらスイッチ素子４のスイッチング性
能を表わす為にオン／オフ電流比が用いられる。液晶動
作に必要な電流比は書き込み時間と保持時間から簡単に
求められる。

例えば画像信号がテレビジョン信号である場合には、１
走査線期間の約５０μｓｅｃの間に画像信号の９０％以
上を書き込まねばならない。一方、１フイ一ルド期間で
ある約１６１１１ｓｅｃで電荷の９０％以上を保持しな
ければならない。その結果、電流比は５桁以上必要とな
る。この点に関し、スイッチ素子４は電荷移動度か極め
て高い単結晶シリコン半導体膜薄膜層２の上に形成され
ているのでオン／オフ比は６桁以上を確保できる。従っ
て、極めて高速なｔｇ号応答性を有するアクティブマト
リクス型の光弁装置を得る事かできる。さらに、シリコ
ン単結晶薄膜層２の高移動度特性を利用して、同時にＸ
ドライバ［４やＹドライバ１５を含む周辺回路を超高密
度で同一のシリコン単結晶半導体薄膜上に形成する事か
可能となる。

〔第１実施例〕 以下に、本発明にかかる光弁用半導体基板装置の種々の
好適な実施例について、その製造方法並びに構造を詳細
に説明する。先ず、第３図（Ａ）ないし第３図（Ｇ）を
参照して第１実施例を詳細に説明する。本実施例は第１
図に示す光弁用半導体基板装置の製造方法の例を示す。

先ず第３図（Ａ）に示す工程において、石英ガラス基板
３１と単結晶シリコン半導体基板３２とが用意される。

単結晶シリコン半導体基板３２は超ＬＳＩ製造に用いら
れる高品質のシリコンウェハを用いる事が好ましい。そ
の結晶方位は、例えば、＜　ｔｏｏ　＞　ｏ、ｏ±１．
０の範囲の一様性をａし、その単結晶格子欠陥密度は５
００個／ｃｄ以下である。用意された石英ガラス基板３
Ｉの表面及び単結晶シリコン半導体基板３２の裏面を精
密に平滑仕上げする。続いて、平滑仕上げされた両面を
重ね合わせ加熱する事により両基板を熱圧着する。この
熱圧着処理により、両基板３１及び３２は互いに強固に
固着される。

第３図（Ｂ）に示す工程において、単結晶シリコン半導
体基板３２の表面を研摩する。この結果、石英ガラス基
板３１の表面には所望の厚さまで研摩された単結晶シリ
コン半導体膜層３３か形成される。

石英ガラス基板からなる担体層３Ｉと単結晶シリコン半
導体膜層３３とから構成される二相を有する複合基板が
得られる。なお、単結晶シリコン半導体基板３２を薄膜
化する為に研摩処理に代えてエツチング処理を用いても
良い。この様にして得られた単結晶シリコン半導体膜層
３３はシリコンウェハ３２の品質が実質的にそのまま保
存されているので、結晶方位の一様性や格子欠陥密度に
関して極めて優れた複合基板材料を得る事ができる。

ところで従来からかかる二層構造を有する種々のタイプ
の半導体単結晶Ｆｊｉａｍ板が知られている。

いわゆるＳｏｌ基板と呼ばれているものである。

５０１基板は例えば絶縁物質からなる担体表面に化学気
相成長法等を用いて多結晶シリコン薄膜を堆積させた後
、レーザビーム照射等により加熱処理を施こし多結晶膜
を再結晶化して単結晶構造に転換して得られていた。し
かしながら、一般に多結晶の再結晶化により得られた単
結晶は必ずしも−様な結晶方位を有しておらず又格子欠
陥密度が大きかった。これらの理由により、従来の方法
により製造されたＳＯＩ基板に対してシリコン単結晶ウ
ェハと同様に微細化技術を適用する事が困難であった。

続いて第３図（Ｃ）に示す工程において、シリコン単結
晶薄膜層３３の表面部分のみを選択的に熱酸化し薄いフ
ィールド酸化膜３４を形成する。図において、右半分は
光透過区域を示し左半分は光非透過区域を示す。薄いフ
ィールド酸化膜３４は光非透過区域にのみ形成され回路
素子領域３５を規定する。薄いフィールド酸化膜３４の
下にはシリコン単結晶層３３の一部分か残されており、
全体として非透過性であり非透明分離領域を形成する。

第３図（Ｄ）に示す工程において、透過区域内でシリコ
ン単結晶層３３の全面的な選択熱酸化か行なわれ、厚い
フィールド酸化膜３６か形成される。この厚いフィール
ド酸化膜はシリコン単結晶層３３の全厚を二酸化シリコ
ンに転換して形成される。

従って、厚いフィールド酸化膜３６は実質的に光透過性
であり透明分離領域を形成する。厚いフィールド酸化膜
３Ｂに囲まれた部分にスイ・ソチ素子領域３７が形成さ
れる。以上に説明した例においては、薄いフィールド酸
化膜３４を先に形成し厚いフィールド酸化膜３６を後に
形成した。しかしながら、本発明にかかる製造方法はこ
れに限られるものではなく、２種類のフィールド酸化膜
の形成順序を逆にしても良い。

第３図（Ｅ）に示す工程において、素子領域３５及び３
７の表面に各々ケート酸化膜３８及び３９か同時に形成
される。さらに、このゲート酸化膜の上に所定の形状に
パタニングされたゲート電極Ｇか各々形成される。なお
、ゲート酸化膜３８及び３９は熱酸化処理により形成さ
れる。又、ゲート電極は化学量を目成長法により多結晶
シリコン膜を堆積して形成する。即ち、この堆積された
多結晶シリコン膜を所定形状にパタニングされたレジス
トを用いて選択的にエツチングしゲート酸化膜３８及び
３９の上に多結晶シリコン膜からなるゲート電極Ｇを形
成するのである。

次に第３図（Ｆ）に示す工程において、ゲート電極Ｇを
マスクとしてゲート酸化膜３８及び３９を介して不純物
例えば砒素のイオン注入を行ない、シリコン単結晶層３
３にドレイン領域り及びソース領域Ｓを形成する。この
結果、各素子領域３５及び３７において、ゲート電極Ｇ
の下側であってドレイン領域りとソース領域Ｓの間に不
純物の注入されていないトランジスタチャネル領域が形
成される。この結果、光非透過区域内において、回路素
子領域３５に回路素子を構成する絶縁ゲート電界効果型
トランジスタが形成される。又、光透過区域内において
、スイッチ素子領域３７にスイッチ素子を形成する絶縁
ゲート電界効果型トランジスタか形成される。

最後に第３図（Ｇ）に示す工程において、スイッチ素子
を構成するトランジスタのソース領域Ｓの上にあるゲー
ト酸化膜３９の一部を除去してコンタクトホールを形成
し、この部分を覆う様に透明な画素電極４０を形成する
。画素電極４０はＩＴＯ等から構成されており、透明な
フィールド酸化膜３６の上に重ねられる。この為、画素
電極４０、厚いフィールド酸化膜３６及び石英ガラス基
板３１からなる三相構造は光学的に透明であり透過型の
光弁装置を得る事ができる。これに対して、光非透過区
域内に形成された薄いフィールド酸化膜３４の下には不
透明なシリコン単結晶層３３が部分的に残されている。

図示する様に、薄いフィールド酸化膜３４のバーズビー
クは厚いフィールド酸化膜３６のバーズビークに比べて
その寸法が小さい為バラツキ量も少なく精度良く且つ高
密度で回路素子領域３５を形成する事ができる。最後に
、複合基板の表面全部を覆う様に、ＰＳＧ等からなる保
護膜が被覆される。なお、図示しないかスイッチ素子群
及び回路素子群は所定のパタンに従って相互に電気的に
結線される。

上述した様に、第３図（Ａ）ないしくＧ）に示す製造方
法においては、高品質のシリコン単結晶薄膜層に対して
高温を用いた成膜処理、高解像度のフォトリソエツチン
グ及びイオン注入処理等を施こす事により、ミクロンオ
ーダあるいはサブミクロンオーダのサイズを有する絶縁
ゲート電界効果型トランジスタを集積的に形成する事が
可能である。用いるシリコン単結晶層は極めて高品質で
あるので得られた絶縁ゲート電界効果型トランジスタの
電気特性も優れている。同時に、画素電極も微細化技術
によりミクロンオーダの寸法で形成する事ができるので
高密度且つ微細な構造を有するアクティブマトリクス液
晶装置用半導体集積回路チップ基板を製造する事ができ
る。

〔第２実施例〕 次に第４図（Ａ）ないし第４図（Ｃ）を参照して第２実
施例を詳細に説明する。この実施例は第１実施例をさら
に改良したものであって、透明分離領域を構成する厚い
フィールド酸化膜の周囲に薄いフィールド酸化膜を延設
しスイッチ素子領域寸法のバラツキを小さくしている。

先ず第４図（Ａ）に示す工程において、石英ガラス担体
層４１及びシリコン単結晶層４２からなる複合基板が用
意される。

この複合基板の製造方法は第１実施例と同様である。続
いて、シリコン単結晶層４２の表面部分のみを選択的に
熱酸化して薄いフィールド酸化膜４３を形成する。図に
おいて、左側が光非透過区域を示し、右側が光透過区域
を示す。光非透過区域においては周辺回路素子領域４４
が形成され、光透過区域においてはスイッチ素子領域４
５が形成される。

何れの素子領域も薄いフィールド酸化膜４３によって囲
まれているので、その寸法精度は極めて高い。

薄いフィールド酸化膜４３のエツジ部に存在するバーズ
ビークのバラツキ量が小さいからである。

なお、フィールド酸化膜は所定のバタンに形成されたシ
リコン酸化膜及びシリコン窒化膜の二重層をマスクとし
て単結晶シリコン層４２の熱酸化処理を部分的に行なう
事により得られる。

続いて第４図（Ｂ）に示す工程において、第２の選択熱
酸化処理か行なわれ、厚いフィールド酸化膜４６が形成
される。この厚いフィールド酸化膜４６は光透過領域に
おいてのみ形成され、且つ薄いフィールド酸化膜４３の
上に重ねて形成される。二の結果、図示する様に厚いフ
ィールド酸化膜４６の周辺部には薄いフィールド酸化膜
４３が残されている。この為、スイッチ素子領域４５０
寸法に変化はない。厚いフィールド酸化膜４６は石英担
体層４１の表面に達するまで形成されるので、完全に光
透過性であるとともに、周辺回路素子群とスイッチ素子
群を完全に電気的に分離する事ができる。

最後に第４図（Ｃ）に示す工程において、回路素子領域
４４には、ゲート電極Ｃ１ドレイン領域り及びソース領
域Ｓを有するトランジスタが形成され、スイッチ素子領
域にも同様にゲート電極Ｇ、ドレイン領域り及びソース
領域Ｓを有するトランジスタが形成される。この工程は
第３図（Ｅ）ないし第３図（Ｇ）に示す工程と同様であ
る。スイッチ素子トランジスタのソース領域Ｓには画素
電極４７が電気的に接続される。さらに、複合基板の表
面全体に渡って透明な保護膜４８か被覆される。

〔第３実施例〕 次に第５図（Ａ）ないし第５図（Ｃ）を参照して本発明
の第３実施例を詳細に説明する。本実施例においては、
非透明性Ｍ領域は半導体単結晶層表面部分の限定的選択
熱酸化により得られた薄いフィールド酸化膜から構成さ
れているとともに、透明分離領域は半導体単結晶層全厚
の選択的エツチングにより形成された分離溝から構成さ
れている。先ず、第５図（Ａ）に示す工程において、石
英ガラス板からなる担体層５１とシリコン単結晶薄膜層
５２が積層された構造を有する複合基板が用意される。

この複合基板の製造方法は第３図（Ａ）に示す工程と同
様である。このシリコン単結晶層５２の膜厚は敷部程度
である。その全厚を選択的熱酸化により酸化して厚い透
明フィールド酸化膜を形成する為には高温処理を長時間
行なわなければならない。例えば、２ｕｎのシリコン単
結晶薄膜を全て熱酸化膜に転換する為には、１１００℃
における高温熱処理を２４時間連続して行なわなければ
ならない。

この為、第１実施例及び第２実施例においては製造効率
か比較的低い。そこで、本実施例においては透明分離領
域を厚いフィールド酸化膜に代えてエツチング満て形成
している。

即ち、第５図（Ｂ）に示す工程において、シリコン単結
晶層５２の選択的エツチングが行なわれ分ＭＩ４５３か
形成される。この選択的エツチングは例えば、所定のバ
タンを有するマスクを介してプラズマイオン等を用いた
異方性エツチングにより行なう事ができる。分離溝５３
は図において右側半分の光透過区域内にのみ形成され、
島状のスイッチ素子領域５４が形成される。他方、図に
おいて左半分の光非透過区域には回路素子領域５５が残
される。

最後に゛第５図（Ｃ）に示す工程において、島状の素子
領域５４には、ゲート電極Ｇ１　ドレイン領域り及びソ
ース領域Ｓを有するスイッチトランジスタが形成される
。その形成方法は前述の実施例と同様である。さらに、
スイッチトランジスタのソース領域Ｓに接続して画素電
極５６か形成される。図から明らかな様に、スイッチ素
子領域５４は透明分離溝により囲まれており、前述の実
施例の様に厚いフィールド酸化膜のバーズビークによっ
て囲まれる構造とは異なる。一方、光非透過区域におい
ては、シリコン単結晶層５２に対して薄いフィールド酸
化膜５７か形成され回路素子領域５５か規定される。こ
の回路素子領域に対してゲート電極Ｇ、トレイン領域り
及びソース領域Ｓを有する周辺回路素子トランジスタか
形成される。その形成方法は従前の実施例と同様である
。最後に、ＰＳＧ等の透明材料からなる保護膜５８が被
覆される。この保護膜により分離溝５３は埋め込まれる
。

〔第４実施例〕 次に第６図（Ａ）ないし第６図（Ｃ）を参照して本発明
の第４実施例を詳細に説明する。本実施例は、第５図（
Ａ）ないし第５図（Ｃ）に示す実施例を改良したもので
あって、分離溝に酸化膜層を埋設する事により基板表面
の平坦化を図っている。先ず、第６図（Ａ）に示す工程
において、石英結晶板層６１とノリコン単結晶薄膜層６
２の積層構造からなる複合基板か用意される。このシリ
コン単結晶層６２に対して異方性の選択的エツチングか
行なわれ分離溝６３か形成される。この分離溝は図にお
いて右側に示される光透過区域内にのみ形成され島状の
スイッチ素子領域６４か規定される。

次に第６図（Ｂ）に示す工程においてシリコン酸化膜６
５か素子分離溝６３に充填され、基板表面の平坦化か行
なわれる。このシリコン酸化膜６５の埋め込みは化学気
相成長法等による二酸化シリコンの堆積処理を利用する
事ができる。第３実施例と異なり、本実施例においては
基板表面の平坦化が行なわれている為、後に形成される
配線バタン等の段切れ等を有効に防止する事ができる。

又、表面か平坦であると、光弁装置に組み込んだ場合対
向基板との間の間隙寸法を一定にする事かでき光弁装置
の動作特性を安定化できる。

最後に第６図（Ｃ）に示す工程において、島状のスイッ
チ素子領域６４に対して、絶縁ゲート電界効果型トラン
ジスタが形成される。このスイッチトランジスタのソー
ス領域Ｓには透明画素電極６６か接続されている。透明
画素電極６６は透明な埋め込み酸化膜６５の上に形成さ
れる。一方、図において左半分の光非透過区域内では、
薄いフィールド酸化膜６７か形成され回路素子領域６８
か規定されるとともに、この回路素子領域６８に対して
前述の実施例と同様な方法で絶縁ケート電界効果型トラ
ンジスタからなる周辺回路素子が形成される。

〔第５実施例〕 次に第７図（Ａ）ないし第７図（Ｃ）を参照して本発明
の第５実施例を詳細に説明する。この実施例は第３実施
例をさらに改良したものである。即ち、スイッチトラン
ジスタが形成される島状素子領域の表面の一部分のみに
フィールド酸化膜を形成しトランジスタ素子の動作特性
の安定化を図ったものである。第７図（Ａ）はスイッチ
トランジスタの長手方向りに沿った断面図である。図示
する様に、石英基板７１の表面には島状のスイッチ素子
領域７２が形成されている。このスイッチ素子領域７２
はシリコン単結晶薄膜を選択的エツチングして得られた
ものである。島状素子領域７２の表面及び側面はケート
酸化膜７３により被覆されている。長手方向りに沿って
所定の間隔を介してドレイン領域り及びソース領域Ｓが
形成されている。この一対の不純物拡散領域の間にはチ
ャネル領域が形成される。

即ち、長手方向りはチャネル方向を示している。

チャネル領域の上方には、ケート絶縁膜７３を介してケ
ート電極Ｇか形成されている。

第７図（Ｂ）は同一のスイッチトランジスタを幅方向Ｗ
に沿って切断した断面図である。幅方向Ｗはチャネル領
域の幅方向を示している。図示する様に、チャネル領域
の幅方向両側には各々薄いフィールド酸化膜７４が形成
されている。このフィールド酸化膜７４は素子領域７２
を形成するシリコン単結晶薄膜の表面部のみを部分的に
熱酸化して得られたものである。

第７図（Ｃ）は同一のスイッチトランジスタの平面図で
ある。図示する様に、島状の素子領域の表面には、長手
方向りに沿ってドレイン領域Ｄ１ゲート電極Ｇ及びソー
ス領域Ｓが順に形成されている。又、ゲート電極Ｇの直
下のチャネル領域の幅寸法を規定する様に一対の薄いフ
ィールｌ化膜７４が形成されている。一般に、エッチン
ク精度は１０００人の単位であり、選択的熱酸化の精度
は１００人の単位である。本実施例においては、加工精
度の優れたフィールド酸化膜によってチャネルの幅寸法
か規定されている。従って、個々のスイッチトランジス
タの動作特性にバラツキがなく動作性能の安定した光弁
用半導体基板装置を得る事ができる。他方、かかる薄い
フィールド酸化膜を用いない場合には、チャネル領域の
幅寸法は島状の素子領域のエツチングされた一対の端面
によって規定される。しかしながら、エツチングの加工
精度は熱酸化の加工精度に比べて劣っているので、チャ
ネル領域の幅寸法にバラツキが生じてしまう。

〔第６実施例〕 第８図は本発明の第６実施例を示す。一般に、光非透過
区域に形成される回路素子群はＰ型とＮ型のトランジス
タ素子を含んでいる。本実施例においては、同型トラン
ジスタ素子同志は比較的薄い膜厚を有する分厚フィール
ド酸化膜により素子分離され、異型トランジスタ素子同
志を半導体単結晶層全厚の選択的熱酸化により得られた
比較的厚い膜厚を何する全厚フィールド酸化膜により素
　゛予分離している。かかる構造によりいわゆるラッチ
アップを防止している。第８図に示す様に、絶縁性の透
明担体層８１の表面に被覆されたシリコン単結晶層８２
には、Ｎ型の絶縁ゲート電界効果型トランジスタとＰ型
の絶縁ゲート電界効果型トランジスタか隣接して形成さ
れている。これらのトランジスタは光非透過区域内に配
置されており周辺回路素子群を構成する。Ｎ型のトラン
ジスタ８３はＰ型の不純物が導入されたシリコン単結晶
層８２の部分に形成されておりＮ＋型のドレイン領域及
びソース領域とゲート電極とから構成されている。

Ｎ型トランジスタ８３は比較的薄い膜厚を有するフィー
ルド酸化膜８４によって囲まれた素子領域に形成されて
いる。一方Ｐ型の絶縁ゲート電界効果型トランジスタ８
５はＮ型の不純物か導入されたシリコン１１１結晶層８
２の部分に形成されている。Ｐ型トランジスタ８５はＰ
＋型のトレイン領域及びソース領域とゲート電極とから
構成されている。Ｐ型トランジスタ８５も同様に薄いフ
ィールド酸化膜８４によって囲まれた素子領域に形成さ
れている。このＰ型トランジスタ８５に隣接して別のＰ
型トランジスタ８６が形成されている。図示する様に、
一対のＰ型トランジスタ８５及び８６は薄いフィールド
酸化膜８４によって相互に素子分離されている。従って
、Ｎ型の不純物が導入されたシリコン単結晶層８２の部
分は両トランジスタ間において連続しているが電気的分
離に何ら問題はない。

一方互いに隣接するＮ型トランジスタ８３とＰ型トラン
ジスタ８５は厚いフィールド酸化膜８７によって完全に
素子分離されている。従って、Ｐ型の不純物が導入され
た単結晶薄膜層８２０部分とＮ型不純物が導入された単
結晶薄膜層８２の部分は互いに切り離されている。もし
、厚いフィールド酸化膜８７を設けず、シリコン単結晶
薄膜層８２のＮ型領域とＰ小領域が互いに連続している
場合には、Ｎ型トランジスタ８３のトレイン領域とＰ型
トランジスタ８５のソース領域との間でＮＰＮＰの接合
構造を有する寄生サイリスタか形成されてしまう。この
結果、異型トランジスタ８３及び８５の間でラッチアッ
プか生じ、トランジスタの誤動作の原因となる。本実施
例においては、シリコン単結晶層８２の全厚を選択熱酸
化する事により厚いフィールド酸化膜８７を形成してラ
ッチアップフリー構造を実現している。

〔第７実施例〕 最後に第９図（Ａ）ないしくＤ）を参照して本発明の第
７実施例を詳細に説明する。本実施例はあらかじめ島状
の素子領域が形成された複合基板の製造方法に関する。

先ず、第９図（Ａ）に示す工程において、ＬＳＩ製造用
シリコンウェハ等からなる高品質のシリコン単結晶板９
１が用意される。このシリコン単結晶板９１の裏面側に
異方性エツチングを用いて四部９２を形成する。

次に第９図（Ｂ）に示す工程において、化学気相成長法
を用いてシリコン単結晶板９１の裏面側に二酸化シリコ
ン膜９３を全面的に堆積する。この結果、四部９２はシ
リコン酸化膜によって埋め込まれる。

さらに、化学的なり［摩を行ないシリコン酸化膜９３の
表面を平坦化する。

第９図（Ｃ）に示す工程において、石英ガラス等からな
る絶縁性の透明担体基板９４か用意される。

この担体基板９４の表面を平滑仕上げした後、熱圧着に
よりシリコン酸化膜９３に対して担体基板９４を接合す
る。

最後に第９図（Ｄ）に示す工程において、シリコン単結
晶板９１の機械的研摩ないし化学的研摩を行ない単結晶
板９１を除去していく。この研摩処理はシリコン酸化膜
層９３の台状の表面部が露出するまで行なわれる。この
結果、露出したシリコン酸化膜によって、薄く研摩され
たシリコン単結晶薄膜層９５は分離される。かかる製造
方法により形成された複合基板はあらかじめその表面に
素子領域９５と透明な分離領域９６が形成されている。

Ｉ７かも、複合基板の表面は極めて平坦であり、後工程
での歩留りの向上に寄与する事ができる。

〔発明の効果〕

上述した様に、本発明によれば担体層の上に形成された
半導体単結晶薄膜層を有する複合基板を用いて光弁用半
導体集積回路基板装置を構成している。この為、複合基
板の光透過区域に対して高密度で画素電極群及び画素電
極群を選択的に給電する為のスイッチ素子群を形成でき
るばかりでなく、周辺の光非透過区域に対してスイッチ
素子群を駆動する為の周辺回路素子群を同時にＬＳＩ製
造技術を用いて形成する事かできる。特に、光透過区域
における素子分離領域と光非透過区域における素子分離
領域の光学的あるいは物理的特性を変える事により光弁
用半導体基板装置の性能を向上する事ができる。即ち、
光透過区域においては透明な素子分離領域を用い光弁の
光変調効率を向上する様にしている。一方、光非透過区
域においては透明な素子分離領域を形成する必要がない
ので、不透明であっても寸法形状的に高い精度を有する
素子分離領域を利用する事により周辺回路素子群の集積
密度を向上させる様にしている。

【図面の簡単な説明】

第１図は本発明にかかる光弁用半導体基板装置の典型的
な構造を示す模式的部分断面図、第２図は第１図に示す
光弁用半導体基板装置を利用した液晶アクティブマトリ
クス光弁装置の模式的分解斜視図、第３図（Ａ）ないし
第３図（Ｇ）は本発明の第１実施例を示す工程図、第４
図（Ａ）ないし第４図（Ｃ）は本発明の第２実施例を示
す工程図、第５図（Ａ）ないし第５図＜Ｃ＞は本発明の
第３実施例を示す工程図、第６図（Ａ）ないし第６図（
Ｃ）は本発明の第４実施例を示す工程図、第７図（Ａ）
ないし第７図（Ｃ）は本発明の第５実施例を示す模式図
、第８図は本発明の第６実施例を示す模式的部分断面図
、及び第９図（Ａ）ないし第９図（Ｄ）は本発明の第７
実施例を示す工程図である。 １・・・透明担体層　　　２・・・半導体単結晶薄膜層
３・・・透明画素電極　　４・・・スイッチ素子６・・
・回路素子　　　　７・・・透明分離領域８・・・非透
明分Ｍ領域 第 図 第 図 第 図 （Ａ） （Ｃ） （Ｂ） 第 図

Claims (1)

1. 【特許請求の範囲】 １、半導体基板に設定された光透過区域及び非透過区域
   を有し、透過区域には画素電極群及び各画素電極に対し
   て選択給電する為のスイッチ素子群が形成されていると
   ともに、非透過区域には該スイッチ素子群を駆動する為
   の回路素子群を含む周辺回路が形成されている光弁用半
   導体基板装置において、 該半導体基板は透明担体層と半導体単結晶薄膜層からな
   り、 該スイッチ素子群及び回路素子群は該半導体単結晶薄膜
   層に集積的に形成されているとともに、透過区域におい
   て個々のスイッチ素子は透明分離領域によって素子分離
   されており且つ非透過区域において各回路素子は非透明
   分離領域によって素子分離されている事を特徴とする光
   弁用半導体基板装置。 ２、該非透明分離領域は該半導体単結晶薄膜層表面部分
   の限定的選択熱酸化により得られた分厚フィールド酸化
   膜からなる事を特徴とする請求項１に記載の光弁用半導
   体基板装置。 ３、該透明分離領域は該半導体単結晶薄膜層全厚の選択
   熱酸化により得られた全厚フィールド酸化膜からなる事
   を特徴とする請求項２に記載の光弁用半導体基板装置。 ４、該透明分離領域は全厚フィールド酸化膜に延設され
   た追加の分厚フィールド酸化膜を含む事を特徴とする請
   求項３に記載の光弁用半導体基板装置。 ５、該透明分離領域は該半導体単結晶薄膜層全厚の選択
   的エッチングにより形成された分離溝からなる事を特徴
   とする請求項２に記載の光弁用半導体基板装置。 ６、該分離溝には酸化膜層が埋設されている事を特徴と
   する請求項５に記載の光弁用半導体基板装置。 ７、該回路素子群はＰ型とＮ型のトランジスタ素子を含
   むとともに、同型トランジスタ素子同志は分厚フィール
   ド酸化膜により素子分離され、異型トランジスタ素子同
   志は該半導体単結晶薄膜層全厚の選択的熱酸化により得
   られた全厚フィールド酸化膜により素子分離されている
   事を特徴とする請求項２に記載の光弁用半導体基板装置
   。 ８、透明担体層に半導体単結晶板を接着した後研摩して
   半導体単結晶薄膜層を形成する第一工程と、半導体単結
   晶薄膜層表面の光透過区域に透明分離領域を形成しこれ
   に囲まれた素子領域を規定する第二工程と、 半導体単結晶薄膜層表面の光非透過区域に非透明分離領
   域を形成しこれに囲まれた素子領域を規定する第三工程
   と、 該透過区域の素子領域以外の部分に画素電極を形成する
   とともに素子領域に画素選択用のスイッチ素子を形成す
   る第四工程と、 該非透過区域の素子領域に該スイッチ素子を駆動する為
   の回路素子を形成する第五工程とからなる光弁用半導体
   基板装置の製造方法。 ９、該第三工程は、該半導体単結晶薄膜層の表面部分を
   限定的に選択熱酸化し分厚フィールド酸化膜を形成する
   工程である請求項８に記載の光弁用半導体基板装置の製
   造方法。 １０、該第二工程は、該半導体単結晶薄膜層全厚を選択
   熱酸化し、全厚フィールド酸化膜を形成する工程である
   請求項９に記載の光弁用半導体基板装置の製造方法。 １１、該第二工程は、該半導体単結晶薄膜層全厚を選択
   エッチングし、島状の素子領域を形成する工程である請
   求項９に記載の光弁用半導体基板装置の製造方法。 １２、該第一工程は、半導体単結晶板の裏面に凹部をパ
   タニング形成した後、該裏面に酸化膜を堆積平坦化し、
   続いて平坦化面に透明担体層を接着し該半導体単結晶板
   を研摩する工程を含み、 第二工程は、該堆積酸化膜の表面が露出するまで該半導
   体単結晶板をさらに精密研摩する工程である請求項８に
   記載の光弁用半導体基板装置の製造方法。