JPH0682833A

JPH0682833A - 液晶表示装置

Info

Publication number: JPH0682833A
Application number: JP25569992A
Authority: JP
Inventors: Masumitsu Ino; 益充猪野
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1992-08-31
Filing date: 1992-08-31
Publication date: 1994-03-25

Abstract

(57)【要約】【目的】アクティブマトリクス型液晶表示装置におい
て画素電極と薄膜トランジスタの電気接続をとる為のコ
ンタクト領域の微細化を図る。【構成】下側の基板１の内側主面にはマトリクス状に
配列された薄膜トランジスタ６と、この薄膜トランジス
タ６の夫々に接続された画素電極５とが形成されてい
る。上側の基板２の内側主面には対向電極４が形成され
ているとともに、下側の基板１に所定の間隙を介して対
向配置される。この間隙内には液晶層３が封入されてい
る。下側基板１の内側主面内にはトレンチ１６が設けら
れており、画素電極５を構成する透明導電層１５と薄膜
トランジスタ６を構成する半導体層８とのコンタクト領
域１７を形成している。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は行列状に配列された画素
電極とこれを駆動する薄膜トランジスタとが集積的に形
成されたアクティブマトリクス型液晶表示装置に関す
る。より詳しくは、画素電極と対応する薄膜トランジス
タとのコンタクト構造に関する。

【０００２】

【従来の技術】図１０を参照して、従来のアクティブマ
トリクス型液晶表示装置の一般的な構造を簡潔に説明す
る。この装置は、所定の間隙を介して対向配置された一
対の基板１０１，１０２の間に液晶層１０３を充填封入
したフラットパネル構造を有する。下側の基板１０１の
内側主面にはマトリクス状に配列された画素電極１０４
とこれを駆動する薄膜トランジスタ１０５とが集積的に
形成されている。又、画素電極１０４に供給される電荷
を保持する為の補助容量１０６も形成されている。一方
上側の基板１０２の内側主面には対向電極１０７が形成
されている。この対向電極１０７と個々の画素電極１０
４との間に印加される電圧に応答して液晶層１０３の光
透過率が変化し表示駆動が行なわれる。

【０００３】薄膜トランジスタ１０５は半導体層１０８
の上にゲート絶縁膜１０９を介してパタニング形成され
たゲート電極１１０を有しており、所謂絶縁ゲート電界
効果型トランジスタである。第１層間絶縁膜１１１の上
には金属配線１１２がパタニング形成されており、第１
コンタクトホール１１３を介して薄膜トランジスタ１０
５のソース領域に電気接続されている。さらに第２層間
絶縁膜１１４の上には導電層１１５が成膜されており、
これをパタニングして前述した画素電極１０４が得られ
る。導電層１１５は第１層間絶縁膜１１１及び第２層間
絶縁膜１１４を貫通して設けられた第２コンタクトホー
ル１１６を介して薄膜トランジスタ１０５を構成する半
導体層１０８のドレイン領域に電気接続されている。

【０００４】

【発明が解決しようとする課題】引き続き図１０を参照
して発明が解決しようとする課題を簡潔に説明する。ア
クティブマトリクス型液晶表示装置の高精細化を図り画
像品位を高める為には、集積度を上げ画素数を増やす事
が重要である。この為に、個々の画素電極、薄膜トラン
ジスタ、その他のデバイス要素の微細化が必要になって
くる。この為には、スケーリング則に従ってゲート電
極、金属配線、コンタクトホール等を夫々微小化する必
要がある。微細化を進めるに当たって第２コンタクトホ
ール１１６が１つのネックになっているという課題があ
る。即ち、第２コンタクトホール１１６の占める表面積
を縮小化すると、半導体層１０８と導電層１１５の接合
面積が少なくなり電気抵抗が増大するという問題点があ
る。この為、薄膜トランジスタ１０５は画素電極１０４
に対して十分な駆動電流を供給する事ができず、画像信
号の書き込み不足が生ずる。

【０００５】一般に、画素電極１０４を構成する導電層
１１５はＩＴＯ（インジウムと錫の複合酸化物）からな
る透明導電膜により構成されている。一方、薄膜トラン
ジスタ１０５を構成する半導体層１０８は例えばポリシ
リコン膜から構成されている。ＩＴＯ膜とポリシリコン
膜の接合界面には酸化シリコン系のバリヤが形成される
傾向があり、オーミックコンタクトが得られにくい。第
２コンタクトホール１１６を微細化する程、このノンオ
ーミック性が顕著となり、薄膜トランジスタ１０５の電
流駆動能力が大きく阻害される。一方、第１コンタクト
ホール１１３では、ポリシリコンからなる半導体層１０
８と、例えばシリコン添加アルミニウムからなる金属配
線１１２が接合している。この場合には、両者の間に共
晶反応が起こり良好なオーミックコンタクトが得られ
る。従って、第１コンタクトホールの方は微細化を進め
るに当たって何ら障害とならない。

【０００６】一般に、効率的なデバイス設計の観点か
ら、第２コンタクトホール１１６は薄膜トランジスタ１
０５と補助容量１０６との間に設けられる。しかしなが
ら、画素の開口率を確保する上で、薄膜トランジスタ１
０５と補助容量１０６との間に余裕のあるスペースをと
る事は不利であり、第２コンタクトホールの表面積ある
いは２次元寸法は制限されざるを得ない。微細化を進め
るとさらに厳しくなり、導電層１１５と半導体層１０８
の接合面積を十分確保する事が困難になる。

【０００７】

【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明は基板表面積の利用効率を犠牲にする
事なく、透明導電層と半導体層の実効的な接合面積を確
保し接触抵抗の増大を抑制する事を目的とする。かかる
目的を達成する為に以下の手段を講じた。即ち、一主面
上に形成された複数個の薄膜トランジスタと、この薄膜
トランジスタの夫々に接続された画素電極とを備えた一
方の基板と、対向電極を有し前記一方の基板と対向配置
された他方の基板と、両方の基板間に保持された液晶層
とを備えた液晶表示装置において、前記画素電極を構成
する導電層と前記薄膜トランジスタを構成する半導体層
とのコンタクト領域を前記一方の基板に設けられた溝部
あるいはトレンチに形成するという手段を講じた。この
コンタクト領域は、溝部の内表面あるいはトレンチの側
壁に沿って形成された半導体層とこの半導体層上に積層
された導電層で構成された接合部を含んでいる。前記半
導体層は例えばポリシリコンからなり、前記導電層は例
えばＩＴＯ等から構成されている。又、コンタクト領域
が形成される前記溝部あるいはトレンチは例えば薄膜ト
ランジスタと補助容量の間に介在して設けられている。
この場合、前記半導体層は所定の領域で薄膜トランジス
タを構成するとともに、他の領域で補助容量を構成する
事ができる。

【０００８】

【作用】本発明によれば、基板の主面内に形成されたト
レンチの内壁を利用して導電層と半導体層のコンタクト
領域を構成している。従来と異なり、基板の主表面を立
体的あるいは３次元的に利用する事により接合面積を確
保し接触抵抗の増大を抑制している。かかるトレンチ構
造では、基板の表面積あるいは２次元的な寸法を大きく
とる必要がなくなり、微細化を図る上で有利となる。
又、少なくともトレンチに埋め込まれたコンタクト領域
の部分は平坦化が可能であり、液晶層の配向制御を行な
う上で有利となる。

【０００９】

【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は、本発明にかかるアクティブマ
トリクス型液晶表示装置の基本的な構成を示す模式的な
部分断面図である。図示する様に、本装置は所定の間隙
を介して対向配置された一対の基板１，２の間に液晶層
３を封入充填したフラットパネル構造を有する。上側の
基板２の内側主面にはＩＴＯ等からなる対向電極４が全
面的に形成されている。なお基板２はガラス等から構成
されている。下側の基板１は、例えば耐熱性に優れた石
英ガラス等から構成されており、その内側主面にはマト
リクス状に配列された画素電極５とこれをスイッチング
駆動する薄膜トランジスタ６とが集積的に形成されてい
る。又、この薄膜トランジスタ６と隣接して、画素電極
５に供給される画像信号電荷を保持する為の補助容量７
も形成されている。

【００１０】薄膜トランジスタ６は例えばポリシリコン
からなる半導体層８を用いて構成されている。この半導
体層８は所定の形状にパタニングされており、補助容量
７の一方の電極としても利用される。半導体層８の上に
はゲート絶縁膜９を介してゲート電極１０がパタニング
形成されており、所謂絶縁ゲート電界効果型トランジス
タを構成する。このゲート電極１０も例えばポリシリコ
ンからなり、パタニング加工する段階で、同時に補助容
量７の他方の電極としても利用される。即ち、補助容量
７は一対のポリシリコンにより挟持された絶縁膜から構
成される事になる。

【００１１】これら薄膜トランジスタ６及び補助容量７
の上にはＰＳＧ（燐の添加されたガラス）等からなる第
１層間絶縁膜１１が被覆されており、その上にシリコン
添加アルミニウム等からなる金属配線１２がパタニング
形成されている。この金属配線１２は第１層間絶縁膜１
１に設けられた開口１３を介して半導体層８のソース領
域に電気接続しており第１コンタクト領域１３が設けら
れている。この金属配線１２は信号ラインを構成し薄膜
トランジスタ６に画像信号を供給する。なお、前述した
ゲート電極１０は走査ラインを構成し薄膜トランジスタ
６を線順次で選択する。

【００１２】金属配線１２を被覆する様にＰＳＧ等から
なる第２層間絶縁膜１４が成膜されており、その上には
ＩＴＯ等からなる透明導電層１５が成膜される。この透
明導電層１５は所定の形状にパタニングされており、前
述した画素電極５を構成する。下側の基板１の内表面内
には薄膜トランジスタ６と補助容量７の間に予めトレン
チ１６が設けられている。このトレンチ１６の内壁には
前述した半導体層８が連続的に堆積されている。トレン
チ１６に整合して第１層間絶縁膜１１及び第２層間絶縁
膜１４を貫通する開口が設けられており、これを介して
透明導電層１５がトレンチ１６内において半導体層８に
積層接合されている。かかる構造により、トレンチ１６
内に第２コンタクト領域１７が構成され、薄膜トランジ
スタ６のドレイン領域と画素電極５とが互いに電気的に
接続される。

【００１３】図２は、本発明の特徴事項であるトレンチ
型第２コンタクト領域１７の寸法形状を示す。又、比較
の為図１０に示した従来の第２コンタクトホール１１６
の寸法形状も示す。従来においては、第２コンタクトホ
ール１１６は平面的あるいは２次元に設けられており例
えば矩形形状を有する。従って、透明導電層と半導体層
の接合面積はＡ²で与えられる。一方、本発明にかかる
第２コンタクト領域１７は立体的あるいは３次元的に構
成されており、例えばトレンチ１６は直方体形状を有す
る。トレンチの開口寸法をＢとし深さをＤとすると、透
明導電層と半導体層の接合面積はトレンチ１６の内壁面
積合計となり、４×（Ｂ×Ｄ）＋Ｂ²で与えられる。

【００１４】次に、互いに接合面積を等しく設定した場
合、従来例と本発明では開口寸法に関しどの様な差が現
われるかについて考察を加える。接合面積を等しくする
と、Ａ²＝４×（Ｂ×Ｄ）＋Ｂ²の関係式が得られる。
これをトレンチ深さ寸法Ｄについて変形すると、Ｄ＝
（Ａ²−Ｂ²）／（４×Ｂ）となる。図３のグラフは、
この様にして得られた関係式においてＤを３μｍ及び５
μｍに設定した場合の開口寸法ＡとＢの関係を表わして
いる。例えば、トレンチ深さＤを５μｍに設定した場
合、同一の接合面積を得る為に、従来例では開口寸法Ａ
を１０μｍに設定する一方、本発明では開口寸法Ｂを４
μｍに縮小化できる。面積比率では４²／１０²＝０．
１６となり、１６％まで縮小化できる事がわかる。従っ
て、本発明はアクティブマトリクス型液晶表示装置の微
細化を進めるに当たって極めて優れた効果を奏する事が
できる。なお、図３のグラフから明らかな様に、トレン
チ深さ寸法Ｄを大きくする程、コンタクトエリアの縮小
効果が顕著になる。

【００１５】最後に図４ないし図９に示す一連の工程図
を参照して本発明にかかるアクティブマトリクス型液晶
表示装置の製造方法を詳細に説明する。まず、図４の工
程Ａにおいて石英基板５１を用意する。石英ガラスは耐
熱性に優れており薄膜技術及び半導体製造技術を駆使し
て微細且つ高性能な画素アレイを製造する事ができる。
次に工程Ｂにおいて石英基板５１をエッチング処理し、
その主面内にトレンチ５２を形成する。このエッチング
処理は、例えばＨＦとＮＨ₄Ｆの混合溶液を用いたウェ
ットエッチにより行なう事ができる。続いて工程Ｃにお
いて、基板５１の主面全体に第１ポリシリコン層５３を
例えばＬＰＣＶＤ法により成膜する。この際、トレンチ
５２の内壁にも第１ポリシリコン層５３が堆積される。
さらに固相成長アニールを行ない第１ポリシリコン層５
３の結晶構造改質を図る。工程Ｄにおいて第１ポリシリ
コン層５３のパタニングを行ない、トレンチ５２を境に
して左側に薄膜トランジスタを構成すべき領域を設け、
右側に補助容量を構成すべき領域を設ける。

【００１６】次に、図５の工程Ｅにおいて、第１ポリシ
リコン層５３の表面を熱酸化しＳｉＯ₂からなるゲート
絶縁膜５４を成膜する。続いて工程Ｆにおいてイオンイ
ンプランテーションによりＡｓ⁺を第１ポリシリコン層
５３に導入し、予め薄膜トランジスタの閾値特性を調整
しておく。次に工程Ｇにおいて基板５１の左側領域をレ
ジスト５５でマスクするとともに、右側の領域にイオン
インプランテーションでＡｓ⁺を導入し第１ポリシリコ
ン層５３の選択的な低抵抗化を図る。この部分の第１ポ
リシリコン層５３は、前述した様に補助容量の一方の電
極となるものである。続いて工程Ｈにおいて、ＳｉＯ₂
膜の上にＬＰＣＶＤ法でＳｉ₃Ｎ₄膜を堆積する。さら
に、所望によりＳｉ₃Ｎ₄膜の表面を熱酸化する。この
様にして、ＳｉＯ₂／Ｓｉ₃Ｎ₄／ＳｉＯ₂からなる三
層構造のゲート絶縁膜５６が得られる。この三層構造ゲ
ート絶縁膜５６は緻密な組成を有しており耐圧性に優れ
ている。なお、図示を容易にする為三層構造ゲート絶縁
膜５６は模式化して表わされている。

【００１７】図６の工程Ｉにおいて基板５１の主面全体
にＬＰＣＶＤ法により第２ポリシリコン層５７を堆積す
る。なお図示しないが、さらにＰＳＧ膜を一時的に堆積
し燐の拡散を行なって第２ポリシリコン層５７の低抵抗
化を図っても良い。次に工程Ｊにおいて、プラズマエッ
チング等により第２ポリシリコン層をパタニングしゲー
ト電極５８及び他の電極５９を形成する。この他の電極
５９と第１ポリシリコン層５３との間に挟まれた絶縁膜
５６により補助容量６０が構成される。工程Ｋにおい
て、ゲート電極５８をマスクとしセルフアライメントに
よりイオンインプランテーションでＡｓ⁺を第１ポリシ
リコン層５３に注入し、所謂ＬＤＤ領域を形成する。続
いて工程Ｌにおいて、ゲート電極５８の周囲をレジスト
６１でマスクし、イオンインプランテーションによりＡ
ｓ⁺を高濃度で注入する。この処理により、第１ポリシ
リコン層５３にソース領域Ｓ及びドレイン領域Ｄが形成
され、Ｎチャネル型の絶縁ゲート電界効果薄膜トランジ
スタ６２が構成される。

【００１８】図７の工程ＭにおいてＮチャネル薄膜トラ
ンジスタ６２及び補助容量６０をレジスト６３で被覆
し、他の領域にイオンインプランテーションでＢ⁺を注
入しＰチャネル型薄膜トランジスタ（図示せず）を形成
する。工程Ｎにおいて、基板５１の表面全体にＬＰＣＶ
Ｄ法でＰＳＧからなる第１層間絶縁膜６４を堆積する。
工程Ｏにおいてウェットエッチングにより第１層間絶縁
膜６４に開口６５を設けソース領域Ｓの表面を露出させ
る。工程Ｐにおいて第１層間絶縁膜６４に重ねてスパッ
タ法によりシリコン添加アルミニウム膜６６を堆積す
る。この際、アルミニウム膜６６は開口６５に埋め込ま
れソース領域Ｓと接合して第１コンタクト領域６７を形
成する。

【００１９】図８の工程Ｑにおいて、アルミニウム膜を
ウェットエッチによりパタニングし金属配線６８を得
る。工程Ｒにおいて第１層間絶縁膜６４に重ねてＣＶＤ
法によりＰＳＧからなる第２層間絶縁膜６９を堆積す
る。さらに工程Ｓにおいて第２層間絶縁膜６９の上にＰ
ＣＶＤ法によりｐ−ＳｉＮ膜７０を堆積する。この堆積
膜７０は水素拡散源となりアニールを施こす事により第
１ポリシリコン層５３に水素が導入され薄膜トランジス
タ６２のリーク電流特性等が改善できる。工程Ｔにおい
て、使用済みとなったｐ−ＳｉＮ膜をスパッタにより全
面的に除去する。

【００２０】図９の工程Ｕにおいて、第２層間絶縁膜６
９、第１層間絶縁膜６４、ゲート絶縁膜５６の積層構造
を選択的にエッチングし、トレンチ５２の内壁に堆積さ
れた第１ポリシリコン層５３に連通する開口７１を設け
る。このエッチング処理は、例えばＣＦ₄／Ｏ₂＝９５
／５の混合ガスを用いマスクを介したスパッタリングに
より行なう事ができる。あるいは、ＨＦ／ＮＨ₄Ｆの混
合溶液を用いてウェットエッチングを行なっても良い。
この様にして、トレンチ５２内の第１ポリシリコン層５
３は開口７１を介して完全に露出する。続いて工程Ｖに
おいて、第２層間絶縁膜６９の上にＩＴＯ膜７２をスパ
ッタリング等により全面的に堆積する。膜厚は例えば１
４０nmに設定し、成膜温度は４００℃に設定する。この
様にして、トレンチ５２内においてＩＴＯ膜７２は第１
ポリシリコン層５３に積層され、大きな接合面積を有す
る第２コンタクト領域７３が形成される。最後に工程Ｗ
において、ＩＴＯ膜がパタニングされ所定の形状を有す
る透明画素電極７４が形成される。図から明らかな様
に、この透明画素電極７４は第２コンタクト領域７３を
介して薄膜トランジスタ６２のドレイン領域Ｄに電気接
続されている。なお、図示しないがこの後基板５１に対
して所定の間隙を介し対向基板を接着し液晶層を封入充
填してアクティブマトリクス型液晶表示装置が完成す
る。

【００２１】

【発明の効果】以上説明した様に、本発明によれば、基
板主表面内に設けられたトレンチを利用して画素電極と
薄膜トランジスタの電気接続を図っている。トレンチの
内壁をコンタクト領域として利用できるので、従来に比
し大きな接合面積が得られ接触抵抗の増大を抑制できる
ので、薄膜トランジスタの電流駆動能力が改善でき液晶
画素に対する書き込み特性が向上するという効果があ
る。又、コンタクト領域の表面積を相対的に縮小する事
ができるので薄膜トランジスタアレイの微細化並びに高
密度化が可能になるという効果がある。加えて、コンタ
クト領域はトレンチ内に埋め込まれた形になるので平坦
化が可能となり液晶層の配向異常を軽減する事ができる
という効果がある。

【図面の簡単な説明】

【図１】本発明にかかるアクティブマトリクス型液晶表
示装置の基本的な構造を示す部分断面図である。

【図２】本発明にかかるトレンチ構造コンタクト領域の
寸法形状を示す模式図である。

【図３】本発明にかかるコンタクト領域と従来のコンタ
クト領域の寸法を比較する為のグラフである。

【図４】本発明にかかるアクティブマトリクス型液晶表
示装置の製造方法を示す工程図である。

【図５】同じく製造方法を示す工程図である。

【図６】同じく製造方法を示す工程図である。

【図７】同じく製造方法を示す工程図である。

【図８】同じく製造方法を示す工程図である。

【図９】同じく製造方法を示す工程図である。

【図１０】従来のアクティブマトリクス型液晶表示装置
の一例を示す部分断面図である。

【符号の説明】

１下側基板２上側基板３液晶層４対向電極５画素電極６薄膜トランジスタ７補助容量８半導体層９ゲート絶縁膜１０ゲート電極１１第１層間絶縁膜１２金属配線１３第１コンタクト領域１４第２層間絶縁膜１５透明導電層１６トレンチ１７第２コンタクト領域

Claims

【特許請求の範囲】

【請求項１】一主面上に形成された複数個の薄膜トラ
ンジスタと、この薄膜トランジスタの夫々に接続された
画素電極とを備えた一方の基板と、対向電極を有し前記
一方の基板と対向配置された他方の基板と、両方の基板
間に保持された液晶層とを備えた液晶表示装置におい
て、前記画素電極を構成する導電層と前記薄膜トランジスタ
を構成する半導体層とのコンタクト領域が前記一方の基
板に設けられた溝部に形成されている事を特徴とする液
晶表示装置。
【請求項２】前記コンタクト領域が、溝部の内表面に
沿って形成された半導体層とこの半導体層上に積層され
た導電層で構成されている事を特徴とする請求項１記載
の液晶表示装置。
【請求項３】一主面上に形成された複数個の薄膜トラ
ンジスタと、この薄膜トランジスタの夫々に接続された
画素電極と、この画素電極の電荷を保持する補助容量と
を備えた一方の基板と、対向電極を有し前記一方の基板
と対向配置された他方の基板と、両方の基板間に保持さ
れた液晶層とを備えた液晶表示装置において、前記画素電極を構成する導電層と前記薄膜トランジスタ
を構成する半導体層とのコンタクト領域が前記一方の基
板上で薄膜トランジスタと補助容量の間に介在して設け
られた溝部に形成されるとともに、前記半導体層の所定
領域を前記補助容量の一方の電極とした事を特徴とする
液晶表示装置。
【請求項４】前記半導体層がポリシリコンであり前記
導電層がＩＴＯである事を特徴とする請求項１あるいは
請求項３記載の液晶表示装置。