JP2564502B2

JP2564502B2 - 半導体装置

Info

Publication number: JP2564502B2
Application number: JP56174121A
Authority: JP
Inventors: 舜平山崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1981-10-29
Filing date: 1981-10-29
Publication date: 1996-12-18
Anticipated expiration: 2011-12-18
Also published as: JPS5874080A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、絶縁基板上に絶縁ゲート型半導体装置を設
けた半導体装置に関するものである。

本発明は、基板上に設けられた積層型の絶縁ゲート型
電界効果半導体装置におけるソース領域またはドレイン
領域に酸素、炭素、または窒素をチャネル形成領域に比
べて高濃度に添加せしめ、かつチャネル形成領域を高速
動作せしめる半非晶質の半導体を用いた半導体装置に関
するものである。

本発明は、かかる半導体装置において、Ｎチャネル型
絶縁ゲート型電界効果半導体装置の電子移動度が10cm²/
V・Ｓないし500cm²/V・Ｓであり、また、Ｐチャネル型
絶縁ゲート型電界効果半導体装置のホール移動度が0.5c
m²/V・Ｓないし100cm²/V・Ｓであるため、高速の動作と
ソース領域、ドレイン領域、チャネル形成領域との接合
でのリーク電流を減少せしめた半導体装置に関するもの
である。

〔従来の技術〕

ソース領域、ドレイン領域、チャネル形成領域、ゲー
ト電極、ゲート絶縁膜からなる垂直構造の絶縁ゲート型
電界効果半導体装置は、たとえば、特開昭56-7481号公
報に示されているように公知である。

また、平面型の固体表示装置として、平行なガラス板
内に電極を設けて、この電極間に液晶を注入した液晶表
示装置は、既に公知である。

〔発明が解決しようとする課題〕

しかし、上記液晶表示装置の絵素数は、20〜200まで
が限界であり、それ以上の絵素数とする場合は、表示装
置より外に取り出す端子が絵素の数だけ必要であった。
このため、絵素数を増加させて、高画質の表示装置を作
製しようとすると、実用に供することができなかった。
また、表示装置は、複数の絵素をマトリックス状に配置
して、任意の絵素をオンまたはオフ制御することで絵素
に対応する位置が表示される。

しかし、オンまたはオフする絵素の数だけ、絶縁ゲー
ト型電界効果半導体装置が必要になる。

また、絵素の数を増加させて、この絵素数に対応する
絶縁ゲート型電界効果半導体装置を高速にオンまたはオ
フさせても、人間の目に連続した画像として写るだけの
残光性がないと、画質が良くならない。

一方、上記絵素を高速でオンまたはオフする絶縁ゲー
ト型電界効果半導体装置は、単結晶半導体材料を使用す
ることで、ある程度満足が得られる。

しかし、単結晶半導体は、高価であるため、製造が簡
単で安価な非単結晶半導体を使用した絶縁ゲート型電界
効果半導体装置の開発が要望されている。

本出願人は、絶縁ゲート型電界効果半導体装置、およ
びその液晶ディスプレイへの応用として、特願昭56-001
767号、および特願昭56-001768号昭和56年１月９日出
願）として既に提案している。

本発明は、以上のような課題を解決するためのもの
で、単結晶半導体と非単結晶半導体との間の性質である
結晶性を有するセミアモルファスからなる絶縁ゲート型
電界効果半導体装置を用いた半導体装置を提供すること
を目的とする。

〔課題を解決するための手段〕

前記目的を達成するために、本発明の半導体装置は、
絶縁基板上に形成された導電膜と、当該導電膜上に形成
されたソース領域またはドレイン領域と、当該ソース領
域またはドレイン領域上に形成されたチャネル形成領域
と、当該チャネル形成領域上に形成されたドレイン領域
またはソース領域と、これらのソース領域、ドレイン領
域、およびチャネル形成領域を覆うゲート絶縁膜を介し
て設けられたゲート電極と、から構成される絶縁ゲート
型電界効果半導体装置が形成されており、真性または実
質的に真性の珪素からなるチャネル形成領域（９）と、
酸素または窒素が２モル％ないし20モル％、また炭素が
５モル％ないし30モル％添加されていると共に、電気伝
導度が10^-2（Ωcm）^-1ないし10⁺¹（Ωcm）^-1である結晶
構造を有するアモルファス半導体からなるソース領域ま
たはドレイン領域（15）とから構成される。

〔作用〕

絶縁基板上に形成された導電膜には、ソース領域また
はドレイン領域が形成されている。また、前記ソース領
域またはドレイン領域上には、チャネル形成領域が形成
されている。さらに、前記チャネル形成領域上には、ド
レイン領域またはソース領域が形成されている。そし
て、前記ソース領域、ドレイン領域、およびチャネル形
成領域は、ゲート絶縁膜で覆われていると共に、当該ゲ
ート絶縁膜を介してゲート電極が形成されている。

このような絶縁ゲート型電界効果半導体装置における
ソース領域またはドレイン領域は、酸素または窒素が２
モル％ないし20モル％、また炭素が５モル％ないし30モ
ル％というチャネル形成領域の珪素半導体に比べて高濃
度に添加されていると共に、電気伝導度が10^-2（Ωcm）
^-1ないし10⁺¹（Ωcm）^-1である結晶構造を有するアモル
ファス半導体から構成されている。

上記電気伝導度を有するソース領域またはドレイン領
域は、非単結晶半導体よりも単結晶半導体に近い特性を
有するため、本発明の絶縁ゲート型電界効果半導体装置
に適用した場合、たとえば、1MHz以上の周波数にも対応
した高速動作が可能になる。

このように、電気伝導度が非単結晶半導体より大きく
なった理由は、学術的に必ずしも解明されていない。

しかし、上記電気伝導度の結晶構造を有するアモルフ
ァス半導体は、結晶と結晶との間にアモルファスが介在
しているため、結晶と結晶との間に界面が存在していな
い。また、上記電気伝導度の結晶構造を有するアモルフ
ァス半導体を用いた絶縁ゲート型電界効果半導体装置に
おけるソース領域およびドレイン領域は、前記チャネル
形成領域の珪素半導体に比べて酸素または窒素が２モル
％ないし20モル％、また炭素が５モル％ないし30モル％
という高濃度に添加させているため、ソース領域、ドレ
イン領域とチャネル形成領域との接合でのリーク電流を
減少させることができる。

〔実施例〕

第１図は本発明の実施例で、絶縁ゲート型電界効果半
導体装置、インバータ抵抗、キャパシタ、または絶縁ゲ
ート型電界効果半導体装置とキャパシタとを絵素とした
マトリックス構造の等価回路を説明するための図であ
る。

また、第１図に示す液晶表示部は、その等価回路とし
てキャパシタＣにて示すことができる。このため、第１
図は絶縁ゲート型電界効果半導体装置とキャパシタＣと
を、たとえば２×２のマトリックス状に構成したものを
示す。

第１図において、マトリックス（40）は、一つの絶縁
ゲート型電界効果半導体装置（10）と一つの液晶が充填
されたキャパシタ（31）、および必要に応じて設けられ
た残光性を有せしめるためにキャパシタ（32）により、
一つの絵素が構成されている。

絶縁ゲート型電界効果半導体装置のソース領域または
ドレイン領域の一方は、行としてビット線（51）、（5
1′）に連結され、絶縁ゲート型電界効果半導体装置の
ゲート電極が列として制御線（41）、（41′）に接続さ
れる。

たとえば、上記のような絶縁ゲート型電界効果半導体
装置の接続において、ビット線（51）および制御線（4
1）に信号「１」を印加し、ビット線（51′）および制
御線（41′）に「０」を印加すると、絶縁ゲート型電界
効果半導体装置の構成しているマトリックス（１、１）
番地のみが選択されてオンとなる。

すなわち、電気的にキャパシタ（31）として等価的に
示される液晶表示の絵素は、選択的にオン状態となる。

本実施例は、同一基板上にデコーダ、ドライバーを構
成せしめるため、他の絶縁ゲート型半導体装置（50）お
よび他のインバータ（60）、抵抗（70）を同一基板上に
設けることができる。

かくすることにより、本実施例は、その設計仕様に基
づいて組み合わせることによりブラウン管に代わる平面
型の固体表示装置を作ることができる。

さらに、カリキュレータ用の表示装置は、10²個ない
し10³個の絵素を用いればよく、テレビジョン用には、1
0⁴個ないし10⁵個、たとえば25×10³個の絵素を同一基板
に設け、かつその周辺に必要なデコーダおよびドライバ
ーを同時に形成させた絶縁ゲート型電界効果半導体装
置、インバータ、抵抗を用いて作ればよいことがわか
る。

以下、その実施例を示す。

実施例１第２図（Ａ）ないし（Ｅ）は本発明の一実施例で、積
層型絶縁ゲート型電界効果半導体装置の縦断面図および
その製造工程を示したものである。

第２図において、絶縁基板、たとえばガラスまたはア
ルミナ基板上に、第１の導電層としてSnO₂等の透明導電
膜、およびNi、Cr、Mo₂、Si等の金属膜、さらににま
た、Ｐ型またはＮ型の導電型を有する第１の半導体が形
成された。この導電膜（２）は、第１のフォトマスク
を用いて任意の形状にパターニングされ、たとえば、横
方向の導電層とするリード（12）が形成された。この第
１の導電層は、第１のフォトマスクにより任意の形状
にエッチングされる。この第１の導電層は、SnO₂等の透
明導電膜の一層であっても、またさらに、このSnO₂等に
Ni、Cr等を積層して形成し、このNi、CrをS1（13）と第
１の導電層とのオーム接触を助長せしめてもよい。

さらに、第１の導電層（12）上にＮまたはＰの第１の
半導体（３）をプラズマ気相法により形成させた。

さらに、この第１の半導体（３）の上に第２の真性ま
たはN^-またはP^-型の半導体（４）（以下単に第２の半導
体という）が形成された。

さらに、第１の半導体（３）と一対を構成してソース
領域、ドレイン領域とするために、第１の半導体（３）
と同一導電型を有する第３の半導体（５）が積層されて
第２図（Ｂ）に示す如く設けられた。

この半導体は、基板上にシランのグロー放電法、また
はアーク放電法を利用して室温ないし400℃の温度にて
設けられるので、非晶質（アモルファス）または５Åな
いし100Åの大きさの微結晶性を有する半非晶質（セミ
アモルファス）または50Åないし500Åの微結晶（マイ
クロポリクリスタル）構造のいわゆる非単結晶の珪素半
導体を用いている。

本実施例においては、セミアモルファス半導体を中心
として示す。このセミアモルアス半導体に関しては、本
出願人の発明にかかる特許願（特願昭55-026388号、昭
和55年３月３日出願、セミアモルファス半導体）にその
詳細な実施例が示されている。

さらに、第２図において、スクリーン印刷法または写
真触剤法によるいわゆるリソグラフィ技術により、マス
クを用いて第３の半導体（５）を選択的に除去し、さ
らにこの第３の半導体（５）をマスクとして第２の半導
体（４）、第１の半導体（３）を除去して第２の半導体
（４）と第３の半導体（５）とを概略同一形状に作製し
た。この時、第１の導電層を残存させることが重要であ
る。この時、第１の導電層を２層またはそれ以上とする
場合、その１層を選択的に除去してもよい。

この第３の半導体（５）の上に第２図（Ｂ）におい
て、さらに寄生容量を少なくするため、厚い絶縁膜をLP
CVD法（減圧気相法）、またはプラズマCVD法により0.3
μｍないし１μｍの厚さに酸化珪素膜を形成しておいて
もよい。

また、この第３の半導体（５）上にMo、Ｗ、Mo₂Si、W₂
Si等の導電層を0.2μｍないし0.5μｍ形成し、さらにそ
の上にSiO₂を0.3μｍないし１μｍとさせて第３の半導
体（５）の導電率を向上させることはマトリックス化に
有効であった。

また、第２図（Ｃ）において、側面は、基板（１）の
表面上に垂直に形成してもよいが、台形状にテーパエッ
チングを行い、さらに、積層されるゲート電極の段差部
での段切を除去すると効果的であった。

さらに、この後、絶縁膜（６）は、第１の半導体
（３）、第２の半導体（４）、第３の半導体（５）の表
面全体、特に第２の半導体（14）の側表面にゲート絶縁
膜（16）として形成された。このゲート絶縁膜（16）
は、13.56MHzないし2.45GHzの周波数の電磁エネルギー
により活性化され、酸素または酸素と水素との混合気体
雰囲気で100℃ないし700℃に浸し酸化して、200Åない
し2000Åの厚さに形成される。

特に、基板がガラスであった場合、その中に含まれる
ナトリウム等の可動イオンが長時間のうちに、このゲー
ト絶縁膜（16）中に拡散してしまう可能性が大きい。

このため、このゲート絶縁膜（16）は、窒化珪素（Si
₃N_4-x０≦Ｘ＜３）、または炭化珪素（SixC_1-x０≦Ｘ＜
１）等を用いることがきわめて重要である。

このため、窒化珪素膜を作るには、以下の如くにし
た。すなわち、シラン（SiH₄またはSi₂H₆）とマイクロ
波（2.45GHz50ないし500W出力）によりイオン化された
アンモニアまたは窒素を珪化物気体：窒化物気体＝1:20
ないし1:5000として0.1torrないし0.5torrに保持された
反応炉内に導入し、この反応炉内に200℃ないし500℃代
表的には300℃に反応炉の外側より加熱された基板上に1
3.56MHzの第２の高周波プラズマ（5Wないし50W出力）を
加えた２段のプラズマCVD法を用いた。

かくすることにより、半導体、特に第２の半導体（1
4）の側周辺上には、この非単結晶半導体が脱水素化等
により劣化することのない低温（200℃ないし400℃）で
ゲート絶縁膜を200Åないし1000Åの厚さに形成せしめ
ることができた。

窒化物気体をマイクロ波（50Wないし300W）により励
起することにより、十分にイオン化すると、会合してい
たシランの内部にも被膜形成時にこの窒素が含侵される
ため、一般にいわれるヒステリシス特性等がみられず、
さらにナトリウム等に対してもマスク性を有する好まし
い絶縁被膜であった。

また、SixC_1-x（０≦Ｘ＜１）に関しては、絶縁体と
する際にプラズマCVD法を用い、TMS（テトラメチルシラ
ン）（Si(CH₃)₄）による炭化珪素またはアセチレン（C₂
H₂）による炭素をプラズマCVD法（0.1torrないし1torr
基板温度200℃ないし400℃）によりこのエネルギーバン
ド巾2.5eVないし3.5eVを形成させることができた。

かくの如く基板をガラスとする場合、形成温度を200
℃ないし400℃とした半導体および基板を劣化させない
ことを考えると、プラズマCVD法による窒化珪素または
炭化珪素は、きわめて有効なゲート絶縁膜であった。

このゲート絶縁膜（16）は、同時に第１の半導体（1
3）、第３の半導体（15）のアイソレイション用被膜と
しても形成せしめた。

さらに、第２図（Ｄ）に示される如く、第３のフォト
リソグラフィ技術により、このゲート絶縁膜（16）に
対し電極穴（８）を、第３の半導体（15）に対し電極穴
（７）を形成し、ゲート電極（17）に連結する金属また
は半導体層（P⁺またはN⁺の導電型の珪素半導体またはSn
O₂、ITO等の透明導電膜）を再度積層した。

次に、第４のフォトリソグラフィ技術によりこの膜
を選択的にエッチングし、ゲート電極（17）をゲート絶
縁膜（16）上に横方向に積層して設けて作り、同時に第
１の半導体（13）、第３の半導体（15）より電極穴
（８）を介し他部の絶縁ゲート型電界効果半導体装置、
キャパシタ、抵抗へ基板表面または絶縁膜（６）上に密
接して配線させた。

第２図（Ｄ）の縦断面図のＡ−Ａ′を横方向よりみる
と第２図（Ｅ）として示すことができる。図示されてい
る番号は、それぞれ対応している。

本発明の半導体は、主としてセミアモルファス珪素半
導体を用いた。これは暗伝導度σが10^-6（Ωcm）^-1ない
し10_-3（Ωcm）^-1を有し、アモルファスの10^-9（Ωcm）
^-1ないし10_-6（Ωcm）^-1に比べて単結晶珪素に近い特性
を有しているためである。この暗伝導度は、不純物を意
図的に導入しない実質的に真性の半導体において得られ
た。

しかし、真性（ホウ素により中和した活性化エネルギ
ーがEg/2になった場合）においては、逆にホールの移動
度がきわめて大きくなり、これらを組み合わせてエンヘ
ンスメント型、またはディプレッション型のＮまたはＰ
チャネル絶縁ゲート型電界効果半導体装置を作ることが
できた。このセミアモルファス半導体は、格子歪を有す
ると共に0.1モル％ないし５モル％の濃度を有する不対
結合手の中和用に水素を有しており、この水素の脱ガス
を防ぎ、かつ基板と半導体、電極・リード等が異種材料
の界面における熱膨張によるストレスを少なくするた
め、すべての処理を200℃ないし600℃好ましくは200℃
ないし350℃、代表的には300℃で処理することができ
る。

また、ゲート電極（17）を第１の半導体（13）、第３
の半導体（15）と同一導電型の半導体およびそれにMo等
の金属を二重構造とし多層配線構造でもよい。

かくして４枚のマスクによって、ソース領域またはド
レイン領域を第１の半導体（13）、チャネル形成領域
（９）を有する第２の半導体（14）、ドレイン領域また
はソース領域を第３の半導体（15）により形成せしめ、
チャネル形成領域（９）側面には、ゲート絶縁物（1
6）、その外側面にゲート電極（17）を設けた積層型の
絶縁ゲート型電界効果半導体装置（10）とすることがで
きた。

この実施例において、チャネル長は、第２の半導体
（14）の厚さで決められ、ここでは0.3μｍないし３μ
ｍ代表的には１μｍとした。それは非単結晶半導体の移
動度が単結晶とは異なり、その1/5ないし1/100しかない
ため、チャネル長を短くして絶縁ゲート型電界効果半導
体装置としての特性を助長させたことにある。

チャネル形成領域（９）にセミアモルファス半導体を
用いることによりＮチャネル型絶縁ゲート型電界効果半
導体装置の電子の移動度が10cm²/V・Ｓないし500cm²/V
・Ｓと1/3ないし1/10であるのに対し、ホールの移動度
は0.5cm²/V・Ｓないし100cm²/V・Ｓと1/5ないし1/100で
ある。

しかし、それにアモルファス珪素における電子の移動
度が0.01cm²/V・Ｓないし1.0cm²/V・Ｓ、であるのに対
して、ホールの移動度が0.001cm²/V・Ｓ以下であり、電
子の移動度の方が10ないし10³倍も大きい。このことを
考えると、本発明の半導体装置に５Åないし100Åの大
きさのマイクロクリスタル構造を有する真性または実質
的に真性のセミアモルファス半導体をチャネル形成領域
（９）に用い、1MHz以上の高速応答性においてきわめて
重要である。

さらに、本実施例の絶縁ゲート型電界効果半導体装置
において、電子移動度がホールの移動度に比べて単結晶
の３倍よりも大きく、５倍ないし10倍もあるためＮチャ
ネル型とするのがきわめて好ましかった。

また、第２の半導体（14）に、ホウ素等のIII価の不
純物を表面部に添加しない真性半導体はＮ型であるた
め、これを第２の半導体（14）の形成時に同時に0.1PPM
ないし10PPM添加してＰ型またはＩ型半導体として用い
ることは、本実施例の液晶パネルを正の電圧で動作させ
るためのＮチャネル絶縁ゲート型電界効果半導体装置と
してもよい。

かくの如くして得られた絶縁ゲート型電界効果半導体
装置は、第２の半導体（14）に実質的に真性の半導体
（Ｎ型となっている）を用いると、Ｐチャネル絶縁ゲー
ト型電界効果半導体装置において、エンヘンスメント
型、またＮチャネル絶縁ゲート型電界効果半導体装置に
おいて、ディプレッション型の動作モードを得ることが
できる。

また、この第２の半導体（14）を真性またはP^-型の半
導体とすると、Ｐチャネル絶縁ゲート型電界効果半導体
装置において、ディプレッション型、Ｎチャネル絶縁ゲ
ート型電界効果半導体装置において、エンヘンスメント
型の動作モードを得ることができる。

第１図の液晶表示を得るための絶縁ゲート型電界効果
半導体装置として、エンヘンスメント型がその絵素を選
択する場合使いやすいため、簡単にエンヘンスメント型
の動作をする場合につき示す。

ゲート電極（17）を「１」、ソース領域またはドレイ
ン領域を「１」とすると、チャネル形成領域（９）に電
流が流れ、絶縁ゲート型電界効果半導体装置は、オン状
態に、またそれぞれ一方または双方が「０」ならばオフ
状態を作ることができた。

「１」はＮチャネル型絶縁ゲート型電界効果半導体装
置で、正の0.5Vないし10Vの電流を、「０」は0Vまたは
スレッシュホルド電圧以下の電圧を意味する。

また、第１図において、周辺のデコーダまたは一般の
論理素子を作ろうとする時、たとえば、抵抗（70）は、
第２図（Ｄ）、（Ｅ）において、ゲート電極（17）に加
える電圧に無関係に第２の半導体（14）のバルク成分の
縦方向の抵抗率で決められる。すなわち、ゲート電極
（17）を設けない状態で第１の半導体（13）、第２の半
導体（14）、第３の半導体（15）を積層すればよい。

また、この抵抗値は、第２の半導体（14）の抵抗率と
その厚さ、基板上にしめる面積で設計仕様に従って決め
ればよい。

第１図のインバータ（60）において、ドライバー（6
1）は、第２図（Ｄ）とし、さらにそのロード（64）
は、第１の半導体（13）、第３の半導体（15）の一方と
ゲート電極（17）との連結させるエンヘンスメント型、
またはディプレッション型の絶縁ゲート型電界効果半導
体装置として設ければよい。

さらに、このインバータ（60）の出力（62）よりな
り、この基板上に離間して２つの絶縁ゲート型電界効果
半導体装置を積層して複合化すればよく、入力部は、ゲ
ート電極（17）に対応して設ければよい。

本実施例の半非晶質構造の半導体は、横チャネル型の
絶縁ゲート型電界効果半導体装置（薄膜トランジスタ）
にも同様に適用できる。

第３図（Ａ）ないし（Ｃ）は第２図に示した実施例１
を同様の製造方法に従って作製した本発明の他の実施例
を示す。

実施例２第３図（Ａ）は基板（１）上の第１の導電膜（12）が
横方向にその配線がなされ、また、ゲート電極（17）も
同様に横方向になされ、他方第３の半導体（15）が図面
に垂直方向に配線がなされた場合である。

第３図において、絶縁ゲート型電界効果半導体装置
（10）、（10′）の２つが示されているが、マトリック
ス化して10個ないし10⁴個を同一基板に配列せしめても
よい。

第３図における番号は、第２図の実施例に対応してい
る。

その製造においては、フォトリソグラフィ用マスク
は、ないしと３種類のみでよい。ゲート電極（17）
の導電層と第３の半導体（15）の導電層との間に寄生容
量の発生を防止するために実施例１にて示した酸化珪素
（30）が第３の半導体（15）の上に0.3μｍないし２μ
ｍの厚さに積層されている。この製造方法は、この酸化
珪素（30）をパターニングし、さらにこの酸化珪素（3
0）をマスクとして、その下の第１の半導体（13）、第
２の半導体（14）、第１の半導体素子（13）をエッチン
グして第１の半導体（13）、第２の半導体（14）、第３
の半導体（15）を概略同一形状に形成させればよい。

実施例３第３図（Ｂ）は本発明の他の実施例を示す。

第３図（Ｂ）において、絶縁ゲート型電界効果半導体
装置（10）の配線が第１の半導体（13）に連結した第１
の導電膜（12）が横方向、また第３の半導体（15）にコ
ンタクト（21）とにより連結した第３の導電層配線（2
4）が横方向、またゲート電極（17）に連結した第２の
導電層が図面に垂直に縦方向に設けられ、各導電層間を
層間絶縁膜（６）、（25）により離間して配線せしめた
ものである。

第３図において、基板（１）上の第１の導電層（12）
をのマスクによりパターニングし、第１の半導体（1
3）、第２の半導体（14）、第３の半導体（15）を積層
してセルフアライン的にのマスクによりエッチングし
た。

また、ゲート絶縁膜（16）を形成した後、その上にゲ
ート電極およびリード（17）をにより形成した。

加えて、層間絶縁物（25）をポリイミド樹脂（PIQ）
等により0.5μｍないし２μｍの厚さに形成した後、電
極穴（７）を作り第３の半導体（15）に連結した電極・
リードを構成する第３の導電層（24）をマスクにより
作製し、３層配線が５種類のマスクにより作製が可能で
あることを示したものである。

この実施例に対応して、第４図に液晶ディスプレイに
用いた本発明の他の実施例が示されている。

実施例４第３図（Ｃ）に本発明の他の実施例を示す。すなわ
ち、基板（１）上に第１の導電膜（12）をマスクによ
り、第３図（ｃ）で横方向（Ｘ方向）に延在した形状に
示した。また、第３の半導体（15）、ゲート電極・リー
ド（17）は図面で垂直方向（Ｙ方向）に示されている。

これは絶縁ゲート型電界効果半導体装置（10）におい
て、第２の半導体（14）、第３の半導体（15）をマスク
により、チャネル形成領域（９）において、また、こ
の第２の半導体（14）第３の半導体（15）をまたぐ如く
にして覆ったゲート電極（17）を加え、また、第２の半
導体（14）にチャネルを形成しない領域において、第３
の半導体（15）上にリードをマスクにより作ったもの
である。

以上の実施例２、３、４に示される如く、本発明の絶
縁ゲート型電界効果半導体装置は、ソース領域またはド
レイン領域を構成する第１の半導体（13）、ドレイン領
域またはソース領域を構成する第３の半導体（15）およ
び第２の半導体（14）にチャネル形成領域（９）を形成
するゲート絶縁膜（16）上のゲート電極（17）が任意に
その設計上の要素を全く自由に受け入れて、Ｘ方向、Ｙ
方向に配線形成せしめることが可能となった。これは従
来より知られた横方向にチャネル形成領域が形成される
絶縁ゲート型電界効果半導体装置に比べて、プラズマCV
D法を中心として第１の半導体（12）、第２の半導体（1
4）、第３の半導体（15）を順次積層して形成していく
構造を有するとともに、第１の半導体（13）、第２の半
導体（14）、第３の半導体（15）は、実質的なセルフア
ライン構造であるために初めて可能になったもので、そ
の工業的効果はきわめて大きい。

実施例５第４図は第３図（Ｂ）をさらに発展させた本発明の他
の実施例を示したもので、液晶ディスプレイに用いたも
のである。

第４図は第１図に示された２×２のマトリックスセル
に本発明を適用したものである。

第４図において、（Ａ）はその平面図の一部、（Ｂ）
はＡ−Ａ′面における縦断面図を示す。

第４図（Ｂ）において、ガラス基板（１）上に第１の
導電膜（12）が500Åないし3000Åの厚さにＸ方向に形
成されている。これはネサ（SnO₂）またはITO（In₂O₃＋
SnO₂（５％））を用いた透明膜であってもよい。

さらに、この上に第２の半導体（14）、第３の半導体
（15）がＹ方向に形成されている。また、ゲート電極・
リード（17）は、Ｙ方向に形成されており、第３の半導
体（15）に対し液晶用に充填されたキャパシタ（31）の
電極（24）が透明導電膜により形成されている。上側の
ガラス基板（28）下面にも他の透明導電膜（27）があ
る。この導電膜（27）、（24）は、互いに直角にて液晶
が配向するように液晶分子配向膜または配向処理がなさ
れている。この２つの透明の電極（27）、（24）の間に
液晶（26）を充填させている。

各マトリックスの交点を構成する絶縁ゲート型電界効
果半導体装置、たとえば、（10）、（10′）とその出力
に連結するキャパシタ（31）（31′）が第１図に対応し
て第４図（Ａ）、（Ｂ）に示されている。

かくすることにより、一つの絵素、すなわちキャパシ
タ（31）の電極（24）で作られる絵素が1mm²あたり１個
ないし16個も作り得ることができ、また、500×500の平
面ディスプレイも5cmないし20cmで作ることができるよ
うになった。

第４図はこの絶縁ゲート型電界効果半導体装置の出力
に、液晶が充填された一つのキャパシタが直列接続され
たのみであったが、同時にこの表示時間を表示するため
の蓄積用キャパシタ（32）を並列して作ると第５図の示
す如くなる。

実施例６第５図は本発明の積層型絶縁ゲート型半導体装置とキ
ャパシタまたは液晶とを一体化した平面ディスプレイを
構成する図である。

第５図は第４図で示した液晶部（26）、透明導電膜
（27）、上側ガラス基板（28）を図面の簡略化のため省
略したが、この部分は第４図と同様公知の方法で作製す
ればよい。

第５図（Ａ）は一つの絵素に対応する領域の平面図、
（Ｂ）はＡ−Ａ′での縦断面図、（Ｃ）はＢ−Ｂ′での
縦断面図を、それぞれ番号を対応させて示してある。

第５図（Ｃ）の絶縁ゲート型電界効果半導体装置（1
0）の形状より明らかな如く、この絶縁ゲート型電界効
果半導体装置への配向は、実施例２に示した第３図
（Ａ）を主要素として用いたものである。

液晶表示用のキャパシタ（31）の一方の電極（24）
は、第１の半導体（13）と連結しており、第４図の場合
の第３の半導体（15）と連結した場合とその構造を異な
らせている。

また、この第１の半導体（13）は、同時にその下側の
第１の透明導電膜（12）およびゲート絶縁物（32）上に
接地電位である第２の透明導電膜（37）をゲート電極
（17）と同時に設けて得られた電極とにより並列のキャ
パシタ（32）を構成し、液晶表示の表示時間を長くする
ための一助としている。回路的には、第１図にて破線で
示したキャパシタ（32）に対応している。この高移動度
を有する絶縁ゲート型電界効果半導体装置を用いている
ため、そのオン時間が10μ秒ないし100μ秒以下であっ
ても、液晶表示は1m秒ないし100m秒と長くするいわゆる
残光性を持たせることができる。このキャパシタは、絵
素数が10³個ないし10⁴個となり、この走査速度が0.1μ
秒ないし100μ秒となった時、見ている人の目を疲れさ
せないために有効である。

また、この蓄積容量のキャパシタは、ゲート絶縁膜
（16）と同一材料としたことにより、同一バッジ式に何
らの新たな工程を必要とせず作ることができた。しか
し、この容量を小面積で増加するため、窒化珪素ではな
く酸化チタン、酸化タンタルその他強誘電体を用いても
よい。

本発明における第１の半導体（13）に電気的に連結さ
れた他の電極（24）は、電極穴（39）を介して設けられ
ている。これら絶縁ゲート型電界効果半導体装置（10）
上にポリイミド樹脂（PIQ）等の層間絶縁物を１μｍな
いし３μｍの厚さに設け、それを選択的にリソグラフィ
技術により設ければよい。

この電極（24）が設計の仕様に従って一つの絵素の大
きさを決定する。カリキュレータ等においては、0.1mm
ないし5mm角または矩形、数字の１セグメントに対応し
ている。しかし、第１図の如き走査型のマトリックス構
成をさせる方式において、１μｍないし50μｍをマトリ
ックス状として、たとえば、500×500とすればよい。

液晶表示部は、この電極の上方と他方をネサ膜等の透
明電極（27）をそれぞれの電極に液晶分子配向膜を形成
させて有せしめて対抗配置させ、そこにたとえば、ネマ
チック型の液晶部（26）を注入して設けた。

また、このディスプレイをカラー表示してもよい。さ
らに、たとえば、これらの絵素が三重に重ね合わされて
作られてもよい。そして、赤緑黄の３つの要素を交互に
配列せしめればよい。

第５図で明らかな如く、本発明は、基板（１）上に複
数の絶縁ゲート型電界効果半導体装置、キャパシタ、抵
抗、または同時にサンドウィッチ構造として液晶表示の
平面パネルを設けたことを特徴としている。

加えて、従来と異なり、絶縁基板上に完全に他の絵素
とアイソレイトして絶縁ゲート型電界効果半導体装置を
設けていくことは、きわめて大きな特徴である。特に、
この全工程を600℃以下、たとえば、300℃以下の温度で
作ることが可能であることは、このパネルを大面積とし
ても熱歪の影響を受けにくいという大きな特徴を有して
いる。

加えて、本発明の半導体装置は、非単結晶構造を中心
としており、特に、セミアモルファス半導体というアモ
ルファスと単結晶との中間構造であって、かつ600℃ま
での熱エネルギーに対して安定なことが本発明の他の特
徴である。

特に、このセミアモルファス半導体は、Ｘ線回析法に
より調べると、10Åないし100Åの大きなマイクロクリ
スタル構造の格子歪を有する非単結晶半導体であり、そ
の製造に、500KHzないし3GHzの誘導エネルギーを使って
も、温度が300℃までで十分であり、加えてその電子・
ホールの拡散長がアモルファス珪素の100倍ないし10³倍
も大きいという物性的特性を有している。かかる非単結
晶半導体を基板上に積層する構造により絶縁ゲート型電
界効果半導体装置を設けたこと、加えてここを電流が縦
方向に流れるため、チャネル長が0.1μｍないし１μｍ
のマイクロチャネル型絶縁ゲート型電界効果半導体装置
を高精度のフォトリソグラフィ技術を用いずに作ること
がきわめて大きな特徴である。

さらに、本発明において、絶縁ゲート型電界効果半導
体装置としての特性は、セミアモルファス半導体の特性
にかんがみ、そのスレッシュホールト電圧（V_th）、た
とえば、ドープをイオン注入法で行うのではなく、第２
の半導体に添加する不純物の添加量と加える高周波パワ
ーにより制御する点も特徴である。

そのため、耐圧20ないし30V、V_G＝−４ないし4Vを±
0.2Vの範囲で制御できた。さらに、チャネル長は、0.1
μｍないし１μｍのマイクロチャネルとし、非単結晶半
導体を用いてこれまでの単結晶型の絶縁ゲート型半導体
装置の1/5ないし1/50としたにもかかわらず、良好な周
波数特性を得ることができた。

また、ソース領域またはドレイン領域を構成する第１
の半導体または第３の半導体に酸素または窒素を２モル
％ないし20モル％（原子％）、また炭素を５モル％ない
し30モル％（原子％）添加すると、逆方向に10Vを加え
ても１μＡ以下のリークしかなく、第２図に示した構造
においては同様に逆方向にリークが少なく、また第２の
半導体、第３の半導体のエッチングの際、第１の半導体
をオーバーエッチしてしまうことを防ぎ、プロセス上も
好ましかった。この低リーク特性は、無添加の場合に比
べて1/10倍ないし1/10²倍もリークが少なかった。この
リークが少ないことが第１図のマトリックス構造を実施
する時、きわめて有効であることは当然である。

さらに、この逆方向リークは、この積層型の第１の半
導体、第２の半導体、第３の半導体をともにアモルファ
ス珪素の半導体のみで作った場合、逆方向バイヤスを10
V加えると1mA以上あったが、これをセミアモルファス半
導体とすると５μＡないし50μＡにまで下がった。それ
は第１の半導体、第３の半導体のP⁺またはN₊型の半導体
におけるＢ、Ｐの不純物が置換型に配位し、そのイオン
化率が単結晶と同じく4N以上となったこと、およびその
活性化エネルギーもアモルファスの場合の0.2eVないし
0.3eVより0.005eVないし0.001eVと小さくなり、電気伝
導度もアモルファスシリコンの10^-5（Ωcm）^-1ないし10
^-3（Ωcm）^-1に対し10^-2（Ωcm）^-1ないし10⁺¹（Ωcm）
^-1ときわめて大きくなったことにある。

このため、一度配位した不純物が積層中にアウトディ
フュージョンせず、結果として接合がきれいにできたこ
とによる。

さらに、かかる積層型の絶縁ゲート型電界効果半導体
装置のため、従来のように高精度のフォトリソグラフィ
技術を用いることなく、基板特に絶縁基板上に複数個の
絶縁ゲート型電界効果半導体装置、抵抗、キャパシタを
作ることが可能になった。そして、液晶表示ディスプレ
イにまで発展させることが可能となった。

本発明における半導体は珪素、絶縁体は、酸化珪素ま
たは窒化珪素を用いた。

〔発明の効果〕

本発明によれば、絶縁ゲート型電界効果半導体装置に
おけるソース領域またはドレイン領域の酸素または窒素
が２モル％ないし20モル％、また炭素が５モル％ないし
30モル％というチャネル形成領域の珪素半導体に比べて
高濃度に添加されていると共に、電気伝導度が10^-2（Ω
cm）^-1ないし10⁺¹（Ωcm）^-1である結晶構造を有するア
モルファス半導体から構成されるため、非単結晶半導体
よりも単結晶半導体に近い電気伝導度を得ることができ
た。このため、本発明の絶縁ゲート型電界効果半導体装
置は、高い周波数に対応した高速動作が可能となった。

また、本発明によれば、ソース領域およびドレイン領
域にチャネル形成領域に酸素または窒素が２モル％ない
し20モル％、また炭素が５モル％ないし30モル％という
珪素半導体に比べて高濃度に添加されているため、ソー
ス領域、ドレイン領域とチャネル形成領域との接合での
リーク電流を減少させることができる。

【図面の簡単な説明】

第１図は本発明の実施例で、絶縁ゲート型電界効果半導
体装置、インバータ抵抗、キャパシタ、または絶縁ゲー
ト型電界効果半導体装置とキャパシタとを絵素としたマ
トリックス構造の等価回路を説明するための図である。第２図（Ａ）ないし（Ｅ）は本発明の一実施例で、積層
型絶縁ゲート型電界効果半導体装置の縦断面図およびそ
の製造工程を示したものである。第３図（Ａ）ないし（Ｃ）は第２図に示した実施例１を
同様の製造方法に従って作製した本発明の他の実施例を
示す。第４図は第３図（Ｂ）をさらに発展させた本発明の他の
実施例を示したもので、液晶ディスプレイに用いたもの
である。第５図は本発明の積層型絶縁ゲート型半導体装置とキャ
パシタまたは液晶とを一体化した平面ディスプレイを構
成する図である。１……基板２……透明導電膜３……第１の半導体４……第２の半導体５……第３の半導体６……絶縁膜７、８……電極穴９……チャネル形成領域 10……絶縁ゲート型電界効果半導体装置 12……第１の導電膜 13……第１の半導体 14……第２の半導体 15……第３の半導体 16……ゲート絶縁膜 17……ゲート電極

Claims

(57)【特許請求の範囲】

【請求項１】絶縁基板上に形成された導電膜と、当該導
電膜上に形成されたソース領域またはドレイン領域と、
当該ソース領域またはドレイン領域上に形成されたチャ
ネル形成領域と、当該チャネル形成領域上に形成された
ドレイン領域またはソース領域と、これらのソース領
域、ドレイン領域、およびチャネル形成領域を覆うゲー
ト絶縁膜を介して設けられたゲート電極と、から構成さ
れる絶縁ゲート型電界効果半導体装置が形成された半導
体装置において、真性または実質的に真性の珪素からなるチャネル形成領
域と、酸素または窒素が２モル％ないし20モル％、また炭素が
５モル％ないし30モル％添加されていると共に、電気伝
導度が10^-2（Ωcm）^-1ないし10⁺¹（Ωcm）^-1である結晶
構造を有するアモルファス半導体からなるソース領域ま
たはドレイン領域と、から構成されたことを特徴とする半導体装置。