JP2616755B2

JP2616755B2 - 半導体装置

Info

Publication number: JP2616755B2
Application number: JP56170283A
Authority: JP
Inventors: 舜平山崎
Original assignee: 株式会社半導体エネルギー研究所
Priority date: 1981-10-23
Filing date: 1981-10-23
Publication date: 1997-06-04
Anticipated expiration: 2012-06-04
Also published as: JPS5871663A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、液晶表示型のディスプレイ装置に適用して
好適な半導体装置、特に基板上に絶縁ゲイト型半導体装
置と液晶表示部とを組み合わせてマトリックス化させた
半導体装置に関する。

〔従来の技術及びその問題点〕

従来、平面型の固体表示装置として、平行なガラス板
内に電極を設けて、この電極間に液晶を注入した液晶表
示装置が知られている。

この液晶表示装置は、その表示部の絵素数は20〜200
までが限界であり、それ以上とする場合はこの表示部よ
り外に取り出す端子が絵素の数だけ必要になってしまう
ため、全く実用に供することができなかった。

このため、この絵素をマトリックス構成させ、任意の
絵素を制御してオンまたはオフ状態にするには、その絵
素に対応した絶縁ゲイト型半導体装置と液晶表示部と蓄
積用容量からなることを必要としていた。

そして、前記絶縁ゲイト型半導体装置に制御信号を与
えて、それに対応した絵素をオンオフさせたものであ
る。

第１図に示すように、前記液晶表示部は一対の電極と
その間の液晶材料よりなるが、その等価回路としてキャ
パシタ（31）、（31′）にて示すことができる。第１図
には、前記絶縁ゲイト型半導体装置とキャパシタ（3
1）、（31′）とを、２×２のマトリックス（40）に構
成した例を示している。

第１図において、前記マトリックス（40）は一つの絶
縁ゲイト型半導体装置（10）と一つのキャパシタ（31）
と一つの蓄積容量（32）とにより一つの絵素を構成させ
ている。この蓄積容量（32）と液晶表示部のキャパシタ
（31）とが互いに電気的に並列接続されている。

これを行にビット線（51）、（51′）に連結し、他方
ゲイトを列にワード線（41）、（41′）に連結してい
る。

すると、例えばビット線（51）、ワード線（41）を
“1"とし、ビット線（51′）、ワード線（41′）を“0"
とすると、（1,1）番地のみを選択してオンし、電気的
にキャパシタ（31）として等価的に示される液晶表示を
選択的にオン状態にすることができる。

なお、第１図には、絶縁ゲイト型半導体装置を構成す
る基板と同一基板上に、マトリクス構成させて絵素を駆
動するためのデコーダ、ドライバーを構成せしめるた
め、他の絶縁ゲイト型半導体装置（50）、インバータ
（60）、抵抗（70）を設けることを等価回路にて示して
いる。

〔発明が解決しようとする課題〕

従来、前記液晶表示装置の駆動に用いる絶縁ゲイト型
半導体装置において、逆スタガ型のTFTアレイを作成す
るに際し、ゲイト絶縁膜を形成する際に蓄積容量用の絶
縁膜を同時に形成し、ゲイト電極および蓄積容量用の電
極が別個にガラス基板上に形成され、その上にゲイト絶
縁膜および蓄積容量用の絶縁膜を形成するものが知られ
ている（特開昭54-108595号公報参照）。

しかし、このような構造では、蓄積容量を液晶表示部
と絶縁ゲイト型半導体装置のソース領域またはドレイン
領域の一方と接地とに並列接続させる際、ゲート線とは
別に蓄積容量用端子を引き出す必要があり、配線構造が
厳しく配線容量が増大する。

さらに、蓄積容量を形成する電極の面積でその容量が
決まり、その容量の値に限界が生じ、容量の増大と開口
率の向上とを同時に達成することが困難である。

本発明は、前記問題点に鑑み、蓄積容量を設けた液体
表示装置を駆動する絶縁ゲイト型半導体装置の配線構造
を簡略化できる半導体装置を提供する点にある。

第２図には、本発明に用いる絶縁ゲイト型半導体装置
の縦断面およびその製造工程を示している。

第２図に示すように、絶縁基板例えばガラス基板
（１）上にＰまたはＮ型の導電型を有する第１の半導体
（２）を形成する。この第１の半導体（２）を第１のフ
ォトマスクを用いて任意の形状にパターン形成し、例
えば横方向の導電型とするリードを形成せしめた。さら
にこの第１の半導体（２）の上に真性またはＮ^-または
Ｐ^-型の第２の半導体（４）を形成した。さらに前記第
１の半導体（２）と一対を構成してソース、ドレインと
するために、該第１の半導体（２）と同一導電型を有す
る第３の半導体（５）を積層して設けた。

前記各半導体は、前記基板（１）上にシランのグロー
放電法またはアーク放電法を利用して室温〜500℃の温
度にて設けたもので、アモルファスまたは５〜100Åの
大きさの微結晶性を有するセミアモルファス、または50
〜500Åの微結晶（マイクロポリクリスタル）またはこ
れを含む多結晶構造のいわゆる非単結晶の珪素半導体を
用いている。

以下、本発明では半導体として前記セミアモルファス
半導体を用いた例で説明するが、他の非単結晶半導体を
利用することもできる。

さらに、第２図において、フォトリソグラフィ技術に
よりフォトマスクを用いて第３の半導体（５）を選択
的に除去し、さらにこの第３の半導体（５）をマスクと
して第２の半導体（４）を除去して第２の半導体（４）
と第３の半導体（５）とを概略同一形状とした。

さらに、前記第３の半導体（５）の上に、第２図
（Ｂ）において、第２図（Ｃ）に示すように寄生容量を
少なくするために厚い絶縁膜をLPCVD法（減圧気相法）
またはプラズマCVD法により0.3〜１μの厚さに酸化珪素
膜を形成しておいても良い。

また、この第３の半導体（５）上にMo、Ｗ、Mo₂Si、
Ｗ₂Siの導電層を0.2〜0.5μ形成し、さらに該導電層の
上にSiO₂を0.3〜１μ形成して第３の半導体（５）の導
電率を向上させることはマトリックス化に有効である。

また、第２図（Ｂ）において側面は絶縁基板（１）表
面上に垂直に形成しても良いが、台形状にテーパエッジ
して、らに積層されるゲイト電極の段差部での段切を除
去することが効果的であった。

特に絶縁基板（１）がガラスの場合、その中に含まれ
るナトリュームなどの可動イオンが長時間のうちに、後
述する絶縁ゲイト型半導体装置のゲイト絶縁膜中に拡散
してしまう可能性が大きい。このため、ゲイト絶縁膜
は、ナトリュームのブロッキング作用を有する窒化珪素
または炭化珪素などを用いた。

前記窒化珪素膜を作るには以下の如にした。すなわ
ち、シランとマイクロ波（2.45GHz）によりイオン化さ
れたアンモニアまたは窒素を0.1〜0.5torrに保持された
反応炉内に導入し、この反応炉内に200〜500℃代表的に
は300℃に反応炉の外側より加熱された基板上に13.56MH
zの高周波プラズマを加えた２段のプラズマCVD法を用い
た。

かくして、前記半導体特に第２の半導体（14）の側周
辺上には、この非単結晶半導体が脱水素化などにより劣
化することのない低温（200〜400℃）でゲイト絶縁膜を
200〜1000Åの厚さに形成せしめることができた。

窒化物気体をマイクロ波（50〜300W）により励起する
ことにより、十分にイオン化すると、会合していたシラ
ンの内部にも被膜形成時に窒素が含浸されるため、ヒス
テリシス特性等がみられず、さらにナトリューム等に対
してもマスク特性を有する好ましい絶縁被膜であった。

また、炭化珪素に関しては、絶縁体とする際にプラズ
マCVD法を用い、テトラメチルシラン（Si（CH₃）₄）に
よる炭化珪素またはアセチレン（Ｃ₂Ｈ₂）による炭素を
プラズマCVD法（0.1〜1torr、基板温度200〜400℃によ
りこのエネルギバンド巾2.5〜3.5eVを形成させることが
できた。

このゲイト絶縁膜（６）、（16）は同時に第１の半導
体（２）、（12）および第３の半導体（５）、（15）の
アイソレイション用膜としても形成せしめた。

さらに第２図（Ｄ）に示すように、第３のフォトリソ
グラフィ技術により第１の半導体（12）に対し電極穴
（８）を、第３の半導体（15）に対し電極穴（７）を形
成し、ゲイト電極に連結する金属または半導体層（Ｐ⁺
またはＮ⁺の導電型の珪素半導体またはSnO₂、ITO等の透
明導電膜）を積層した。

次に、第４のフォトリソグラフィ技術によりこの膜
を選択的にエッチングして、ゲイト電極（17）をゲイト
絶縁物（16）、（16′）上に横方向に積層して設けて作
り、同時に第１の半導体（12）、第３の半導体（15）よ
り電極穴を介して他部の電界効果半導体装置、キャパシ
タ、抵抗へ基板表面または絶縁物（６）上に密接して配
線させた。

第２図（Ｄ）の縦断面図のＡ−Ａ′を横方向よりみる
と、第２図（Ｅ）として示すことができる。両者の符号
はそれぞれ対応している。

本発明の電界効果半導体装置は、主としてセミアモル
ファス半導体を用いた。このセミアモルファス半導体
は、暗伝導度σが10^-6〜10^-3（Ωcm）^-有し、アモルフ
ァス半導体の10^-9〜10^-6（Ωcm）^-に比べて逆に単結晶
または多結晶珪素（シリコン）に近い特性を有している
ためである。

この暗伝導度は不純物を意図的に導入しない実質的に
真性の半導体の半導体において得られた。

しかし、真性（ホウ素により中和した活性化エネルギ
がおよそEg/2になった場合）においては、逆にホールの
移動度がきわめて大きくなり、これらを組み合わせてエ
ンハンスメント型またはディプレッション型のＮまたは
Ｐチャネル電界効果半導体装置を作ることができた。

このセミアモルファス半導体は、格子歪を有するとと
もに0.1〜５モル％（原子％）の濃度を有する不対結合
手の中和用に水素を有しており、この水素の脱ガスを防
ぎ、かつ基板と半導体、電極・リードなどが異種材料の
界面における熱膨張によるストレスを少なくするため、
すべての処理を200〜600℃以下、好ましくは200〜350℃
でするのが良かった。

また、ゲイト電極（17）を第１の半導体（12）または
第３の半導体（15）と同一導電型の半導体およびそれに
Moなどの金属を二重構造とした多層配線構造としても良
い。

かくしてソースまたはドレインを第１の半導体（1
2）、チャネル形成領域を第２の半導体（14）に、ドレ
インまたはソースを第３の半導体（15）にそれぞれ形成
せしめ、チャネル形成領域側面にゲイト絶縁物（16）、
その外側面にゲイト電極（17）を設けた積層型の絶縁ゲ
イト型半導体装置（10）を作ることができた。

この絶縁ゲイト型半導体装置において、チャネル長は
第２の半導体（14）の厚さで決められ、ここでは0.3〜
３μ代表的には１μとした。

それはセミアモルファスまたは多結晶シリコン半導体
の移動度が単結晶とは異なり、その1/5程度しかないた
め、チャネル長を短くして電界効果半導体装置としての
特性を助長させたことにある。

セミアモルファス半導体においては、電子のバルク移
動度が10〜500cm²/V・Ｓの値を有し、ホールの移動度は
0.5〜100cm²/V・Ｓの値を有していた。これらの値は公
知のアモルファス珪素の電子の移動度が0.01cm²/V・
Ｓ、ホールの移動度が0.001cm²/V・Ｓ以下に比べて10〜
10³倍も大きい特徴を有していることを考えると、この
絶縁ゲイト型半導体装置に５〜100Åの大きさのマイク
ロクリスタル構造を有するセミアモルファス半導体また
はそれより結晶粒径の大きい多結晶シリコンを用いるこ
とは、高速応答性、デコーダ・ドライバー回路の駆動用
の絶縁ゲイト型半導体装置の特性としてきわめて重要で
ある。

さらにこの絶縁ゲイト型半導体装置において、電子移
動度がホールに比べて３倍よりも大きく、またアモルフ
ァスシリコンを用いた絶縁ゲイト型半導体装置の50〜10
0倍もあるため、Ｎチャネル型またはCMOS型とするのが
好ましかった。

また前記第２の半導体（14）にはホウ素などのIII価
の不純物を表面部に添加しない実質的に真性の半導体は
Ｎ型であるため、これを第２の半導体の形成時に同時に
0.1〜10PPM添加してＰ型またはＩ型半導体として用いる
ことは、液晶パネルを正の電圧で動作させるためのＮチ
ャネル絶縁ゲイト半導体装置とする時有効であった。

このようにして得られた絶縁ゲイト型半導体装置は、
第２の半導体（14）が実質的に真性の半導体（Ｎ型とな
っている）を用いると、Ｐチャネル絶縁ゲイト型半導体
装置においてはエンハンスメント型、Ｎチャネル絶縁ゲ
イト型半導体装置においてはディプレッション型の動作
モードを得ることができる。

また、前記第２の半導体（14）を真性またはＰ型の半
導体とすると、Ｐチャネル絶縁ゲイト型半導体装置にお
いてはディプレッション型、Ｎチャネル絶縁ゲイト型半
導体装置においてはエンハンスメント型の動作モードを
得ることができる。以下、第１図に示す液晶表示装置を
得るための絶縁ゲイト型半導体装置として、エンハンス
メント型がその絵素を選択する場合使いやすいため、エ
ンハンスメント型の動作をする場合について示す。

ゲイト電極を“1"、ソースまたはドレインを“1"とす
ると、チャネル形成領域を電流が流れオン状態を、また
それぞれ一方または双方が“0"ならばオフ状態を作るこ
とができる。

前記“1"はＮチャネル型絶縁ゲイト型半導体装置では
正の0.5〜10Vの電圧を、“0"は0Vまたはスレッシュホー
ルド電圧以下の電圧を意味する。

Ｐチャネル型の絶縁ゲイト型半導体装置ではその電極
の電圧の極性を正から負に変えれば良い。

これらの論理系は、第１図、第２図におても、また以
下の第３図〜第５図の実施例においても同様である。

また、第１図において周辺のデコーダまたは一般の論
理素子を作ろうとする時、例えば抵抗（70）は第２図
（Ｄ）、（Ｅ）においてゲイトに加える電圧に無関係に
第２の半導体（14）のバルク成分の縦方向の抵抗率で決
められる。すなわちゲイト電極を設けない状態で第１の
半導体（12）、第２の半導体（14）および第３の半導体
（15）を積層すれば良い。またこの抵抗値は第２の半導
体（14）の抵抗率とその厚さ、基板上に占める面積で設
計仕様に従って決めれば良い。

第１図のインバータ（60）においてドライバー（61）
は第２図（Ｄ）の構造とし、さらにそのロード（64）は
第１の半導体（12）、第３の半導体（15）の一方とゲイ
ト電極（17）とを連結したエンハンスメント型またはデ
ィプレッション型の絶縁ゲイト型半導体装置として設け
れば良い。

さらに、このインバータ（60）の出力は、出力端子
（62）より、この基板上に離間して２つの絶縁ゲイト型
半導体装置を積層して複合化すれば良く、入力部は前記
ゲイト電極（17）に対応して設ければ良い。

以上の説明は横チャネル型のTFT（薄膜トランジス
タ）においても同様の結果が期待される。

第３図は前記絶縁ゲイト型半導体装置をマトリクス化
するための配線構造を示している。

第３図（Ａ）は、ガラス基板（１）上の導電層（23）
および該導電層（23）に積層された第１の半導体（12）
が横方向に配線がなされ、ゲイト（17）も同様に横方向
に配線がなされ、他方第３の半導体（15）が前記各横方
向の配線と垂直な方向に配線がなされた場合である。

第３図（Ａ）には、代表的に２つの絶縁ゲイト型半導
体装置（10）および（10′）が示されているが、マトリ
クス化して10²〜10⁴ケを同一基板に配列せしめても良
い。

このマトリクス化するための製造は、フォトリソグラ
フィ用マスクは〜と３種類で良い。

ゲイトの導電層（17）と第３の半導体（15）の上に位
置する導電層との間に寄生容量が発生するのを防止する
ために、酸化珪素（30）が第３の半導体（15）の上に0.
3〜２μの厚さに積層させている。この製造は、前記酸
化珪素（30）をパターニングし、さらに酸化珪素（30）
をマスクとしてその下の第３の半導体（15）、第２の半
導体（14）をエッチングして同一形状に形成する。

第３図（Ｂ）は、絶縁ゲイト半導体装置の配線が第１
の半導体（12）およびその導電層（23）が横方向、また
第３の半導体（15）にコンタクト（21）とにより連結し
た配線（24）が横方向、さらにゲイト（17）が導電層
（23）および配線（24）と垂直な縦方向に配線され、前
記導電層（23）と配線（24）とが層間絶縁物（16）、
（25）により離間して配線せしめたものである。

第３図において、ガラス基板（１）上の第１の導電層
（23）をマスクによりパターニングし、第１の半導体
（12）をマスクによりパターニングし、さらに第２の
半導体（14）および第３の半導体（15）を積層してセル
フアライン的にマスクによりエッチングした。

またゲイト絶縁物（16）を形成した後、その上にゲイ
ト電極（17）、そのリードをマスクにより形成した。
加えて前記層間絶縁物（25）をポリイミド樹脂、PIQな
どにより0.5〜２μの厚さに形成した後、コンタクト穴
（７）を作り、第３の半導体（15）に連結した電極・リ
ードを構成する第２の導電層（24）をマスクにより作
製したものである。

第３図（Ｃ）は、ガラス基板（１）上に第１の導電層
（23）と該第１の導電層（23）に積層される第１の半導
体（12）をマスクにより横方向（Ｘ方向）に延在した
形状を示している。

また、第３の半導体（15）、ゲイト電極・リード（1
7）は図面で垂直方向（Ｙ方向）に示されている。

これは、絶縁ゲイト型半導体装置（10）において、第
２の半導体（14）、第３の半導体（15）をマスクによ
り作り、また第２の半導体（14）及び第３の半導体（1
5）を跨ぐようにして覆ったゲイト（17）をマスクに
より作ったものである。

以上のような構成の絶縁ゲイト型半導体装置は、ソー
スまたはドレインを構成する第１の半導体（12）、ドレ
インまたはソースを構成する第３の半導体（15）、およ
び第２の半導体（14）にチャネル形成領域を形成するゲ
イト絶縁物（16）上のゲイト電極（17）が任意にその設
計上の要素を全く自由に受け入れてＸ方向、Ｙ方向に配
線形成せしめることが可能となる。

以下、このようにして作製された配線構造を備えた絶
縁ゲイト型半導体装置を液晶ディスプレイに適用した例
を第４図に基づきながら説明する。

この例は、第１図に示された２×２のマトリクスセル
に適用したものである。

第４図（Ａ）はその平面図の一部を、第４図（Ｂ）は
第４図（Ａ）のＡ−Ａ′面における縦断面図を示す。

第４図（Ｂ）に示すように、ガラス基板（１）上に第
１の導電層（23）500〜3000Åの厚さにＸ方向に形成さ
れている。この導電層はネサ（SnO₂）を用いた透明膜で
あっても良い。

さらにこの上に第１の半導体（12）がＸ方向に、第２
の半導体（14）および第３の半導体（15）がＹ方向に形
成されている。

またゲイト電極・リード（17）がＹ方向に形成されて
おり、さらに第３の半導体（15）に対し液晶用のキャパ
シタ（31）の電極（24）が透明導電膜により形成されて
おり、該電極（24）は第３の半導体にリード（21）にて
接続されている。

上側ガラス基板（28）の下面にも透明導電膜（27）が
設けられている。

これら導電層（24）、（27）は互いに直角にて液晶が
配向するように液晶分子配向膜を設けるかまたは配向処
理がなされている。そして、これら導電膜は液晶表示装
置の透明電極を構成し、これらの間に液晶（26）を充填
させている。

各マトリクスの交点を構成する電界効果半導体装置
（10）、（10′）とその出力に連結するキャパシタ（3
1）、（31′）が第１図に対応して第４図（Ａ）、
（Ｂ）に示されている。

かくすることにより、一つの絵素すなわちキャパシタ
の電極（24）で作られる絵素が1mm²あたり１〜16個作る
ことができ、また500×500の平面ディスプレイも５〜20
cm^□で作ることができるようになった。

第４図の例は、前記電界効果半導体装置の出力には一
つの液晶によるキャパシタのみであったが、第１図に示
すように、同時にこの表示時間を長くするためのキャパ
シタ（32）を並列接続して作ると、第５図に示すような
本発明の液晶表示装置を作ることができる。

第５図の液晶表示装置は、第４図で示した液晶部（2
6）、透明導電膜（27）、上側ガラス基板（28）が図面
の簡略化のために省略したが、これらの部分は第４図の
液晶表示装置と同様に作製すれば良い。

第５図（Ａ）は一つの絵素に対応する領域の平面図、
第５図（Ｂ）はＡ−Ａ′での縦断面図、第５図（Ｃ）は
Ｂ−Ｂ′での縦断面図である。

第５図（Ｃ）において、電界効果半導体装置（10）の
形状より明らかなように、該電界効果半導体装置への配
向は第３図（Ａ）を主要素として用いたものである。

液晶表示用のキャパシタの一方の電極（24）は、第１
の半導体（12）と接続されており、第４図の場合の第３
の半導体（15）と接続した場合とその構造を異ならせて
いる。

また第１の半導体（12）には、その下側の第１の透明
導電膜（23）およびゲイト絶縁膜（32）上に第２の透明
導電膜（37）をゲイト電極（17）と同時に設けて得られ
た電極とにより構成される並列キャパシタ（32）が連結
されており、液晶表示の表示時間を長くするための一助
としている。

回路的には第１図にて破線で示したキャパシタ（32）
に対応した蓄積容量素子となる。

このキャパシタ（32）により電界効果半導体装置（1
0）のオン時間が10〜1000μ秒であっても液晶表示は１
〜1000m秒と長くするいわゆる残光性を持たせることが
できる。

このキャパシタ（32）を設けると絵素数が10⁴〜10⁵ケ
となり、この走査速度が0.1〜100μ秒となった時、見て
いる人の目を疲れさせないために有効である。

また、ガラス基板上に設けた前記第１の透明導電膜
（23）を一方の電極とする蓄積容量を液晶表示部と同様
に電界効果半導体装置（10）のソースまたはドレインと
接地（GND）間に並列に接続させることにより、これま
で知られていた付加容量方式に比べて配線容量を減らす
ことができる。これによりゲート駆動時の信号の遅延を
減らすことができる。また並列接続させるとともにゲー
ト絶縁膜と同じ材料で作ることにより容量を大きくで
き、結果として開口率を向上させることができる。

また、この蓄積容量のキャパシタ（32）をゲイト絶縁
物（16）と同一材料としたことにより、同一バッジ式に
何らの新たな工程を必要とせずに作ることができた。

そして、この容量を小面積で増加させるために、窒化
珪素ではなく酸化チタン、酸化タンタルその他強誘電体
またはそれらの多層膜を用いても良い。

前記第１の半導体（12）に電気的に連結されている他
の電極（24）は電極穴（39）を介して設けられている。
これら絶縁ゲイト型半導体装置（10）上にポリイミドま
たはPIQ等の層間絶縁膜を１〜３μの厚さに設け、それ
を選択的にフォトリソグラフィ技術により設ければ良
い。

前記電極（24）が設計に仕様に従って一つの絵素の大
きさを決定する。カリキュレータ等においては、0.1〜5
mm^□またはく形、数字の１セグメントに対応している。
また、第１図のごとき走査型のマトリクス構成をさせる
方式において、１〜50μをマトリクス状として例えば50
0×500とすれば良い。

また、このディスプレイをカラー表示してもよい。さ
らに例えば、これらの絵素が三重に重ね合わされて作ら
れてもよい。そして赤緑黄の３つの要素を交互に配列せ
しめればよい。

第４図、第５図で明らかな如く、本発明は基板（１）
上に複数の絶縁ゲイト型半導体装置、キャパシタ、抵抗
または同時にサンドウイッチ構造として液晶表示の平面
パネルを設けたことを特徴としている。

加えて従来と異なり絶縁基板上に完全に他の絵素とア
イソレイトして絶縁ゲイト型半導体装置を積層型に設け
ていくことはきわめて大きな特徴であり、特にこの全工
程を600℃以下、特に300℃以下の温度で作ることが可能
であることは、このパネルが大面積としても熱歪の影響
を受けにくいという大きな特徴を有している。

加えて本発明の絶縁ゲイト型半導体装置を構成する半
導体は、セミアモルファス半導体というアモルファスと
単結晶との中間構造であってかつ600℃までの熱エネル
ギに対して安定な材料を用いることは本発明の他の特徴
である。

特に、このセミアモルファス半導体は、10〜100Åの
大きなマイクロクリスタル構造の格子歪を有する非単結
晶半導体であった。この10〜100Åの粒径はＸ線回折ま
たはレーザラマン分光法における（111）面のピーク特
性はシューラーの式をあてはめて測定評価した。単結晶
シリコンでのピーク値よりずれた場合は格子歪として観
察される。

この製造には500KHz〜3GHzの誘導エネルギを使って
も、温度が300℃までで十分であり、加えてその電子・
ホールの拡散長がアモルファス珪素の100〜10³倍も大き
いという物性的特性を有している。

さらに、本発明において絶縁ゲイト型半導体装置とし
ての特性は、セミアモルファス半導体の特性にかんが
み、そのスレッシュホールド電圧（Ｖ_th）は例えばドー
プをイオン注入法で行うのではなく、第２の半導体（1
4）に添加する不純物の添加量と加える高周波パワーに
より制御する点も特徴である。

そのため耐圧20〜30V、Ｖ_th＝−４〜4Vを±0.2Vの範
囲で制御できた。

また、逆方向リークは、第１の半導体（12）と第２の
半導体（14）との間に窒化珪素（Si₃Ｎ_4-x（０≦Ｘ＜
４）を10〜40Åの厚さに挿入することにより、Ｎ⁺−Ｐ^-
接合またはＰ⁺−Ｎ^-接合のリーク電流は逆方向に10Vの
電圧を加えても10nA以下であった。これは単結晶の逆方
向リークに匹敵する好ましいものであった。

また、第１の半導体（12）に例えば酸素または窒素を
２〜20モル％（原子％）、また炭素を５〜30モル％添加
すると第２図に示した構造においては、同様に逆方向に
リークが少なく、また第２の半導体（14）、第３の半導
体（15）のエッチングの際、第１の半導体をオーバエッ
チングしてしまうことを防ぎ、プロセス上好ましかっ
た。

この低リーク特性は，無添加の場合に比べて、1/10〜
1/10²倍もリークが少なかった。

このリークが少ないことが第１図のマトリツクス構造
を実施する時きわめて有効であることは当然である。

さらにこの逆方向リークは、この積層型の第１、第２
及び第３の半導体をともにアモルファス珪素の半導体の
みで作った場合、逆バイアスを10V加えると1mA以上あっ
たが、これをセミアモルファス半導体とすると５〜50μ
Ａにまで下がった。それは第１の半導体、第３の半導体
のＰ⁺またはＮ⁺型の半導体におけるＢ、Ｐの不純物が置
換型に配位し、そのイオン化率が単結晶と同じく4N以上
となったこと、およびその活性化エネルギもアモルファ
スの場合の0.2〜0.3eVより0.005〜0.001eVと小さくな
り、電気伝導度もアモルファスの10^-5〜10^-2（Ωcm）^-1
に対し10^-1〜10⁺²（Ωcm）^-1ときわめて大きくなったこ
とにある。

このため一度配位した不純物が積層中にアウトディフ
ュージョンせず、結果として接合がきれいにできたこと
による。

そして液晶表示ディスプレイにまで発展させることが
可能となった。

本発明における半導体は、珪素、絶縁体は炭化珪素ま
たは窒化珪素を用いた。また非単結晶半導体においてセ
ミアモルファス半導体ではなく結晶粒径が50〜5000Åの
大きないわゆる多結晶半導体であっても良いことはいう
までもない。

そして、液晶表示部は、第４図に示すものと同様に電
極（24）の上方と他方をネサ膜等の透明電極（27）とを
それぞれの電極に液晶分子配向膜を形成させて有するガ
ラス板（28）とを0.1〜2mmの間隙を有せしめて対向配置
させ、そこに例えばネマチック型の液晶（26）を注入し
て設けた。

前記従来の液晶表示装置は、ゲイト電極及び蓄積容量
用の電極が別個にガラス基板上に形成され、その上にゲ
イト絶縁膜及び蓄積容量用の絶縁膜を形成している。こ
のような配線では蓄積容量を液晶表示部と同様に電界効
果半導体装置のソースまたはドレインの一方と接地とに
並列接続させた際、ゲイト線とは別個に蓄積容量用の端
子を引き出す必要があったが、本発明では液晶表示用の
キャパシタの一方の電極24はソースまたはドレインを構
成する第１の半導体（12）と連結されている。そして、
該第１の半導体（12）は、同時にその下側のガラス基板
上に形成した透明電極膜（23）つまり第１の導電膜を一
方の電極とし、ゲイト絶縁膜32上にゲイト電極（17）と
同時に設けて得られた第２の透明導電膜（37）を他方の
電極とした並列接続キャパシタ（32）を構成して、該キ
ャパシタ（32）を蓄積容量として利用するものである。

このような構成により蓄積容量を液晶表示部と同様に
電界効果半導体装置のソースまたはドレインを構成する
半導体と接地とに並列させることが可能となり、その結
果配線容量が減り、ゲート駆動時の信号の遅延を減らす
ことができる。

さらに、並列接続する蓄積容量は、ゲイト絶縁膜と同
じ材料で作ることにより容量を大きく設計でき、結果と
して開口率を向上させることができる。

【図面の簡単な説明】

第１図は本発明による絶縁ゲイト型半導体装置、インバ
ータ抵抗、キャパシタまたは絶縁ゲイト型半導体装置と
キャパシタとを絵素としたマトリックス構造の等価回
路。第２図は本発明の積層型絶縁ゲイト型半導体装置の作製
工程を示すたて断面図である。第３図は本発明の他の半導体装置を示す。第４図および第５図は本発明の積層型絶縁ゲイト型半導
体装置とキャパシタまたは液晶とを一体化した平面ディ
スプレイを構成する半導体装置を示す。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭56−7481（ＪＰ，Ａ) 特開昭54−108595（ＪＰ，Ａ) 特開昭56−17071（ＪＰ，Ａ) ＥＬＥＣＴＲＯＮＩＣＳＬＥＴＴＥＲＳ 15［６］Ｐ．179−181（1979−３ −15)

Claims

(57)【特許請求の範囲】

【請求項１】ガラス基板上に形成された第１の導電膜
と、前記第１の導電膜上に水素が添加された非単結晶半
導体により形成されたソース領域、チャネル形成領域及
びドレイン領域と、前記チャネル形成領域に密接したゲ
イト絶縁膜と、該ゲイト絶縁膜上に密接したゲイト電極
とを有する絶縁ゲイト型半導体装置と、前記ゲイト絶縁膜と同一材料にて前記第１の導電膜上に
形成された絶縁膜と、該絶縁膜上に前記ゲイト電極と同
一材料にて形成された第２の導電膜とで構成される蓄積
容量と、一対の電極に挟まれた液晶からなる液晶表示部とを備
え、前記一対の電極の一方の電極を前記ソース領域または前
記ドレイン領域に接続して前記液晶表示部と前記蓄積容
量とを電気的に並列接続してなることを特徴とする半導
体装置。
【請求項２】特許請求の範囲第１項において、ゲイト絶
縁膜は、酸化珪素または窒化珪素であることを特徴とす
る半導体装置。