JPH07506909A - 単結晶半導体層に集積された電極および駆動装置を含んだ液晶ディスプレイおよびその製造方法 - Google Patents
単結晶半導体層に集積された電極および駆動装置を含んだ液晶ディスプレイおよびその製造方法Info
- Publication number
- JPH07506909A JPH07506909A JP6517069A JP51706994A JPH07506909A JP H07506909 A JPH07506909 A JP H07506909A JP 6517069 A JP6517069 A JP 6517069A JP 51706994 A JP51706994 A JP 51706994A JP H07506909 A JPH07506909 A JP H07506909A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- plate
- electrode
- layer
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
- G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/13613—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit the semiconductor element being formed on a first substrate and thereafter transferred to the final cell substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
- G02F2202/105—Materials and properties semiconductor single crystal Si
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
単結晶半導体層に集積された電極および駆動装置を含んだ液晶ディスプレイおよ
びその製造方法技術分野
本発明は、液晶装置の分野、特に電極とマイクロ電子電極駆動装置が透明な単結
晶半導体層に集積される高速度の液晶ディスプレイおよびその製造方法に関する
。
背景技術
液晶ディスプレイは液晶材料で充填された密封空間を含む。
前面および後面の電極は空間の反対側に位置され、それぞれ明または暗のいずれ
かを表す2つの別々の偏光状態間で局部的に切換えるため液晶材料に電界を供給
するように選択的に付勢される。
液晶ディスプレイは透過型または反射型構造のいずれかを有することができる。
前面電極は計算機または時計用の数字文字ディスプレイを提供するためにセグメ
ントとして、またはテレビジョン、コンピュータおよび他の応用用の連続的なグ
ラフィック画像を提供するため方形マトリックスに配置されることができる。
1980年12月16日出願の“COMPACT LIQUID CRYSTA
L DISPLAYSYSTEM”と題する米国特許第4.239.346号明
細書は液晶材料で充填されている密封空間を限定する透明な前面および後面プレ
ートを含んだ能動マトリックス液晶ディスプレイ(AMLCD)を開示している
。共通の後面電極は後面プレートの内部表面上に形成され、半導体層は前面プレ
ートの内部表面上で形成される。
透明な酸化インジウム錫(ITO)の前面電極は半導体層の内部表面上に方形マ
トリックスパターンで形成される。薄膜〜IO3FET電極駆動トランジスタと
多結晶シリコンパスラインも半導体層の内部表面で形成され、電極に動作的に接
続される。液晶材料を局部的に分極してグラフィック画像を形成するためにパス
ラインと駆動トランジスタにより電位は選択的に個々の前面電極と後面電極との
間に供給される。
前面プレートと後面プレート用の好ましい材料は液晶材料との反応が無視できる
程度であり、廉価であるガラスである。
単結晶体の(単一の結晶またはバルク)シリコンのエピタキシャル付着がサファ
イヤのような種々の材料上で可能であるが、付着に必要な温度は1.000℃程
度であり、これはガラスの融点を遥かに越えている。さらにガラスの結晶構造は
不規則性が高く、エピタキシャルのシリコン層の成長を促すものではない。
これらの理由でLlo7d氏のディスプレイの前面プレート上のシリコン層はア
モルファスまたは多結晶シリコンの化学蒸着(CVD)により形成されている。
これらの材料のCVDは低温で行われることができ、プレートのガラス材料の不
規則な結晶構造により悪影響されない。
しかしながら、多結晶体シリコンのキャリアの移動度は単結晶シリコンの1/8
てあり、アモルファスシリコンの移動度は単結晶シリコンの1/100である。
マイクロ電子装置の動作速度は移動度に直線的に比例する。多結晶およびアモル
ファスシリコンの低い移動度は電極駆動トランジスタとこれらが具備されるディ
スプレイの動作速度を限定する。
発明の開示
本発明によると、二酸化シリコンのエツチング停止層が単結晶体のシリコン層の
内部表面上に形成され、シリコン支持体ウェハはそのエツチング停止層に結合さ
れている。単結晶層の露出された外部表面は均一に約4マイクロメートルに薄く
される。
多重にドープした領域の形態の前面電極と電極用のトランジスタ装置は単結晶体
の層の外部表面に集積される。前面プレートは単結晶層の外部表面に結合され、
支持体ウェハは除去される。
エツチング停止層の中心部分は単結晶体の層の内部表面から除去され、単結晶体
の層の露出された中心部分はプラズマ補助化学エツチングを使用して約400オ
ングストロームの均一な厚さに薄くされる。そこに形成される後面電極を有する
後面プレートは液晶材料で充填される前面および後面電極間の密封空間を限定す
るために単結晶体の層の内部表面のエツチングされていない周囲部分に接着され
る。
本発明の単結晶シリコン層中に形成される電極駆動トランジスタは前述したよう
に多結晶およびアモルファスシリコンで形成されるそれに匹敵するトランジスタ
よりも非常に高いキャリア移動度を有する。高い移動度は単位接合面積当りの高
い電流を可能にし、トランジスタ寸法の減少を可能にし、解像度の増加と充填係
数(能動領域とディスプレイの全域との比)を与える。
さらに、薄い多量にドープされた領域からなる前面電極と単結晶シリコン層は従
来技術のITO電極よりも耐久性があり、本発明のディスプレイに改良された信
頼性を与え、製造が容易である。
本発明のこれらおよび他の特徴、利点は添付図面を伴った後述の詳細な説明より
当業者に明白になるであろう。
発明の実施の最良モード
図1乃至図3で示されているように本発明を実施する液晶ディスプレイ10は前
面または外部表面12aと後面または内部表面12bとを有するガラスの前面プ
レー[2(観察者と面する)と前面または内部表面14aと後面または外部表面
14bとを有するガラスの後面プレート14を含む。後面電極16は後面プレー
ト14の内部表面14a上に形成され、透明な前面電極2゜を含んだ複数のユニ
ットセル18はエポキシのような透明な接着剤22により前面プレート12の内
部表面12bに接着される。
プレート12.14はその間の予め定められた空間を間に挟み、液晶材料26で
充填されているその間の密封空間24を限定するため周辺端部で密封される。デ
ィスプレイlOは透過型とすることができ、この場合プレート14と後面電極1
6は透明である。
代りにディスプレイlOは反射型であれば、プレート14と後面電極16は反射
性に形成されるか反射器(図示せず)が電極16の後部に設けられる。
後面電極16とセル18は本発明の技術的範囲内の任意の所望の構造で配置され
ることができる。図2で示されているような好ましい構造ではセル18は能動マ
トリックス液晶ディスプレイ(AMLCD)を形成するように方形格子アレイに
配置される。その代りに図示されていないが電極は数字または文字を形成するた
め選択的に切換えられる部品として整列されることができる。
電極20は個々に選択的に2つの別々の電圧間で切換えられることができ、従っ
て電極20と電極16との間の電界は液晶材料26の局部的偏光が2つの別々の
状態間で切換えさせる。1以上の偏光板(図示せず)は材料26を通過する光の
偏光用に設けられ、その結果、材料26は2つの偏光状態で明と暗にそれぞれ見
える。
本発明によると単結晶(単一結晶またはバルク)半導体層28はプレート12.
14の間に挟まれ、前面または外部表面28a。
後面または内部表面28bを有する。半導体層28の好ましい材料はシリコンで
あるが、砒化ガリウムまたはテルル化カドミウムのような他の半導体材料も本発
明の技術的範囲内で使用されることができる。
半導体層28の外部表面28aは接着剤22により前面プレート12の内部表面
12bに接着される。層28の内部表面28bは後面14方向に延在する連続的
な突出部を形成する薄い中心部分28Cと厚い周辺部分28dを有する。薄い二
酸化シリコン層30は接着剤32により後面プレート14の内部表面14aに密
封して接着される周辺部分28d上に形成される。
周辺部分28dは周辺密封部として動作し、従って空間24は半導体層28の内
部表面28bの中心および円周部分28c、28dと(後面電極16がその上で
形成されている)後面プレート14の内部表面14aとの間で限定され、液晶材
料24は電極16と20との間に配置されている。
田辺部分28dも予め定められた高さを有するスペーサを構成し、従ってプレー
ト12.14の内部表面12bと14aの間の空間と空間24の厚さは予め定め
られた選択された値を有する。
図2で示されているようにユニットセル18は方形のマトリックス構造で配置さ
れている。16個のセル18(その1つのセル18が図3で示されている)は4
×4マトリツクスで配置されている。セル18の数は本発明の技術的範囲内で限
定されていない。実際のディスプレイは例えば512X512のマトリックスで
配置されている262.144のユニットセルを含む。
図2で示されているように、ディスプレイ10は半導体層28の外部表面28a
上で形成される4つの行選択パスライン34と4つの列選択パスライン36を含
む。ライン34.36は示されているようにアルミニウムが付着されてもよく、
代りに半導体層28の材料中の導電性の多結晶体ラインとして形成されることも
できる。
外部行駆動装置38は選択信号を逐次的に行選択ライン34に供給する。列駆動
装置40は信号を選択された行の個々のセル18用の偏光状態(明または暗のデ
ィスプレイ領域)を示す列選択ライン36に供給する。この方法で行は逐次的に
画素化されたグラフィック画像を生成するため走査される。
図3で示されているように例示的な行選択ライン34が各セル18のマイクロ電
子薄膜MOSFET電極駆動装置トランジスタ42のゲートに接続されており、
列選択ライン36はトランジスタ42のソースに接続されている。トランジスタ
42のドレインは電極20に接続されている。図示されていないがトランジスタ
42のドレインに接続されている蓄積キャパシタが設けられてもよい。
行選択信号はトランジスタ42をオンに切換え、これはソースからドレイン、さ
らに電極20へ列選択信号をゲートする。
列選択信号は2つの別々の値の1つを有し、これは電極16,20が液晶材料2
6を対応する状態に偏光する局部電界を生成させ、この対応する状態では列選択
信号の値により明または暗に見える。
電極20は導電性レベルに高ドープされた半導体!28の前面表面28aの各領
域として形成されるのが好ましい。しかしながら、表面28a上に電極20を化
学付着することは本発明の技術的範囲内である。
電極駆動トランジスタ42も集積マイクロ電子構造を電極2゜と選択ライン34
.36と共に構成するため薄膜エンファンスメントMO5FETとして半導体層
28の前面表面28a上に形成される。トランジスタ42の例示的な構造が図4
で示されており、イオン注入のような適切な処理によりNまたはP導電型にドー
プされたチャンネル42aを含む。
絶縁性ゲートの酸化@ 42 bはチャンネル42aを覆って付着される。タブ
34aはトランジスタ42のゲートを構成するため酸化@42b上に行選択ライ
ン34から延在する。タブ36aはソースを構成するためチャンネル42aの左
端部(図4で観察されているように)上に列選択ライン36から延在する。タブ
20aはドレインを構成するためチャンネル42aの右端部上に電極20から延
在する。
さらに図1で示されているように、穴が駆動装置38.40への選択ライン34
.36の接続を可能にするため半導体層28を通じてエツチングされてもよい。
示されている例では傾斜した孔28eはワイヤ結合44か最左端の行選択ライン
36に接続されることを可能にするため層28の左端部を通って形成される。
本発明の単結晶体のシリコン層28で形成される電極駆動トランジスタ42は従
来技術の多結晶およびアモルファスシリコンで形成された対応するトランジスタ
よりも非常に高いキャリア移動度を有する。高い移動度は単位接合面積当り高い
電流を可能にし、トランジスタの寸法を少なくし、解像度と充填係数(能動領域
とディスプレイ全域との比)の増加を与えることを可能にする。
薄い単結晶シリコン層28の中心部28cの高ドープされた領域からなる前面電
極20は、従来技術のITO電極よりも耐久性に優れ、本発明のディスプレイl
Oに改良された信頼性を与え、製造が容易である。さらに電極20、選択ライン
34.36およびトランジスタ42はプレート12と接着剤22により密封され
、従ってこれらを液晶材料26との化学反応から保護する。
ディスプレイlOの製造方法が図5乃至10で示されている。
図5では結合構造50が単結晶シリコン層28を含んで与えられており、二酸化
シリコン層30は内部表面28b上で形成されている。電気防食用支持体ウェハ
52は酸化層30に結合されている。
単結晶体のシリコンFf!I28は3.7〜6マイクロメードルの厚さを有し、
好ましい値は4マイクロメートルである。支持体ウェハ52はシリコンで形成さ
れることが好ましく、525マイクロメートルの厚さを有し、標準的なシリコン
処理工程を経て単結晶シリコン層28を支持するのに十分耐久性をもたせる。二
酸化シリコン層30は典型的に1マイクロメートルの厚さである。
構造50は支持体ウェハ52程度の厚さを有するウェハの形態で単結晶体のシリ
コン層28を最初に与えることにより製造される。層28は二酸化シリコン層3
0を形成するために酸化される。ウェハは接着剤の仲介を伴ってまたは仲介せず
に押付けられ、層28の外部表面28aは所望の厚さに薄くされる。
単結晶シリコン層28を薄くする好ましい方法は、米国特許明細書に開示されて
いるようにプラズマ補助化学エツチング(PAGE)であり、これは外部表面2
8aが平坦化され、層28の厚さの均一性を高くすることを可能にする。本発明
の実施に適切な構造50は例えば日本の東京の信越半導体(SEH)から市場で
得られる。
図6の段階ではユニットセル18と選択ライン34.36が標準的なシリコン処
理技術を使用して矢印54により示されているように1@28の前表面28a上
で形成される。図6の段階は明瞭には示されていないが、トランジスタ42用の
光遮断遮蔽体のような付加的なマイクロ電子装置または構造の形態を含んでもよ
い。
図7は構造50が図6の方向から反転され、接着剤32を使用して前面プレート
12に結合されている状態を示している。
図8ではキャリアウェハ52は二酸化シリコン層30が溶解しないエッチ剤を使
用して除去される。好ましいエツチング剤は水酸化カリウム(K OH)であり
、層30はエツチング停止層として動作する。フォトレジスト層56は標準的な
フォトリソグラフ技術を使用して層30の周囲で形成され、二酸化シリコン層3
0の中心部はシリコン層28を露出するため矢印58により示されているように
エツチングされる。
図9で示されているように単結晶シリコン層28の中心部28Cは矢印60によ
り示されているPAGE処理を用いて約300−600オングストローム、好ま
しくは400オングストロームに薄くされる。部分28cの最終的な厚さはディ
スプレイ10の所望の色に依存する。傾斜した孔44は層28を経てエツチング
され、ワイヤ結合44は列選択ライン36に接続される。
後面プレート14は図9で示されているように層28の周辺部分28dに接着さ
れ、空間24は図1で示されているようにディスプレイlOを生成するため液晶
材料26で充填される。二酸化シリコン層30は後面プレート14の構造前に除
去されてもよく、または示されているように維持されてもよい。
図10は単結晶シリコン層が72で示されている本発明を実施する変形された液
晶ディスプレイ70を示している。ディスプレイ70ではフォトレジストパター
ン(図示せず)が層72上で形成され、層72と接着剤32の部分は駆動トラン
ジスタ42と選択ライン34.36が形成されるアイランド74とアイランド7
4の間の開口アロとを生成するため図9の段階で完全にエツチングされる。
透明な電極78は開口アロにITOを付着し動作的にトランジスタ42に接続す
ることによりプレート12の内部表面12bで形成される。ディスプレイ70は
ITO電極78がドープしたシリコン電極20よりも透過性があるように作られ
ることができる応用で好ましい。
本発明の幾つかの図示的な実施例が示され説明されたが、種々の変形および代り
の実施例が本発明の技術的範囲を逸脱することなく当業者により行われる。従っ
て本発明は特に説明された図示的な実施例だけに限定される。種々の変形が考察
され請求の範囲で限定されているように本発明の技術的範囲を逸脱することなく
行われることができる。
図面の簡単な説明
図1は本発明を実施した液晶ディスプレイを示している簡単な断面図である。
図2は前面電極の装置、電極駆動トランジスタ、およびディスプレイのパスライ
ンの配置を示した図である。
図3は拡大寸法でのディスプレイのユニットセルを示した図である。
図4はディスプレイの単一の電極駆動トランジスタ装置を示した図である。
図5乃至9は本発明のディスプレイの製造方法を示した簡単な断面図である。
図10は本発明のディスプレイの変形した実施例を示している簡単な断面図であ
る。
手続補正書
平成 6年11月1日
特3+(庁長官 高 島 章 殿
1、事件の表示
特願平6−517069号
2、発明の名称
単結晶半導体層に集積された電極および駆動装置を含んだ液晶ディスプレイおよ
びその製造方法
3、補正をする者
事件との関係 特許出願人
名称 ヒユーズ・エアクラフト・カンノくニー4、代理人
東京都千代田区霞が関3丁目7番2号
鈴榮内外国特許事務所内
5、自発補正
6、補正により減少する請求項の数
7、補正の対象
請求の範囲
8、補正の内容
請求の範囲を別紙のとおり訂正する。
請求の範囲
(1)内部表面と外部表面とを有する透明な第1のプレートと、第1のプレート
の前記内部表面に外部表面が透明に接着されている内部および外部表面を有する
単結晶半導体層と、
第1のプレートの前記内部表面に接着されている透明な第1の電極と、半導体層
の前記外部表面上に形成さ振動作的に第1の電極に接続されているマイクロ電子
駆動装置と、
内部表面と外部表面を有する第2のプレートと、第2のプレートの前記内部表面
上に形成されている第2の電極と、予め定められた間隔により第1、第2のプレ
ートの前記内部表面を隔てるスペーサ手段と、
第1、第2の電極間の密封空間を限定するために第1、第2のプレート周辺で周
囲部分の密封を行う密封手段と、
前記空間に配置された液晶材料とを具備する液晶ディスプレイ。
(2)第1の電極が半導体層の前記外部表面に形成される多産にドープされた領
域を有している請求項1記載のディスプレイ。
(3)半導体層が駆動装置が形成されているアイランドを有する請求項1記載の
ディスプレイ。
(4)半導体層が横方向に前記アイランドから隔てられている形成された開口を
有し、
第1の電極が前記開口中で第1のプレートの前記内部表面に接着されている請求
項4譚のディスプレイ。
(5)前記空間を限定する半導体層の中心部が約300乃至600オングストロ
ームの厚さを有する請求項1記載のディスプレイ。
(6)半導体層がシリコンから形成されている請求項1記載のディスプレイ。
(7)スペーサ手段が半導体層の前記内部表面から第2のプレートの前記内部表
面に延在する突出部を具備し、前記予め定められた空間に対応する高さを有する
請求項1記載のディスプレイ。
(8)スペーサ手段と密封手段との組合せが、半導体の前記内部表面から第2の
プレートの前記内部表面に延在する連続的な周辺の突出部を具備し、前記予め定
められた空間に対応する高さを有している請求項1紀載のディスプレイ。
フロントページの続き
(72)発明者 シールズ、スチーブン・イーアメリカ合衆国、カリフォルニア
州
92122、サン・ディエゴ、オナース・ドライブ 5826
(72)発明者 マーシュ、オグデン・ジェイアメリカ合衆国、カリフォルニア
州
92008、カールスパッド、ホライズン・ドライブ 4306
Claims (25)
- (1)内部表面と外部表面とを有する透明な第1のプレートと、 第1のプレートの前記内部表面に外部表面が透明に接着されている内部および外 部表面を有する単結晶半導体層と、第1のプレートの前記内部表面に接着されて いる透明な第1の電極と、 半導体層の前記外部表面上に形成され、動作的に第1の電極に接続されているマ イクロ電子駆動装置と、内部表面と外部表面を有する第2のプレートと、第2の プレートの前記内部表面上に形成されている第2の電極と、 予め定められた間隔により第1、第2のプレートの前記内部表面を隔てるスペー サ手段と、 第1、第2の電極間の密封空間を限定するために第1、第2のプレート周辺で周 囲部分の密封を行う密封手段と、前記空間に配置された液晶材料とを具備する液 晶ディスプレイ。
- (2)第1の電極が半導体層の前記外部表面に形成される多量にドープされた領 域を有している請求項1記載のディスプレイ。
- (3)半導体層が駆動装置が形成されているアイランドを有する請求項1記載の ディスプレイ。
- (4)半導体層が横方向に前記アイランドから隔てられている形成された開口を 有し、 第1の電極が前記開口中で第1のプレートの前記内部表面に接着されている請求 項3記載のディスプレイ。
- (5)前記空間を限定する半導体層の中心部が約300乃至600オングストロ ームの厚さを有する請求項1記載のディスプレイ。
- (6)半導体層がシリコンから形成されている請求項1記載のディスプレイ。
- (7)スペーサ手段が半導体層の前記内部表面から第2のプレートの前記内部表 面に延在する突出部を具備し、前記予め定められた空間に対応する高さを有する 請求項1記載のディスプレイ。
- (8)スペーサ手段と密封手段との組合せが、半導体の前記内部表面から第2の プレートの前記内部表面に延在する連続的な周辺の突出部を具備し、前記予め定 められた空間に対応する高さを有している請求項1記載のディスプレイ。
- (9)プレートと、 単結晶体の半導体層と、 半導体層の表面をプレートに結合する接着剤と、半導体層の前記表面上に形成さ れるマイクロ電子回路手段とを具備するマイクロ電子構造。
- (10)マイクロ電子回路手段が、 電極と、 動作的に電極に接続されるマイクロ電子駆動装置とを具備する請求項9記載の構 造。
- (11)電極が半導体層の前記表面で形成される重厚にドープされた領域を具備 する請求項10記載の構造。
- (12)半導体層の中心部分が約300−600オングストロームの厚さを有す る請求項9記載の構造。
- (13)半導体層がシリコンから形成されている請求項9記載の構造。
- (14)(a)キャリアと、 第1の表面と第2の表面とを有する単結晶体の半導体層を含む材料を提供し、半 導体層の前記第2の表面はキャリアに結合し、 (b)半導体層の前記第1の表面上のマイクロ電子装置を形成し、 (c)半導体層の前記第1の表面をプレートに接著し、(d)半導体層の前記第 2の表面からキャリアを除去する段階を有する半導体構造の製造方法。
- (15)(e)半導体層の前記第2の表面の少なくとも1つの中心部を薄くする 段階を段階(d)の後に行う請求項14記載の方法。
- (16)段階(e)がプラズマ補助化学エッチングを具備する請求項15記載の 方法。
- (17)段階(e)が厚さ約300−600オングストロームに半導体層の前記 第2の表面を薄くすることを含む請求項15記載の方法。
- (18)半導体層が少なくとも1マイクロメートルの厚さを有するように段階( a)が材料を提供することを含む請求項17記載の方法。
- (19)キャリアが約525マイクロメートルの厚さを有するように段階(a) が材料を提供することを含む請求項17記載の方法。
- (20)半導体層がシリコンで形成されるように段階(a)が材料を提供するこ とを含む請求項17記載の方法。
- (21)段階(a)が半導体層の前記第2の表面上で形成されるエッチング停止 層をさらに含む材料を提供することを含み、 段階(d)がエッチング停止層が抵抗体であるエッチング剤を使用してキャリア をエッチングすることを含む請求項14記載の方法。
- (22)(e)半導体層の前記第2の表面の中心部からエッチング停止層を除去 し、 (f)エッチング停止層が抵抗体であるエッチング剤を使用して前記中心部を薄 くする段階(d)後に行われる段階をさらに具備する請求項21記載の方法。
- (23)段階(f)がプラズマ補助化学エッチングを具備する請求項22記載の 方法。
- (24)段階(a)がシリコンで形成されるキャリアと二酸化シリコンから形成 されるエッチング停止層を提供することを含む請求項21記載の方法。
- (25)段階(d)が水酸化ポタシウムを使用してキャリアをエッチングするこ とを含む請求項24記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/006,211 US5491571A (en) | 1993-01-19 | 1993-01-19 | Liquid crystal display including electrodes and driver devices integrally formed in monocrystalline semiconductor layer |
US006,211 | 1993-01-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07506909A true JPH07506909A (ja) | 1995-07-27 |
JP2716266B2 JP2716266B2 (ja) | 1998-02-18 |
Family
ID=21719812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6517069A Expired - Fee Related JP2716266B2 (ja) | 1993-01-19 | 1994-01-10 | 単結晶半導体層に集積された電極および駆動装置を含んだ液晶ディスプレイおよびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5491571A (ja) |
JP (1) | JP2716266B2 (ja) |
DE (2) | DE4490398C2 (ja) |
WO (1) | WO1994017439A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003519392A (ja) * | 1998-12-19 | 2003-06-17 | キネテイツク・リミテツド | 離間して対向する基板を有するセル用スペーサ |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5748268A (en) * | 1995-03-30 | 1998-05-05 | Kaiser Aerospace & Electronics Co. | Quasi-tiled active matrix display |
US6030887A (en) * | 1998-02-26 | 2000-02-29 | Memc Electronic Materials, Inc. | Flattening process for epitaxial semiconductor wafers |
FR2781928B1 (fr) * | 1998-07-28 | 2000-12-08 | Opsis | Dispositif comprenant une puce semi-conductrice a substrat originel isolant et transparent |
US6498635B1 (en) * | 1999-03-05 | 2002-12-24 | Chartered Semiconductor Manufacturing Ltd. | Method of forming insulating material alignment posts associated with active device structures |
US6373543B1 (en) * | 1999-07-16 | 2002-04-16 | National Semiconductor Corporation | Process for forming silicon LC pixel cell having planar alignment layers of uniform thickness |
US6200908B1 (en) | 1999-08-04 | 2001-03-13 | Memc Electronic Materials, Inc. | Process for reducing waviness in semiconductor wafers |
JP2003332560A (ja) * | 2002-05-13 | 2003-11-21 | Semiconductor Energy Lab Co Ltd | 半導体装置及びマイクロプロセッサ |
JP4094386B2 (ja) * | 2002-09-02 | 2008-06-04 | 株式会社半導体エネルギー研究所 | 電子回路装置 |
JP4373063B2 (ja) | 2002-09-02 | 2009-11-25 | 株式会社半導体エネルギー研究所 | 電子回路装置 |
JP4574118B2 (ja) * | 2003-02-12 | 2010-11-04 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
WO2015157202A1 (en) | 2014-04-09 | 2015-10-15 | Corning Incorporated | Device modified substrate article and methods for making |
US10014177B2 (en) * | 2012-12-13 | 2018-07-03 | Corning Incorporated | Methods for processing electronic devices |
US10046542B2 (en) | 2014-01-27 | 2018-08-14 | Corning Incorporated | Articles and methods for controlled bonding of thin sheets with carriers |
KR102573207B1 (ko) | 2015-05-19 | 2023-08-31 | 코닝 인코포레이티드 | 시트와 캐리어의 결합을 위한 물품 및 방법 |
CN107810168A (zh) | 2015-06-26 | 2018-03-16 | 康宁股份有限公司 | 包含板材和载体的方法和制品 |
TW201825623A (zh) | 2016-08-30 | 2018-07-16 | 美商康寧公司 | 用於片材接合的矽氧烷電漿聚合物 |
TWI810161B (zh) | 2016-08-31 | 2023-08-01 | 美商康寧公司 | 具以可控制式黏結的薄片之製品及製作其之方法 |
RU2747443C2 (ru) * | 2017-01-04 | 2021-05-05 | Ших-Сиэнь ТСЭН | Пиксельная блочная структура и способ ее изготовления |
WO2019118660A1 (en) | 2017-12-15 | 2019-06-20 | Corning Incorporated | Method for treating a substrate and method for making articles comprising bonded sheets |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5810414B2 (ja) * | 1972-09-26 | 1983-02-25 | 住友化学工業株式会社 | プロピレン − エチレンブロツクコポリマ− ノ レンゾクセイゾウホウ |
JPS6355529A (ja) * | 1986-08-25 | 1988-03-10 | Nec Corp | アクティブ・マトリクス液晶表示装置の製造方法 |
JPS63101831A (ja) * | 1986-10-17 | 1988-05-06 | Nec Corp | アクテイブ・マトリクス液晶表示装置及びその製造方法 |
JPH04115230A (ja) * | 1990-09-05 | 1992-04-16 | Seiko Instr Inc | 光弁用半導体基板装置及びその製造方法 |
JPH04116624A (ja) * | 1990-09-07 | 1992-04-17 | Seiko Instr Inc | 半導体単結晶基板液晶パネル装置 |
JPH04133034A (ja) * | 1990-09-25 | 1992-05-07 | Seiko Instr Inc | 光弁基板用単結晶薄膜半導体装置 |
JPH04133035A (ja) * | 1990-09-25 | 1992-05-07 | Seiko Instr Inc | 光弁基板用単結晶薄膜半導体装置 |
JPH04262576A (ja) * | 1991-02-16 | 1992-09-17 | Seiko Instr Inc | 半導体装置とその製造方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3765747A (en) * | 1971-08-02 | 1973-10-16 | Texas Instruments Inc | Liquid crystal display using a moat, integral driver circuit and electrodes formed within a semiconductor substrate |
USRE28891E (en) * | 1971-10-18 | 1976-07-06 | Commissariat A L'energie Atomique | Liquid crystal display device |
US3862360A (en) * | 1973-04-18 | 1975-01-21 | Hughes Aircraft Co | Liquid crystal display system with integrated signal storage circuitry |
US3861783A (en) * | 1973-06-28 | 1975-01-21 | Hughes Aircraft Co | Liquid crystal display featuring self-adjusting mosaic panel |
US4239346A (en) * | 1979-05-23 | 1980-12-16 | Hughes Aircraft Company | Compact liquid crystal display system |
FR2482344A1 (fr) * | 1980-05-08 | 1981-11-13 | Tech Radioelect Electro Fs | Afficheur bidimensionnel a couche fluide commandee electriquement et son procede de fabrication |
US4668366A (en) * | 1984-08-02 | 1987-05-26 | The Perkin-Elmer Corporation | Optical figuring by plasma assisted chemical transport and etching apparatus therefor |
JP2653099B2 (ja) * | 1988-05-17 | 1997-09-10 | セイコーエプソン株式会社 | アクティブマトリクスパネル,投写型表示装置及びビューファインダー |
JP2561735B2 (ja) * | 1989-09-13 | 1996-12-11 | シャープ株式会社 | 液晶表示装置の製造方法 |
JP2617798B2 (ja) * | 1989-09-22 | 1997-06-04 | 三菱電機株式会社 | 積層型半導体装置およびその製造方法 |
US5200847A (en) * | 1990-05-01 | 1993-04-06 | Casio Computer Co., Ltd. | Liquid crystal display device having driving circuit forming on a heat-resistant sub-substrate |
US5056895A (en) * | 1990-05-21 | 1991-10-15 | Greyhawk Systems, Inc. | Active matrix liquid crystal liquid crystal light valve including a dielectric mirror upon a leveling layer and having fringing fields |
US6067062A (en) * | 1990-09-05 | 2000-05-23 | Seiko Instruments Inc. | Light valve device |
JP3215409B2 (ja) * | 1990-09-19 | 2001-10-09 | セイコーインスツルメンツ株式会社 | 光弁装置 |
US5347154A (en) * | 1990-11-15 | 1994-09-13 | Seiko Instruments Inc. | Light valve device using semiconductive composite substrate |
US5206749A (en) * | 1990-12-31 | 1993-04-27 | Kopin Corporation | Liquid crystal display having essentially single crystal transistors pixels and driving circuits |
US5444557A (en) * | 1990-12-31 | 1995-08-22 | Kopin Corporation | Single crystal silicon arrayed devices for projection displays |
US5256562A (en) * | 1990-12-31 | 1993-10-26 | Kopin Corporation | Method for manufacturing a semiconductor device using a circuit transfer film |
US5317433A (en) * | 1991-12-02 | 1994-05-31 | Canon Kabushiki Kaisha | Image display device with a transistor on one side of insulating layer and liquid crystal on the other side |
-
1993
- 1993-01-19 US US08/006,211 patent/US5491571A/en not_active Expired - Fee Related
-
1994
- 1994-01-10 DE DE4490398A patent/DE4490398C2/de not_active Expired - Fee Related
- 1994-01-10 DE DE4490398T patent/DE4490398T1/de active Pending
- 1994-01-10 WO PCT/US1994/000365 patent/WO1994017439A1/en active Application Filing
- 1994-01-10 JP JP6517069A patent/JP2716266B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5810414B2 (ja) * | 1972-09-26 | 1983-02-25 | 住友化学工業株式会社 | プロピレン − エチレンブロツクコポリマ− ノ レンゾクセイゾウホウ |
JPS6355529A (ja) * | 1986-08-25 | 1988-03-10 | Nec Corp | アクティブ・マトリクス液晶表示装置の製造方法 |
JPS63101831A (ja) * | 1986-10-17 | 1988-05-06 | Nec Corp | アクテイブ・マトリクス液晶表示装置及びその製造方法 |
JPH04115230A (ja) * | 1990-09-05 | 1992-04-16 | Seiko Instr Inc | 光弁用半導体基板装置及びその製造方法 |
JPH04116624A (ja) * | 1990-09-07 | 1992-04-17 | Seiko Instr Inc | 半導体単結晶基板液晶パネル装置 |
JPH04133034A (ja) * | 1990-09-25 | 1992-05-07 | Seiko Instr Inc | 光弁基板用単結晶薄膜半導体装置 |
JPH04133035A (ja) * | 1990-09-25 | 1992-05-07 | Seiko Instr Inc | 光弁基板用単結晶薄膜半導体装置 |
JPH04262576A (ja) * | 1991-02-16 | 1992-09-17 | Seiko Instr Inc | 半導体装置とその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003519392A (ja) * | 1998-12-19 | 2003-06-17 | キネテイツク・リミテツド | 離間して対向する基板を有するセル用スペーサ |
JP4754072B2 (ja) * | 1998-12-19 | 2011-08-24 | キネテイツク・リミテツド | 離間して対向する基板を有するセル用スペーサ |
Also Published As
Publication number | Publication date |
---|---|
DE4490398T1 (de) | 1995-02-23 |
JP2716266B2 (ja) | 1998-02-18 |
WO1994017439A1 (en) | 1994-08-04 |
DE4490398C2 (de) | 1996-07-18 |
US5491571A (en) | 1996-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07506909A (ja) | 単結晶半導体層に集積された電極および駆動装置を含んだ液晶ディスプレイおよびその製造方法 | |
EP0211401B1 (en) | N+ amorphous silicon thin film transistors for matrix addressed liquid crystal displays | |
JP2967126B2 (ja) | 平板型光弁基板用半導体集積回路装置 | |
GB2081018A (en) | Active Matrix Assembly for Display Device | |
US5537234A (en) | Relective liquid crystal display including driver devices integrally formed in monocrystalline semiconductor layer and method of fabricating the display | |
JPS6149674B2 (ja) | ||
EP0211402B1 (en) | Process and structure for thin film transistor matrix addressed liquid crystal displays | |
TW474023B (en) | Thin film transistor process of liquid crystal display | |
JPH0281029A (ja) | 液晶表示装置の製造方法 | |
JPH0618926A (ja) | 液晶表示用大型基板およびその製造方法 | |
JPS6390859A (ja) | 薄膜トランジスタとその製造方法 | |
US4889411A (en) | Process and structure for thin film transistor with aluminum contacts and nonaluminum metallization in liquid crystal displays | |
JP3121005B2 (ja) | 薄膜半導体装置とその製造方法及び製造装置並びに画像処理装置 | |
JP3218861B2 (ja) | 液晶表示装置の製造方法 | |
JPH0239103B2 (ja) | ||
US4774207A (en) | Method for producing high yield electrical contacts to N+ amorphous silicon | |
JP2838612B2 (ja) | 光弁装置とその製造方法 | |
JPS5922361A (ja) | アクティブマトリクス液晶表示装置 | |
JPH0695157A (ja) | 液晶表示装置 | |
JPH05249496A (ja) | 液晶表示用基板及びその製造方法 | |
CN100536117C (zh) | 薄膜晶体管面板的制造方法 | |
JPH0233131A (ja) | 液晶表示装置およびその製造方法 | |
JPH07509105A (ja) | Vlsi−品質結晶半導体基板の供給方法 | |
JPH05281573A (ja) | 液晶表示用基板 | |
JPS6046587A (ja) | 液晶表示セル用基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |