JPH04262576A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JPH04262576A JPH04262576A JP3022420A JP2242091A JPH04262576A JP H04262576 A JPH04262576 A JP H04262576A JP 3022420 A JP3022420 A JP 3022420A JP 2242091 A JP2242091 A JP 2242091A JP H04262576 A JPH04262576 A JP H04262576A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- film
- thin film
- insulating film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 174
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 239000010408 film Substances 0.000 claims abstract description 129
- 239000010409 thin film Substances 0.000 claims abstract description 103
- 239000010410 layer Substances 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims description 145
- 239000013078 crystal Substances 0.000 claims description 49
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 42
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 31
- 239000002313 adhesive film Substances 0.000 claims description 22
- 230000001070 adhesive effect Effects 0.000 claims description 21
- 239000000853 adhesive Substances 0.000 claims description 20
- 239000000377 silicon dioxide Substances 0.000 claims description 19
- 235000012239 silicon dioxide Nutrition 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- 239000002356 single layer Substances 0.000 claims description 6
- 239000012780 transparent material Substances 0.000 claims description 5
- 238000012545 processing Methods 0.000 abstract description 19
- 239000002344 surface layer Substances 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 239000000463 material Substances 0.000 description 13
- 230000000694 effects Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- 230000007547 defect Effects 0.000 description 7
- 235000012431 wafers Nutrition 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 239000002585 base Substances 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 239000012530 fluid Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000382 optic material Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 239000011265 semifinished product Substances 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000003049 inorganic solvent Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000013022 venting Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Element Separation (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
Abstract
め要約のデータは記録されません。
Description
法に関し、特にトランジスタ素子が集積的に形成された
薄膜積層とこれを支持する為の支持層とからなる構造を
有する半導体装置に関する。
示す。図示する様に、一般的に半導体装置はシリコンか
らなる単結晶半導体基板101を用いて形成される。即
ち、単結晶半導体基板101の表面に対して、不純物拡
散や成膜を行ないトランジスタ素子等を集積的に高密度
で形成するものである。図2に示す例においては、単結
晶半導体基板101の上に絶縁ゲート電界効果型トラン
ジスタが形成されている。トランジスタが形成される素
子領域はフィールド絶縁膜102によって囲まれている
。素子領域には不純物ドーピングによって形成されたソ
ース領域103とドレイン領域104とが設けられてい
る。ソース領域103とドレイン領域104との間には
トランジスタのチャネル形成領域105が形成されてい
る。このチャネル形成領域105の上にはゲート酸化膜
106を介してゲート電極107が配設されている。 これらゲート電極107、ソース領域103及びドレイ
ン領域104等から構成されるトランジスタ素子は層間
絶縁膜108によって被覆されている。層間絶縁膜10
8に形成されたコンタクトホールを介してソース電極1
09及びドレイン電極110が配設されており個々のト
ランジスタ間の配線を行なう。
装置は、単結晶半導体基板101の一面に対して順に不
純物ドーピング処理や成膜処理を行ないトランジスタ素
子を形成している。加工処理は常に一面側からのみ行な
われ順次膜が積層される。従って、一旦下側の層に対し
て処理が行なわれその上に上側の層が重ねられると、も
はや下側の層に対して追加の加工処理を行う事ができな
くなり、工程設計に種々の制約が生ずるという問題点が
ある。
び裏面を有するにも拘らず、従来の半導体装置は、半導
体基板101の表面側のみを利用して形成されている。 従って、集積回路の配線は表面側にのみ集中して行なわ
れ、裏面側は全く活用されていない。この為、配線密度
に自ずから面積的な制限が生じ、集積回路の一層の高密
度化が期待できないという問題点がある。仮に、半導体
基板の裏側を配線面として利用する事ができれば、集積
密度を実効的に2倍に上げる事が可能である。しかしな
がら、従来の構造においてはかかる両面配線は不可能で
ある。
に対して多層配線を行なう事も提案されている。しかし
ながら、多層配線を繰り返し行なうと半導体基板表面の
平坦度が悪くなる為、段差部におけるオープン欠陥やそ
の他ショート欠陥が生じ易くなるという問題点がある。
の表面に対してトランジスタ素子を直接集積形成する構
造となっている。従って、単結晶半導体基板とその上に
集積形成されたトランジスタ素子とは一体不可分の関係
にある。換言すると、集積回路は常に単結晶半導体基板
によって支持される構造となっている。しかしながら、
半導体装置の使用目的によっては、単結晶半導体基板を
支持基板として用いる事が不適当である場合も少くない
。従来の構造においては、支持基板を自由に選定する事
ができないので、半導体装置の応用範囲に融通性がない
という問題点がある。
、本発明は、両面からの加工が可能であり、両面配線を
行なう事ができ、平坦な表面を有するとともに、支持基
板の自由な選択が可能な構造を有する半導体装置を提供
する事を目的とする。併せて、かかる改良された構造を
有する半導体装置の製造方法を提供する事を目的とする
。
決する為の手段を説明する。図1は本発明にかかる半導
体装置の基本的な構造を示す部分断面図である。図示す
る様に、本発明にかかる半導体装置は、トランジスタ素
子が集積的に形成された薄膜積層1と、該薄膜積層1を
支持する為の支持層2とを有する。該薄膜積層1は、電
極の形成が可能な平坦面を有する表面絶縁膜3を有して
いる。この表面絶縁膜3の下側には単結晶半導体薄膜4
が配置されている。この単結晶半導体薄膜4には個々の
トランジスタ素子のチャネル形成領域5が形成されてい
るとともに、これに連接してソース領域6及びドレイン
領域7も形成されている。この単結晶半導体薄膜4の下
側には、ゲート酸化膜8を介してトランジスタ素子のゲ
ート電極9を構成する中間電極膜が配設されている。さ
らに、該中間電極膜の下側には裏面層膜10が配設され
ている。裏面層膜10にはソース領域6及びドレイン領
域7に挿通するコンタクトホールが形成されており、こ
のコンタクトホールを介してソース電極11及びドレイ
ン電極12が配設されている。これらソース電極11及
びドレイン電極12は裏面層膜10の一面に渡って配線
加工されている。なお、裏面層膜10はトランジスタ素
子が形成される素子領域を囲むフィールド絶縁層13や
ゲート電極9を被覆する絶縁層等から構成されている。 以上に説明した薄膜積層1は、支持層2によって支持さ
れている。即ち、この支持層2は裏面層膜10に対して
面接着固定されている。
塗布された接着剤の膜14と、この接着剤膜14によっ
て面接着固定された支持基板15とからなる二層構造を
有している。あるいは、該支持層2は、接着剤で成形さ
れた単層構造としてもよい。この面接着固定に用いられ
る接着剤は例えば二酸化シリコンを主成分をする流動性
の材料を用いる事ができる。接着剤の熱処理中に発生す
る気体を逃がす為に支持基板15に透孔を予め形成して
おいてもよい。さらに、支持基板15の材料としてはシ
リコン等の半導体の他に、石英ガラス等の光学的に透明
な材料を自由に選択する事ができる。
ランジスタ素子は、ゲート電極9に対して自己整合的な
関係で単結晶半導体薄膜4に形成されたソース領域6及
びドレイン領域7を有する。チャネル形成領域5、ソー
ス領域6及びドレイン領域7の形成された単結晶半導体
薄膜4の上側に位置する表面絶縁膜3は平坦面を有して
いる為必要に応じて種々の電極を自由に形成する事が可
能である。例えば、ドレイン領域7に対向配置して表面
絶縁膜3の上に対向電極を形成する事により容量素子を
作り込むができる。この様にすれば、DRAM構造を有
する半導体装置を得る事ができる。あるいは、ドレイン
領域7に対して電気接続され且つ画素を構成する様に該
表面絶縁膜3の上に透明電極を形成する事ができる。か
かる構造を有する半導体装置は光弁用駆動基板をして応
用可能である。さらには、表面絶縁膜3を挿通する様に
設けられたコンタクトホールを介して、個々のトランジ
スタ素子の端子部に導通する様に該表面絶縁膜3の上に
配線電極を形成してもよい。この様にすれば、集積回路
の配線を薄膜積層1の両面で行なう事ができ実効的な配
線密度を向上できる。あるいは、単結晶半導体薄膜4に
形成された個々のトランジスタ素子のチャネル形成領域
5を少くとも被覆する様に、該表面絶縁膜3の上に光リ
ーク防止用の遮光膜を形成する事もできる。さらには、
単結晶半導体薄膜4に形成された個々のトランジスタ素
子のチャネル形成領域5に整合する様に、該表面絶縁膜
3の上に追加のゲート電極を形成する事ができる。チャ
ネル形成領域5を対向する一対のゲート電極で制御する
事により、トランジスタの性能が向上する。又、表面絶
縁膜3の上に外部接続用のパッド電極を形成する事がで
きる。このパッド電極は比較的大面積を有するので、裏
面側の集積回路配線から分離して表面側に配設する事に
より集積回路の実装密度を実質的に改善できる。
形成領域5に対して、表面絶縁膜3の側から加工処理を
行なう事ができる。例えば、表面絶縁膜3を介して選択
的に不純物を該チャネル形成領域5に導入する事により
、チャネル形成領域5の導電率を個々に選択的に設定す
る事が可能である。この様にして、MROM構造を有す
る半導体装置を得る事ができる。
装置の製造方法を説明する。先ず最初に、仮基板の上に
絶縁膜を介して積層された単結晶半導体薄膜を有するS
OI基板を形成する第1工程を行なう。次に、該単結晶
半導体薄膜に対して半導体集積回路を形成する第2工程
を行なう。続いて、形成された集積回路の表面に対して
該仮基板と反対側に支持基板を面接着固定する第3工程
を行なう。さらに、該仮基板を除去し、平坦な絶縁膜を
露出する第4工程を行なう。最後に、該露出した平坦な
絶縁膜の表面に対して少くとも電極形成を含む処理を行
なう第5工程を実施する。
リコンからなる仮基板の上に二酸化シリコンからなる絶
縁膜を介して単結晶シリコンからなる半導体基板を熱圧
着により固定する。その後、該半導体基板を研摩して薄
膜化しSOI基板を形成する。絶縁膜を形成する際には
、シリコン仮基板の上に先ず下地処理として窒化シリコ
ン層を堆積し、続いてCVDにより二酸化シリコン層を
堆積する事が好ましい。このCVD二酸化シリコン層は
半導体基板に対して接着性に優れており、半導体基板を
強固に熱圧着固定する事ができる。下地処理として堆積
された窒化シリコン層は後工程でエッチングストッパと
しての役割を果たす。即ち、上述した第4工程を行なう
際、この窒化シリコン層をエッチングストッパとして仮
基板をエッチングにより除去する事ができる。この結果
、平坦な絶縁膜が露出する。
ンを主成分とする流動性の接着剤を用いて、支持基板を
半導体集積回路の表面に面接着固定する事により行なわ
れる。あるいは、半導体集積回路の表面に対して接着剤
を多量に供給し固化して単層構造を有する支持基板を設
ける様にしてもよい。
層にトランジスタ素子が集積的に形成されている。この
薄膜積層の裏面側にトランジスタ素子の配線パタンを形
成するとともに、その表面側は平坦な露出面となってい
る。従って、この平坦な露出面に対して種々の電極を設
計仕様に応じて適宜追加形成する事ができる。いわゆる
両面配線が可能となり半導体装置の集積密度が高くなる
。個々のトランジスタ素子のチャネル形成領域は単結晶
半導体薄膜に設けられており、これを被覆する様に表面
絶縁膜が形成されている。この表面絶縁膜を介して単結
晶半導体薄膜に対して追加の加工処理を行なう事が可能
である。いわゆる両面加工が可能となり半導体製造プロ
セスの工程設計の自由度が増す。薄膜積層の裏面側には
接着剤膜を介して支持基板が面接着固定されている。 従って、支持基板の材質及び形状を設計仕様に応じて自
由に選択する事ができる。
OI基板を利用する事により製造される。先ず、SOI
基板に対して通常の半導体製造プロセスを駆使し薄膜ト
ランジスタ素子群を形成する。この素子群が形成された
SOI基板の表面に接着剤を用いて支持基板を面接着固
定する。この後、SOI基板を除去する事により平坦な
絶縁膜面を露出させるのである。この様に、薄膜トラン
ジスタ素子群をSOI基板から支持基板に転写する事に
より容易に両面加工及び両面配線の可能な半導体装置を
得る事ができる。
晶シリコンウェハの場合と同様に、LSI製造技術を駆
使する事が可能となり、極めて微細な薄膜トランジスタ
素子を形成する事ができる。SOI基板は、前述した様
に仮基板の上に絶縁膜を介して例えばシリコンからなる
単結晶半導体薄膜を積層した構造を有する。この単結晶
半導体薄膜は多結晶半導体薄膜あるいは非晶質半導体薄
膜に比べて物理的特性が優れておりLSI製造に適して
いるのである。仮に、多結晶シリコン薄膜を用いると、
その結晶粒子の大きさが数μm程度であるため、必然的
に薄膜トランジスタ素子の微細化が制限される。加えて
、多結晶シリコン薄膜の成膜温度は600℃程度であり
、1000℃以上の高温処理を要する微細化技術あるい
はLSI製造技術を十分に活用する事は難しい。又、非
晶質シリコン薄膜を用いた場合には、その成膜温度が3
00℃程度である為、LSI製造技術に必要な高温処理
を実施する事ができない。これに対して、単結晶シリコ
ン薄膜は結晶の一様性に優れているとともに、熱的に安
定である為高温処理が自由に行なえ微細な単結晶薄膜ト
ランジスタ素子を形成できるとともに、多結晶シリコン
薄膜や非晶質シリコン薄膜に比べて大きな電荷移動度を
有している為高速応答性に優れたトランジスタ素子を得
る事ができる。
を詳細に説明する。図3は、集積回路配線と外部接続用
のパッド電極を上下両面に分離して設けた実施例を示す
。図示する様に、薄膜積層1には個々の絶縁ゲート電界
効果型トランジスタ素子が集積形成されている。トラン
ジスタ素子のチャネル形成領域5、ソース領域6及びド
レイン領域7は共通の単結晶シリコン薄膜4に形成され
ている。この単結晶シリコン薄膜4は平坦な面を有する
表面絶縁膜3によって被覆されている。チャネル形成領
域5の下側にはゲート酸化膜8を介してゲート電極9が
配設されている。ゲート電極9の下側には裏面層膜10
が設けられている。この裏面層膜10は例えばゲート電
極9を被覆し保護する為の層間絶縁膜から構成されてい
る。さらに、トランジスタ素子を囲む様にフィールド絶
縁膜13が形成されている。この裏面層膜10にはコン
タクトホールが開口しておりこれを介してソース領域6
に導通するソース電極11及びドレイン領域7に導通す
るドレイン電極12が形成されている。これらソース電
極11及びドレイン電極12は所定のパタンに従って配
線されており個々のトランジスタ素子間を裏面層膜10
の一面に沿って連結している。裏面層膜10の一面には
接着剤膜14を介して支持基板15が面接着固定されて
おり、薄膜積層1を支持している。
が形成されている。このスルーホール21はフィールド
絶縁膜13を選択的にエッチング加工する事により形成
できる。スルーホール21を介してドレイン電極12に
電気接続するパッド電極22が、表面絶縁膜3の上に形
成されている。このパッド電極22は半導体装置と外部
回路との電気的接続をとる為のものであり、例えばこの
パッド電極22に対してワイヤボンディングが行なわれ
る。その為、パッド電極の寸法は例えば100μm角程
度であり、トランジスタ素子の寸法に比べて著しく大き
い。この様に、特に大面積を占めるパッド電極を集積回
路の裏面側配線から分離して表面側に形成する事により
、裏面側の面積を有効に活用できる。又、パッド電極は
極めて平坦性に優れた表面絶縁膜3の上に金属アルミニ
ウム等の真空蒸着を用いて強固に形成できる。従って、
信頼性に優れたワイヤボンディングを行なう事ができる
。
実施例を示す。図3に示す実施例と同一の構成要素につ
いては同一の参照番号を付し理解を容易にしている。本
実施例においては、先に形成されたゲート電極9に加え
て、追加のゲート電極23を設けている。追加のゲート
電極23は単結晶シリコン薄膜4に形成されたチャネル
形成領域5に整合する様に、表面絶縁膜3の上にパタニ
ング加工されている。この結果、チャネル形成領域5は
上下方向から一対のゲート電極9及び23によってその
導通状態が制御される。かかる構造にすると、トランジ
スタ素子の閾値電圧が実質的に単結晶シリコン薄膜4の
材料特性のみによって定まり、その他の寸法形状ファク
タ等の影響を受け難くなりバラツキが小さくなる。又、
チャネル形成領域の導通状態を上下から同時に制御する
事により、トランジスタ素子のオン/オフ特性を著しく
向上する事ができ、大電流を得る事ができる。さらに、
従来片側だけにゲート電極を設けた場合に見られたバッ
クチャネルを有効に防止する事ができ、トランジスタ特
性が向上する。その分、チャネル形成領域のチャネル長
を従来に比して小さくできサブミクロンオーダまで微細
化が可能となる。
膜トランジスタ素子を形成した後、この薄膜トランジス
タ素子を支持基板15に転写して半導体装置を得ている
。転写の結果、従来と異なりゲート電極9はチャネル形
成領域5の下側に位置するとともに、チャネル形成領域
5の上側は追加の加工処理の為に開放されている。かか
る構造である為、追加のゲート電極23が極めて容易に
形成できるのである。
ており、単結晶シリコン薄膜に対してトランジスタ素子
を形成している。単結晶シリコン薄膜は多結晶シリコン
薄膜或いは非晶質シリコン薄膜に比べて微細加工性や高
速応答性の点で優れている一方、チャネル形成領域に光
リーク電流が比較的多く流れるという欠点を有している
。この光リーク電流はトランジスタ素子のオフセット電
流を増加させオン/オフ特性を悪化させる。この光リー
ク電流の発生を防止する為、追加されたゲート電極23
は遮光特性を有する遮光膜である事が好ましい。例えば
、表面絶縁膜3の平坦面に対して全面的に金属アルミニ
ウムを堆積した後、所定のパタニングを行ない追加のゲ
ート電極23を形成する事により、有効な遮光膜を得る
事ができる。
実施例を示す。同様に、本実施例の理解を容易にする為
に、先の実施例と同一の構成要素には同一の参照番号を
付している。本実施例はいわゆるDRAM構造を有する
半導体装置に関する。図示する様に、単結晶シリコン半
導体薄膜4に形成された個々のトランジスタ素子のドレ
イン領域7に対向して、表面絶縁膜3の上には対向電極
24がパタニング形成されている。ドレイン領域7と対
向電極24との間に表面絶縁膜3からなる誘電体層が介
在した構造となり、容量素子を構成する。即ち、集積形
成された個々のトランジスタ素子に対応して情報記録用
の容量素子が結合した形となりDRAMが得られる。本
発明によれば、表面絶縁膜3の平坦面に対して単に対向
電極をパタニング形成する事により簡単にDRAMが得
られるのである。ゲート電極9に電圧を印加しチャネル
形成領域5を導通状態にした後、ソース領域6からドレ
イン領域7に電荷を供給し続いてチャネル形成領域5を
非導通状態にする。この結果供給された電荷は容量素子
に記憶情報として一時的に蓄えられる。この様にして情
報の書き込みが行なわれる。書き込まれた情報を読み出
すには、チャネル形成領域5を再び導通状態にして、一
旦蓄積された電荷をソース領域6に導きその電荷量を検
出すればよい。
実施例を示す。本実施例においては、トランジスタ素子
の端子電極即ちソース電極及びドレイン電極の一方が、
裏面側にではなく、表面側に設けられている。この様に
、トランジスタ素子の配線を薄膜積層1の上下に分割化
する事により、各々の面における配線密度を向上する事
ができる。従来の様に、一面側にのみトランジスタ素子
の電極配線を集中させると、自ずから配線密度に限界が
生じ個々のトランジスタ素子の微細化を阻害する事とな
る。本実施例においては、ソース電極11の配線が裏面
側に導かれる一方、ドレイン電極25は表面絶縁膜3に
開口されたコンタクトホール26を介して表面側に設け
られている。前述した様に、本発明にかかる半導体装置
はSOI基板から薄膜トランジスタ素子を支持基板に転
写して得られるので、単結晶シリコン薄膜4に形成され
たドレイン領域7は表面絶縁膜3を介して表面側に位置
する事となる。従って、この表面絶縁膜3を介して極め
て容易に電極接続をとる事ができる。この様に、集積回
路の両面配線が行なえるので、従来に比し大容量化が可
能となる。
実施例を示している。本実施例は、前述した実施例と異
なり、単層構造を有する支持層2を用いている。この支
持層2は、半導体集積回路が形成されている薄膜積層1
の裏面側に対して、接着剤を多量に供給し且つ固化して
成形する事ができる。先の実施例と異なり、本実施例に
おいては別体の支持基板を用いる必要がないので、製造
コストを低減する事ができるとともに、半導体装置全体
の厚みを薄くする事ができる。かかる構造を有する半導
体装置はシート状である為、例えばICカードに実装す
るのに適している。
実施例を示す部分断面図である。図8は本実施例の理解
を容易にする為に先の各図と上下関係が逆の配置で描か
れている。又、理解を容易にする為に半完成品の状態を
表わしている。図示する様に、半完成品の状態では、S
OI基板27が残っている。このSOI基板27はトラ
ンジスタ素子群が形成された薄膜積層1と、絶縁膜3を
介してこの薄膜積層1を仮に支持している仮基板28と
から構成されている。仮基板28の上には絶縁膜3を介
して単結晶シリコン薄膜4が堆積形成されている。この
シリコン単結晶薄膜4にトランジスタ素子のチャネル形
成領域5、ソース領域6及びドレイン領域7が形成され
ている。トランジスタ素子群が集積的に形成されたSO
I基板27の上には接着剤層14を介して支持基板15
が面接着固定される。支持基板15には予め透孔29が
所定の間隔で形成されている。この透孔29は、接着剤
膜14の熱処理中に発生する気体を逃がす為のものであ
る。仮に、かかる透孔が設けられていない場合には、接
着剤膜14の熱硬化過程において生ずる気体の逃げ場が
無くなり、均一且つ強固な支持基板15の面接着固定を
行なう事が難しくなる場合がある。又、発生した気体が
接着剤膜14の中に閉じ込められ気泡が発生すると半導
体装置の信頼性が損なわれる。そこで、本実施例におい
てはかかる不都合を取り除く為にガス抜き用の透孔が予
め支持基板15に形成されているのである。なお、接着
剤膜14を用いて支持基板15を面接着固定した後、S
OI基板27を構成する仮基板28は研摩エッチングに
より除去され、平坦な絶縁膜3が露出する。
実施例を示す部分断面図である。本実施例はいわゆるM
ROM構造に関する。MROM即ちマスクROMは、ア
レイ状に集積形成されたトランジスタ素子の個々のチャ
ネル形成領域に情報を書き込むものである。情報はチャ
ネル形成領域の導電率を選択的に設定する事により書き
込まれる。図示する様に、本発明においてはSOI基板
にトランジスタ素子を集積的に形成した後、半導体装置
を支持基板15に転写した構造となっている。この為、
従来の半導体装置と異なり、ゲート電極9は単結晶シリ
コン薄膜4に形成されたチャネル形成領域5の下側に位
置する。チャネル形成領域5の上側は開放されている。 かかる構造である為、チャネル形成領域5の導電率を表
面側から選択的に設定制御する事が可能となる。具体的
には、記憶すべき情報パタンに従って、表面絶縁膜3の
上にレジスト膜30をパタニング形成する。この結果、
個々のトランジスタ素子の素子領域は選択的にマスクさ
れる。この後、半導体装置の表面側に対して全面的にイ
オン注入を行なうと、マスクされていない素子領域にの
み選択的に不純物イオンが注入され、チャネル形成領域
5の導電率が増加する。この様にして、トランジスタ素
子アレイに情報が書き込まれる。この情報を読み出すに
は、ゲート電圧9に所定の電圧を印加し、ソース電極1
1とドレイン電極12との間に生ずる電位差を検出すれ
ばよい。
体装置製造工程の最終段階で行なわれる。従って、情報
書き込みを行なう前の半完成品を予め大量に製造してお
く事が可能である。要求仕様に応じて、最後に情報書き
込み処理を行なう事により、極めて効率的な製造管理を
行なう事ができる。
番目の実施例を示す模式的部分断面図である。本実施例
は、光弁用基板として用いられる半導体装置に関する。 半導体装置からなる光弁用基板31は、図示する様にト
ランジスタ素子群が集積的に形成された薄膜積層1と、
透明支持基板15と、この両者を互いに面接着固定する
為の接着剤膜14とから構成されている。個々のトラン
ジスタ素子は、絶縁ゲート電界効果型トランジスタから
なり、単結晶シリコン薄膜4に形成されたチャネル形成
領域5、ソース領域6及びドレイン領域7と、チャネル
形成領域5の下側にゲート酸化膜8を介して配設された
ゲート電極9とから構成されている。単結晶シリコン薄
膜4を被覆する様に表面絶縁膜3が配設されている。こ
の表面絶縁膜は極めて平坦な面を有している。この平坦
な面には、個々のトランジスタ素子に対応して画素を構
成する透明電極32が配設されている。この透明電極3
2は表面絶縁膜3に開口されたコンタクトホール33を
介して対応するトランジスタ素子のドレイン領域7に電
気接続されている。トランジスタ素子は透明電極32に
対するスイッチとして機能し、ゲート電極9に所定の電
圧を印加しチャネル形成領域5を導通状態にするととも
に、ソース電極11に所定の駆動電圧を印加する事によ
り、透明電極32を駆動するのである。透明電極32は
極めて平坦な表面絶縁膜3の上に形成されるので優れた
平滑性と寸法精度を有している。透明電極32及び対応
するトランジスタ素子あるいはスイッチング素子が形成
された薄膜積層1は接着剤膜14を介して透明支持基板
15により支持されている。光弁用基板として用いる場
合、入射光の透過制御を行なう為に、半導体装置は光学
的に透明である必要がある。従って、本実施例において
は支持基板15は例えば石英ガラス等の透明材料により
構成され、接着剤膜14も透明な材料で構成される。そ
れ故、透明電極32、接着剤膜14及び透明支持基板1
5からなる積層構造は全体としても透明であり、画素毎
に光弁機能を奏する事ができる。
て、所定の間隙を介して対向基板34が対向配置されて
いる。この対向基板34はガラス材料からなり、その内
側表面には共通電極35が形成されている。光弁用基板
31と対向基板34との間には電気光学物質層例えば液
晶層36が充填されており、画素毎に入射光の光学変調
を行なう。即ち、画素を構成する透明電極32と共通電
極35との間に印加される駆動電圧の大きさに応じて入
射光に対する透過率が変化し光弁機能を奏する。電気光
学物質層として液晶層36を用いた場合には、一様な光
弁機能を得る為に、液晶層36の層厚を極めて均一に制
御する必要がある。この場合、光弁用基板31の最上部
に位置する表面絶縁膜4は極めて平坦な面を有している
ので、均一な層厚を得る事が容易である。加えて、液晶
層36を用いる場合には、一般的に配向処理を施す必要
があるが、光弁用基板31の表面が平滑性に優れている
ので、均一な配向処理を行なう事ができる。
明にかかる半導体装置の製造方法を詳細に説明する。図
11は半導体装置製造方法の第1工程を示す工程図であ
る。この工程において、先ずSOI基板37が用意され
る。このSOI基板は、仮基板38の上に絶縁膜3を介
して積層された単結晶半導体薄膜4を有している。この
薄膜4は例えば単結晶シリコンから構成されている。
えば絶縁物質あるいは半導体物質からなる仮基板38の
表面に化学気相成長法等を用いて多結晶シリコン薄膜を
堆積させた後、レーザビーム照射等により加熱処理を施
し多結晶膜を再結晶化し単結晶構造に転換して得る事が
できる。しかしながら、一般に多結晶の再結晶化により
得られた単結晶は必ずしも一様な結晶方位を有しておら
ず又格子欠陥密度が比較的大きい。これらの理由により
再結晶化の方法により製造されたSOI基板に対してシ
リコンウェハと同様に微細化技術あるいはLSI製造技
術を適用するにはある程度制限が生じる。この点に鑑み
、本実施例においては半導体製造プロセスで広く用いら
れているシリコンウェハと同程度の結晶方位の一様性及
び低密度の格子欠陥を有する単結晶シリコン薄膜4を仮
基板38の上に形成する様にした。以下に、その方法を
具体的に説明する。
される。仮基板38は例えばシリコン材料から構成され
ている。一方、単結晶シリコン板は例えばLSI製造に
用いられる高品質のシリコンウェハを用いる事が好まし
く、その結晶方位は〈100〉0.0±1.0の範囲の
一様性を有し、その単結晶格子欠陥密度は1cm2 当
り500個以下である。この単結晶シリコン板の裏面は
平坦化処理が施されている。一方、仮基板38の表面に
は絶縁膜3が形成される。この絶縁膜3は例えば化学気
相成長法あるいはCVDを用いて二酸化シリコンを堆積
する事により行なわれる。なお、CVDにより二酸化シ
リコン層を堆積する前に、下地処理として仮基板38の
表面に窒化シリコン層を堆積する事が好ましい。かかる
堆積処理により形成された絶縁膜3は同様に平坦な面を
有する。
及び仮基板38を絶縁膜3を介して重ね合わせ加熱する
事により両板部材を互いに熱圧着する。この時、両板部
材に対して接着性の優れた二酸化シリコンからなる絶縁
膜3を介して熱圧着処理が行なわれるので、両板部材は
互いに強固に固着される。
る。この結果、絶縁膜3の上には所望の厚さまで研摩さ
れた単結晶シリコン薄膜4が形成される。従って、シリ
コンからなる仮基板38と単結晶シリコン薄膜4とを有
するSOI基板37が図11に示す様に得られる。なお
、単結晶シリコン板を薄膜化する為に研摩処理に代えて
エッチング処理を用いてもよい。この様にして得られた
単結晶シリコン薄膜4はシリコンウェハの品質が実質的
にそのまま保存されるので、結晶方位の一様性や格子欠
陥密度に関して極めて優れた半導体基板材料を得る事が
できる。
導体装置製造方法の第2工程を説明する。この工程にお
いて、単結晶シリコン薄膜4に対して半導体集積回路を
形成し薄膜積層1を得る。具体的には、先ず単結晶シリ
コン薄膜4を選択的に熱酸化し、個々の素子領域を残し
てフィールド絶縁層13に転換する。この結果、素子領
域はフィールド絶縁層13により囲まれた形状となる。 続いて、素子領域表面を熱酸化しゲート絶縁膜8を形成
する。このゲート絶縁膜8の上に中間電極膜を堆積し所
定のパタニングを行なってゲート電極9を形成する。さ
らに、ゲート電極9をマスクとして単結晶シリコン薄膜
4に対してイオンインプランテーションにより不純物注
入を行ないソース領域6及びドレイン領域7を形成する
。この結果、ソース領域6及びドレイン領域7はゲート
電極9に対して自己整合的な関係で形成される事となる
。不純物の注入されたソース領域6とドレイン領域7と
の間には不純物の注入されていないチャネル形成領域5
が残される事となる。イオンインプランテーションが完
了した後、素子領域全面に保護膜10を被覆する。さら
に、保護膜10にコンタクトホールを開口し、ソース領
域6に接続されるソース電極11及びドレイン領域7に
導通するドレイン電極12を形成する。この結果、保護
膜10及びフィールド絶縁層13の表面に、トランジス
タ素子群からなる集積回路の配線が行なわれる。併せて
、ゲート電極9に対する配線も同時に行なわれる。
導体装置製造方法の第3工程を説明する。この第3工程
において、仮基板38の反対側に支持基板を面接着固定
する。その為に、先ず半導体集積回路が形成された薄膜
積層1の表面に接着剤を塗布して接着剤層14を形成す
る。接着剤の材料としてはポリイミド樹脂あるいはエポ
キシ樹脂を用いる事が可能である。ポリイミド樹脂は耐
熱性に優れており不純物含有量が少ない点で優れている
。又、エポキシ樹脂は作業性に優れており且つ強い接着
力を有する点で優れている。しかしながら、これらの有
機材料はその線膨張係数がシリコン材料と大きく異なっ
ており、半導体装置の使用目的によっては信頼性の点で
問題となる場合も考えられる。又、これら有機材料には
必然的にアルカリイオンが含まれており、半導体装置の
信頼性に悪影響を及ぼす場合も考えられる。そこで、本
実施例においては、接着剤として二酸化シリコン粒子を
溶媒に分散した組成を有する流動性の無機材料を用いた
。かかる二酸化シリコン接着剤は、熱処理を施す事によ
り緻密な二酸化シリコン膜を形成できる。この二酸化シ
リコン膜はアルカリイオンを殆ど含んでおらず信頼性の
点で優れているとともに、その線膨張係数は基板材料と
同程度である為熱的ストレスを低減する事ができる。 この二酸化シリコン接着剤はスピナー処理、ディッピン
グ処理あるいはスプレー処理等の簡単な方法で集積回路
表面に塗布する事ができる。流動性がある為段差平滑性
に優れている。
された接着剤膜14の上に支持基板15を張り合わせる
。この支持基板15の材料は半導体装置の使用目的に応
じて適宜選択する事ができる。例えば、シリコンや石英
ガラスが選ばれる。この状態で、熱処理を行なう事によ
り、接着剤膜14に含まれていた溶媒が飛ばされるとと
もに、二酸化シリコン粒子の融合が進行し、支持基板1
5とSOI基板37は互いに強固に面接着固定される。 熱処理の施された接着剤膜14は緻密な二酸化シリコン
膜を構成し、略熱酸化膜と同等の品質を有する。なお、
接着剤に含まれる溶媒としては無機のものと有機のもの
がある。有機のものは特に膜厚の大きな接着剤膜層を形
成する場合に適している。膜厚を相当程度大きくする事
により、接着剤膜自身で支持基板を構成する事も可能で
ある。この場合には、完成した半導体装置はシート状と
なり特に薄型の装置に適用可能である。
張り合わせた状態で、仮基板38を除去し、平坦な面を
有する絶縁膜3を露出させる。この除去処理は例えばシ
リコンからなる仮基板38をエッチングする事により行
なわれる。この際、絶縁膜3と仮基板38の界面に下地
処理として窒化シリコン層が施されているので、これが
有効にエッチングストッパとして機能する。即ち、シリ
コンと窒化シリコンとの間のエッチングレートの相違に
よって、シリコンからなる仮基板38のエッチング除去
は窒化シリコン膜に至った段階で実質的に終了する。こ
の様にして、最終的に図1に示す半導体装置を得る事が
できる。なお、図14に示す配置は理解を容易にする為
に、図1に示す配置と上下関係が逆になっている。露出
された絶縁膜3は極めて優れた平坦性を有しているとと
もに、その直下には単結晶シリコン薄膜4が位置する。 従って、この平坦な表面絶縁膜3の上に対して少くとも
電極形成を含む様々な追加処理を極めて容易に行なう事
ができるとともに、単結晶シリコン薄膜4に対しても所
望により追加の処理を容易に行なう事ができる。
OI基板に形成された集積回路を支持基板に転写した後
SOI基板を除去する構造となっている為、半導体装置
は先に配線等の施された一面の他に、露出された他面を
有している。この露出した他面は平坦な表面を有すると
ともに、その直下には単結晶半導体薄膜が位置している
。この露出した面に対して追加の電極形成処理あるいは
配線処理を行なう事ができるので、本発明にかかる半導
体装置は両面配線構造が可能となり、その実装密度が従
来に比べて著しく向上するという効果がある。例えば、
集積回路の配線を上下両面に分割する事により、配線密
度は実質的に2倍となり、集積回路の微細化が可能とな
る。あるいは、集積回路の形成された薄膜積層の裏面に
配線パタンを形成するとともに、表面に外部接続用のパ
ッド電極を形成する事により、表裏両面の有効活用を図
る事ができるという効果がある。さらには、半導体装置
の設計仕様に応じて露出した表面側に種々の電極を追加
形成する事により、多様な用途に応じた半導体装置を極
めて容易に製造する事ができるという効果がある。 例えば、画素を規定する透明電極を形成する事により光
弁駆動用の半導体装置基板が得られる。又、容量電極を
形成する事により、DRAMを簡単に作る事ができる。 さらには、追加のゲート電極を形成する事により、オン
/オフ比の優れたトランジスタ素子を有する半導体装置
を得る事ができる。加えて、この追加されたゲート電極
を遮光性の材料で構成する事により、オフセット電流の
小さなトランジスタ素子からなる半導体装置を得る事が
できる。
は、表面絶縁膜の直下に単結晶半導体薄膜が配置されて
いる。従って、表面絶縁膜を介して追加の加工処理を施
す事が可能となり、いわゆる両面加工ができるという効
果がある。例えば、トランジスタ素子のチャネル形成領
域に対して、表面絶縁膜を介して不純物イオンを選択的
に注入する事により、極めて容易にMROMを作る事が
できる。
れた薄膜積層は接着剤膜を介して支持基板により支持さ
れている。この為、従来の様に薄膜積層とその支持基板
が一体不可分の関係にはないので、半導体装置の使用目
的等に応じて適宜支持基板材料を選択する事ができると
いう効果がある。例えば、半導体装置を光弁駆動用基板
として用いる場合には、支持基板として石英ガラス等の
透明材料を選択できる。あるいは、半導体装置をICカ
ード等に組み込む場合には、接着剤膜の厚み自体を大き
くする事により支持基板としシート状の半導体装置を容
易に得る事ができる。
工及び両面配線の可能な半導体装置を製造している。従
って、何ら複雑な加工処理を要する事なく、高性能且つ
高密度な半導体装置を得る事ができるという効果がある
。特に、SOI基板に通常のLSI製造技術を用いて集
積回路を形成した後、これを支持基板に転写する事によ
り、通常のLSI製造技術を十分に活用する事ができる
という効果がある。加えて、SOI基板の表面に形成さ
れる単結晶半導体薄膜をシリコンウェハの熱圧着及び研
摩処理で形成する事により、結晶方位の一様性及び格子
欠陥密度において優れた基板材料を用いて半導体装置を
製造する事ができるという効果がある。
す模式的部分断面図である。
図である。
す模式的部分断面図であり、パッド電極が配線パタンと
は反対側の面に形成されている例を示している。
す模式的部分断面図であり、ゲート電極がチャネル形成
領域の両側に配置されている例を示している。
す模式的部分断面図であり、DRAM構造の例を示して
いる。
す模式的部分断面図であり、半導体集積回路の配線パタ
ンが上下の両面に分割されている例を示している。
す模式的部分断面図であり、支持基板が単層構造を有す
る例を示している。
す模式的部分断面図であり、支持基板にガス抜きの為の
透孔が形成されている例を示している。
す模式的部分断面図であり、MROM構造を示している
。
示す模式的部分断面図であり、光弁駆動用基板として用
いられる半導体装置の例を示している。
工程を示す工程図である。
工程を示す工程図である。
工程を示す工程図である。
及び第4工程を説明する為の工程図である。
Claims (20)
- 【請求項1】 トランジスタ素子が集積的に形成され
た薄膜積層と該薄膜積層を支持する為の支持層とを有す
る半導体装置において、該薄膜積層は電極の形成が可能
な平坦面を有する表面絶縁膜と、該表面絶縁膜の下側に
位置しトランジスタ素子のチャネル形成領域が形成され
た単結晶半導体薄膜と、該単結晶半導体薄膜の下側に位
置しトランジスタ素子のゲート電極を構成する中間電極
膜と、該中間電極膜の下側に位置する裏面層膜とからな
る積層構造を有するとともに、該支持層は裏面層膜に対
して面接着固定されている事を特徴とする半導体装置。 - 【請求項2】 該支持層は、該裏面層膜に塗布された
接着剤の膜と、該接着剤の膜によって面接着固定された
支持基板とからなる二層構造を有する事を特徴とする請
求項1に記載の半導体装置。 - 【請求項3】 該支持層は、接着剤で成形された単層
構造を有する事を特徴とする請求項1に記載の半導体装
置。 - 【請求項4】 該接着剤は、二酸化シリコンを主成分
とする事を特徴とする請求項2又は3に記載の半導体装
置。 - 【請求項5】 該支持基板は、接着剤から発生する気
体を逃がす為の透孔を具備している事を特徴とする請求
項2に記載の半導体装置。 - 【請求項6】 該支持層は、光学的に透明な材料で構
成されている事を特徴とする請求項1に記載の半導体装
置。 - 【請求項7】 個々のトランジスタ素子は、ゲート電
極に対して自己整合的な関係で単結晶半導体薄膜に形成
されたソース領域及びドレイン領域を有する事を特徴と
する請求項1に記載の半導体装置。 - 【請求項8】 該単結晶半導体薄膜に形成された個々
のトランジスタ素子のドレイン領域に対向配置され且つ
容量素子を構成する様に該表面絶縁膜上に形成された対
向電極を有する事を特徴とする請求項1に記載のDRA
M構造型半導体装置。 - 【請求項9】 該単結晶半導体薄膜に形成された個々
のトランジスタ素子のドレイン領域に対して電気接続さ
れ且つ画素を構成する様に該表面絶縁膜上に形成された
透明電極を有する事を特徴とする請求項6に記載の光弁
用半導体装置。 - 【請求項10】 該表面絶縁膜を挿通する様に設けら
れたコンタクトホールを介して個々のトランジスタ素子
の端子部に導通する様に該表面絶縁膜上に形成された配
線電極を有する事を特徴とする請求項1に記載の半導体
装置。 - 【請求項11】 該単結晶半導体薄膜に形成された個
々のトランジスタ素子のチャネル形成領域を少くとも被
覆する様に、該表面絶縁膜上に形成された光リーク防止
用の遮光膜を有する事を特徴とする請求項1に記載の半
導体装置。 - 【請求項12】 該単結晶半導体薄膜に形成された個
々のトランジスタ素子のチャネル形成領域に整合する様
に、該表面絶縁膜上に形成された追加のゲート電極を有
する事を特徴とする請求項1に記載の半導体装置。 - 【請求項13】 該単結晶半導体薄膜に形成された個
々のトランジスタ素子は、該表面絶縁膜を介して選択的
に導入される不純物によって選択的に設定された導電率
を有するチャネル形成領域を具備する事を特徴とする請
求項1に記載のMROM構造型半導体装置。 - 【請求項14】 該表面絶縁膜上には、外部接続用の
パッド電極が形成されている事を特徴とする請求項1に
記載の半導体装置。 - 【請求項15】 仮基板の上に絶縁膜を介して積層さ
れた単結晶半導体薄膜を有するSOI基板を形成する第
1工程と、該単結晶半導体薄膜に対して半導体集積回路
を形成する第2工程と、形成された半導体集積回路の表
面に対して該仮基板と反対側に支持基板を面接着固定す
る第3工程と、該仮基板を除去し平坦な絶縁膜を露出す
る第4工程と、該露出した平坦な絶縁膜の表面に対して
少くとも電極形成を含む処理を行なう第5工程とからな
る半導体装置製造方法。 - 【請求項16】 該第1工程は、シリコンからなる仮
基板の上に二酸化シリコンからなる絶縁膜を介して単結
晶シリコンからなる半導体基板を熱圧着により固定した
後、該半導体基板を研摩して薄膜化しSOI基板を形成
する工程である請求項15に記載の半導体装置製造方法
。 - 【請求項17】 該第1工程は、シリコンからなる仮
基板の上に下地処理として窒化シリコン層を堆積し続い
てCVDにより二酸化シリコン層を堆積する事により絶
縁膜を形成した後、熱圧着により該半導体基板を固定す
る工程を含む請求項16に記載の半導体装置製造方法。 - 【請求項18】 該第4工程は、該窒化シリコン層を
エッチングストッパとして該仮基板をエッチングにより
除去する工程である請求項17に記載の半導体装置製造
方法。 - 【請求項19】 該第3工程は、二酸化シリコンを主
成分とする接着剤を用いて、支持基板を面接着固定する
工程である請求項15に記載の半導体装置製造方法。 - 【請求項20】 該第3工程は、半導体集積回路の表
面に対して接着剤を供給し固化して単層構造を有する支
持基板を設ける工程である請求項15に記載の半導体装
置製造方法。
Priority Applications (15)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2242091A JP3124303B2 (ja) | 1991-02-16 | 1991-02-16 | 半導体装置とその製造方法 |
US07/791,912 US5347154A (en) | 1990-11-15 | 1991-11-13 | Light valve device using semiconductive composite substrate |
KR1019910020276A KR100292974B1 (ko) | 1990-11-15 | 1991-11-14 | 반도체장치와그제조방법 |
DE69133440T DE69133440T2 (de) | 1990-11-15 | 1991-11-15 | Halbleitervorrichtung zur Verwendung in einem Lichtventil und deren Herstellungsmethode |
DE69133628T DE69133628D1 (de) | 1990-11-15 | 1991-11-15 | Halbleitervorrichtung zur Verwendung in einem Lichtventil und deren Herstellungsmethode |
DE69133483T DE69133483T2 (de) | 1990-11-15 | 1991-11-15 | Halbleitervorrichtung zur Verwendung in einem Lichtventil und deren Herstellungsmethode |
EP00200828A EP1026733B1 (en) | 1990-11-15 | 1991-11-15 | Semiconductor device for use in a light valve device, and process for manufacturing the same |
EP98204180A EP0915503B1 (en) | 1990-11-15 | 1991-11-15 | Semiconductor device for use in a light valve device, and process for manufacturing the same |
EP91310565A EP0486318B1 (en) | 1990-11-15 | 1991-11-15 | Semiconductor device for use in a light valve device, and process for manufacturing the same |
US08/264,635 US5486708A (en) | 1990-11-15 | 1994-06-23 | Light valve device using semiconductive composite substrate |
US08/460,538 US5572045A (en) | 1990-11-15 | 1995-06-02 | Light valve device using semiconductive composite substrate |
US08/460,536 US5728591A (en) | 1990-11-15 | 1995-06-02 | Process for manufacturing light valve device using semiconductive composite substrate |
US08/459,834 US5618739A (en) | 1990-11-15 | 1995-06-02 | Method of making light valve device using semiconductive composite substrate |
KR1019990044494A KR100311340B1 (ko) | 1990-11-15 | 1999-10-14 | 광밸브장치 및 그 제조방법과 이를 이용한 화상프로젝션 시스템 |
HK99105064.2A HK1020801A1 (en) | 1990-11-15 | 1999-11-05 | Semiconductor device for use in a light valve device, and process for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2242091A JP3124303B2 (ja) | 1991-02-16 | 1991-02-16 | 半導体装置とその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000239046A Division JP3278062B2 (ja) | 2000-08-07 | 2000-08-07 | 半導体装置とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04262576A true JPH04262576A (ja) | 1992-09-17 |
JP3124303B2 JP3124303B2 (ja) | 2001-01-15 |
Family
ID=12082187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2242091A Expired - Lifetime JP3124303B2 (ja) | 1990-11-15 | 1991-02-16 | 半導体装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3124303B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07506909A (ja) * | 1993-01-19 | 1995-07-27 | ヒューズ・エアクラフト・カンパニー | 単結晶半導体層に集積された電極および駆動装置を含んだ液晶ディスプレイおよびその製造方法 |
JPH09511901A (ja) * | 1993-12-23 | 1997-12-02 | アレリックス・バイオファーマスーティカルス・インコーポレーテッド | グルタミン酸受容体(またはeaa受容体)ポリヌクレオチド及びその使用 |
JP2003142666A (ja) * | 2001-07-24 | 2003-05-16 | Seiko Epson Corp | 素子の転写方法、素子の製造方法、集積回路、回路基板、電気光学装置、icカード、及び電子機器 |
JP2004519093A (ja) * | 2000-11-27 | 2004-06-24 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 基板、特に光学、電子工学または電子光学用基板の製造方法、およびこの製造方法により得られる基板 |
JP2011097105A (ja) * | 2004-10-22 | 2011-05-12 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2012256877A (ja) * | 2011-05-19 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | 半導体記憶装置およびその作製方法 |
JP2014212324A (ja) * | 2009-11-27 | 2014-11-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1991
- 1991-02-16 JP JP2242091A patent/JP3124303B2/ja not_active Expired - Lifetime
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07506909A (ja) * | 1993-01-19 | 1995-07-27 | ヒューズ・エアクラフト・カンパニー | 単結晶半導体層に集積された電極および駆動装置を含んだ液晶ディスプレイおよびその製造方法 |
JPH09511901A (ja) * | 1993-12-23 | 1997-12-02 | アレリックス・バイオファーマスーティカルス・インコーポレーテッド | グルタミン酸受容体(またはeaa受容体)ポリヌクレオチド及びその使用 |
JP2004519093A (ja) * | 2000-11-27 | 2004-06-24 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 基板、特に光学、電子工学または電子光学用基板の製造方法、およびこの製造方法により得られる基板 |
JP2003142666A (ja) * | 2001-07-24 | 2003-05-16 | Seiko Epson Corp | 素子の転写方法、素子の製造方法、集積回路、回路基板、電気光学装置、icカード、及び電子機器 |
JP2011097105A (ja) * | 2004-10-22 | 2011-05-12 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2014212324A (ja) * | 2009-11-27 | 2014-11-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2012256877A (ja) * | 2011-05-19 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | 半導体記憶装置およびその作製方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3124303B2 (ja) | 2001-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0915503B1 (en) | Semiconductor device for use in a light valve device, and process for manufacturing the same | |
US5618739A (en) | Method of making light valve device using semiconductive composite substrate | |
KR100238640B1 (ko) | 반도체장치 및 그 제조방법 | |
US20030222334A1 (en) | Display apparatus and producing method therefor | |
JPH04362924A (ja) | 平板型光弁基板用半導体集積回路装置 | |
JPH04133033A (ja) | 半導体単結晶薄膜基板光弁装置とその製造方法 | |
JPH04262576A (ja) | 半導体装置とその製造方法 | |
JP3062698B2 (ja) | 光弁基板用単結晶薄膜半導体装置 | |
JPH05347391A (ja) | 強誘電体記憶装置 | |
JPS6390859A (ja) | 薄膜トランジスタとその製造方法 | |
JP2002270617A (ja) | 半導体装置 | |
JP3512788B2 (ja) | 半導体装置の製造方法 | |
JP3278062B2 (ja) | 半導体装置とその製造方法 | |
JPH08122813A (ja) | 液晶表示素子およびその製造方法 | |
JPH04115231A (ja) | 光弁基板用半導体装置 | |
JP2653572B2 (ja) | アクティブマトリクス基板の製造方法 | |
JP2838612B2 (ja) | 光弁装置とその製造方法 | |
JPH04115230A (ja) | 光弁用半導体基板装置及びその製造方法 | |
KR100292974B1 (ko) | 반도체장치와그제조방법 | |
JPS63226955A (ja) | 容量素子の製造方法 | |
JPH04255268A (ja) | 半導体装置とその製造方法 | |
JPH0815726A (ja) | 液晶表示基板およびその製造方法 | |
JPH04133034A (ja) | 光弁基板用単結晶薄膜半導体装置 | |
JPH0833554B2 (ja) | 画像表示装置用半導体およびその製造方法 | |
JPH04133036A (ja) | 光弁基板用単結晶薄膜半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071027 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081027 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 10 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 11 |