JPH04255268A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JPH04255268A JPH04255268A JP1666891A JP1666891A JPH04255268A JP H04255268 A JPH04255268 A JP H04255268A JP 1666891 A JP1666891 A JP 1666891A JP 1666891 A JP1666891 A JP 1666891A JP H04255268 A JPH04255268 A JP H04255268A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- single crystal
- semiconductor
- electrically insulating
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000010409 thin film Substances 0.000 claims abstract description 41
- 239000013078 crystal Substances 0.000 claims abstract description 23
- 239000010408 film Substances 0.000 claims abstract description 16
- 230000001681 protective effect Effects 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 11
- 239000012790 adhesive layer Substances 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 230000010354 integration Effects 0.000 abstract description 6
- CNQCVBJFEGMYDW-UHFFFAOYSA-N lawrencium atom Chemical compound [Lr] CNQCVBJFEGMYDW-UHFFFAOYSA-N 0.000 description 7
- 238000005530 etching Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置およびその製
造方法に関する。
造方法に関する。
【０００２】
【従来の技術】従来、半導体単結晶基板またはＳＯＩ基
板上に素子群を形成した半導体装置が知られている。
板上に素子群を形成した半導体装置が知られている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
半導体装置には、配線パターンの高密度化の限界による
高集積化の困難、基板が厚いためにＩＣカードのような
基板の薄さを要求される用途や、光弁装置のような光透
過性を要求される用途には適していないなどの問題点が
あった。
半導体装置には、配線パターンの高密度化の限界による
高集積化の困難、基板が厚いためにＩＣカードのような
基板の薄さを要求される用途や、光弁装置のような光透
過性を要求される用途には適していないなどの問題点が
あった。
【０００４】本発明は、上記課題を解消して素子群の高
集積化を可能にし、かつ、基板の薄型化を実現した半導
体装置およびその製造方法を提供することを目的とする
。
集積化を可能にし、かつ、基板の薄型化を実現した半導
体装置およびその製造方法を提供することを目的とする
。
【０００５】
【課題を解決するための手段】本発明の半導体装置が上
記目的を達成するために、採用した主たる手段は、電気
絶縁性薄膜と、上記電気絶縁性薄膜上に配置された半導
体単結晶薄膜と上記半導体単結晶薄膜上に形成された素
子群と、上記素子群が形成された半導体単結晶薄膜上に
保護膜が設けられていること、および、上記保護膜の上
に支持基板が載置されていることを特徴とすること、ま
た、上記素子群からの金属配線の取り出しが、上記素子
群の表面および上記電気絶縁性薄膜を貫通して裏面に設
けられていることを特徴とする。
記目的を達成するために、採用した主たる手段は、電気
絶縁性薄膜と、上記電気絶縁性薄膜上に配置された半導
体単結晶薄膜と上記半導体単結晶薄膜上に形成された素
子群と、上記素子群が形成された半導体単結晶薄膜上に
保護膜が設けられていること、および、上記保護膜の上
に支持基板が載置されていることを特徴とすること、ま
た、上記素子群からの金属配線の取り出しが、上記素子
群の表面および上記電気絶縁性薄膜を貫通して裏面に設
けられていることを特徴とする。
【０００６】製造方法としては、ＳＯＩ基板を構成して
いるシリコン基板を除去することによって薄型化を図っ
ている点を特徴とする。
いるシリコン基板を除去することによって薄型化を図っ
ている点を特徴とする。
【０００７】
【作用】上述したように、本発明は、従来の半導体装置
ＳＯＩが備えていたシリコン支持基板を除去したので薄
くすることができる。また、この上に支持基板を設ける
際にも、支持基板に機械的に強い材質を選ぶことができ
るので、ＳＯＩ基板に設けた従来の半導体装置よりも全
体的に厚みを減らすことができる。
ＳＯＩが備えていたシリコン支持基板を除去したので薄
くすることができる。また、この上に支持基板を設ける
際にも、支持基板に機械的に強い材質を選ぶことができ
るので、ＳＯＩ基板に設けた従来の半導体装置よりも全
体的に厚みを減らすことができる。
【０００８】また、本発明の支持基板の反対側には薄く
平滑な絶縁膜が露出するので、容易に孔明け加工ができ
、素子側よりこの絶縁膜を貫通してこの面にも配線を設
けることができる。したがって、配線を素子側と絶縁膜
側とに２分できるので配線密度が減少できる。
平滑な絶縁膜が露出するので、容易に孔明け加工ができ
、素子側よりこの絶縁膜を貫通してこの面にも配線を設
けることができる。したがって、配線を素子側と絶縁膜
側とに２分できるので配線密度が減少できる。
【０００９】
【実施例】以下図面を参照して本発明の好適な実施例を
説明する。図１は本発明の半導体装置の１実施例を示す
模式的断面図である。電気絶縁性薄膜１０１上に半導体
単結晶薄膜１０２が設けられ、上記半導体単結晶薄膜１
０２には素子１０３が形成されている。上記半導体単結
晶薄膜１０２はシリコン単結晶よりなり選択的に熱酸化
されて部分的にフィールド酸化膜１０４に転換されてい
る。酸化されずに残った部分が素子３を形成する。図１
では素子１０３を通常のＩＣプロセスによってＭＯＳト
ランジスタを形成した例を示している。ＭＯＳトランジ
スタのソース領域１０５及びドレイン領域１０６にはア
ルミニウムの配線１０７が接続されている。また、素子
１０３を保護するために保護膜１０８が形成されている
。保護膜１０８は窒化シリコン膜またはリンガラスより
なる。
説明する。図１は本発明の半導体装置の１実施例を示す
模式的断面図である。電気絶縁性薄膜１０１上に半導体
単結晶薄膜１０２が設けられ、上記半導体単結晶薄膜１
０２には素子１０３が形成されている。上記半導体単結
晶薄膜１０２はシリコン単結晶よりなり選択的に熱酸化
されて部分的にフィールド酸化膜１０４に転換されてい
る。酸化されずに残った部分が素子３を形成する。図１
では素子１０３を通常のＩＣプロセスによってＭＯＳト
ランジスタを形成した例を示している。ＭＯＳトランジ
スタのソース領域１０５及びドレイン領域１０６にはア
ルミニウムの配線１０７が接続されている。また、素子
１０３を保護するために保護膜１０８が形成されている
。保護膜１０８は窒化シリコン膜またはリンガラスより
なる。
【００１０】図１の実施例によれば、従来のＳＯＩのシ
リコン支持基板に相当する厚みのあある部分がないので
、半導体装置全体の厚さを極めて薄くすることが出来る
。そのため、ＩＣカードなど薄さを要求される用途には
非常に適した構造である。すなわち、従来のＳＯＩ基板
に形成される半導体装置の厚みが５００〜６００ミクロ
ン程度であるのに対して、本発明の装置では、数ミクロ
ン程度が実現できる。
リコン支持基板に相当する厚みのあある部分がないので
、半導体装置全体の厚さを極めて薄くすることが出来る
。そのため、ＩＣカードなど薄さを要求される用途には
非常に適した構造である。すなわち、従来のＳＯＩ基板
に形成される半導体装置の厚みが５００〜６００ミクロ
ン程度であるのに対して、本発明の装置では、数ミクロ
ン程度が実現できる。
【００１１】また、半導体素子の裏面は、電気絶縁性薄
膜を隔てているだけであるので、この面よりマスクＲＯ
Ｍを作製するために行うしきい値制御のためのイオン打
ち込みが製作工程の最終段で行うことができる。これに
より作製時間を著しく短縮することができ、納期管理に
有利である。図２は、本発明の他の実施例を示す模式的
部分断面図である。図１と同一の構成要素については同
一の番号を付している。
膜を隔てているだけであるので、この面よりマスクＲＯ
Ｍを作製するために行うしきい値制御のためのイオン打
ち込みが製作工程の最終段で行うことができる。これに
より作製時間を著しく短縮することができ、納期管理に
有利である。図２は、本発明の他の実施例を示す模式的
部分断面図である。図１と同一の構成要素については同
一の番号を付している。
【００１２】図１の実施例と異なる点は本実施例が支持
基板１１０を素子３の上面に設けている点である。支持
基板１１０は半導体素子を形成した半導体単結晶薄膜上
の保護膜１０８に接着剤層１０９を介して接着されてお
り、機械的に強い材質を選ぶことができるので、ＳＯＩ
基板に形成された半導体装置に比べて、薄く作製される
。
基板１１０を素子３の上面に設けている点である。支持
基板１１０は半導体素子を形成した半導体単結晶薄膜上
の保護膜１０８に接着剤層１０９を介して接着されてお
り、機械的に強い材質を選ぶことができるので、ＳＯＩ
基板に形成された半導体装置に比べて、薄く作製される
。
【００１３】上記支持基板１１０および接着層１０９を
透明材料で形成すれば光透過性の半導体装置を得ること
ができるので、上記素子形成部分を液晶駆動用の透明電
極とスイッチング素子とすることにより、光弁装置用の
基板とすることができる。図３は本発明の別の実施例を
示す模式的部分断面図である。図２との相違点は配線の
取り出し方にある。図３において、ソース領域１０５に
接続される配線１０７は素子１０３の表側から引き出さ
れ、一方、ドレイン領域１０６に接続される配線１０７
は素子１０３の裏側から絶縁性薄膜１０１に孔を開けて
取り出されている。
透明材料で形成すれば光透過性の半導体装置を得ること
ができるので、上記素子形成部分を液晶駆動用の透明電
極とスイッチング素子とすることにより、光弁装置用の
基板とすることができる。図３は本発明の別の実施例を
示す模式的部分断面図である。図２との相違点は配線の
取り出し方にある。図３において、ソース領域１０５に
接続される配線１０７は素子１０３の表側から引き出さ
れ、一方、ドレイン領域１０６に接続される配線１０７
は素子１０３の裏側から絶縁性薄膜１０１に孔を開けて
取り出されている。
【００１４】このように、素子の表裏両側より配線を取
り出すので、配線の占める面積を従来の一方側のみに配
線パターンを設けているＩＣに比べて約半分に減少でき
ることになり、高集積化の制約であった配線パターンの
密度を緩和できる。そのため素子の集積度を高めること
ができる。図４は本発明の製造方法の１例を説明する図
で、図３に示す半導体装置を対象としている。
り出すので、配線の占める面積を従来の一方側のみに配
線パターンを設けているＩＣに比べて約半分に減少でき
ることになり、高集積化の制約であった配線パターンの
密度を緩和できる。そのため素子の集積度を高めること
ができる。図４は本発明の製造方法の１例を説明する図
で、図３に示す半導体装置を対象としている。
【００１５】図４ａに示すように、まず、ＳＯＩ基板を
利用して通常のＩＣプロセスを用いて素子１０３を形成
する。配線１０７はソース領域１０５から取り出す。つ
ぎに、第４図ｂに示すように、接着層１０９をスピンオ
ン法で形成したのち、ガラスの支持基板１１０を載置し
熱処理により接着剤層１０９を完全に硬化させる。
利用して通常のＩＣプロセスを用いて素子１０３を形成
する。配線１０７はソース領域１０５から取り出す。つ
ぎに、第４図ｂに示すように、接着層１０９をスピンオ
ン法で形成したのち、ガラスの支持基板１１０を載置し
熱処理により接着剤層１０９を完全に硬化させる。
【００１６】続いて図４ｃに示すようにＳＯＩを構成し
ている支持基板１１１の除去を行う。この除去はエッチ
ングによる。エッチング液はＫＯＨ溶液あるいはヒドラ
ジン溶液を用いる。この方法は、窒化シリコンやシリコ
ン酸化膜からなる電気絶縁性薄膜１０１が露出した時点
でエッチングの進行が止まるので好都合である。本実施
例ではウェットエッチングを用いたが、ドライエッチン
グや、これに研磨を組み合わせた方法によってもよい。
ている支持基板１１１の除去を行う。この除去はエッチ
ングによる。エッチング液はＫＯＨ溶液あるいはヒドラ
ジン溶液を用いる。この方法は、窒化シリコンやシリコ
ン酸化膜からなる電気絶縁性薄膜１０１が露出した時点
でエッチングの進行が止まるので好都合である。本実施
例ではウェットエッチングを用いたが、ドライエッチン
グや、これに研磨を組み合わせた方法によってもよい。
【００１７】次に図４ｄに示すように、電気絶縁性薄膜
１０１にパターニングを施し、ドレイン領域１０６の底
面に達する孔を形成したのち、配線１０７を再び形成し
、ドレイン領域１０６からの電極の引き出しを行う。 以上により、図３に示す半導体装置が完成する。
１０１にパターニングを施し、ドレイン領域１０６の底
面に達する孔を形成したのち、配線１０７を再び形成し
、ドレイン領域１０６からの電極の引き出しを行う。 以上により、図３に示す半導体装置が完成する。
【００１８】
【発明の効果】上述したように、本発明によれば、極め
て薄い半導体装置を得ることができるので、ＩＣカード
など薄さを要求される用途に好適である。また、各素子
の配線の取り出しが半導体装置の両面から行えるので、
配線パターンの密度を緩和でき、極めて高集積度の半導
体装置を構成できる。また、マスクＲＯＭの作製におい
ては、全ての素子を形成した後に、薄い絶縁層を介して
しきい値制御を目的とするイオン打ち込みができるため
、納期の短縮が可能になる。
て薄い半導体装置を得ることができるので、ＩＣカード
など薄さを要求される用途に好適である。また、各素子
の配線の取り出しが半導体装置の両面から行えるので、
配線パターンの密度を緩和でき、極めて高集積度の半導
体装置を構成できる。また、マスクＲＯＭの作製におい
ては、全ての素子を形成した後に、薄い絶縁層を介して
しきい値制御を目的とするイオン打ち込みができるため
、納期の短縮が可能になる。
【図１】本発明の一実施例を示す模式的部分断面図であ
る。
る。
【図２】本発明の他の実施例を示す模式的部分断面図で
ある。
ある。
【図３】本発明の別の実施例を示す模式的部分断面図で
ある。
ある。
【図４】本発明の製造方法の一実施例を示す工程図であ
る。
る。
１０１ 電気絶縁性薄膜
１０２ 半導体単結晶薄膜
１０３ 素子
１０４ フィールド酸化膜
１０５ ソース領域
１０６ ドレイン領域
１０７ 配線
１０８ 保護膜
１０９ 接着剤層
１１０ ガラス基板
１１１ シリコン基板
１２０ 中間絶縁膜
Claims (5)
- 【請求項１】 電気絶縁性薄膜と、上記電気絶縁性薄
膜上に配置された半導体単結晶薄膜と上記半導体単結晶
薄膜上に形成された素子群と、上記素子群が形成された
半導体単結晶薄膜上に保護膜が設けられていることを特
徴とする半導体装置。 - 【請求項２】 電気絶縁性薄膜と、上記電気絶縁性薄
膜上に配置された半導体単結晶薄膜と上記半導体単結晶
薄膜上に形成された素子群と、上記素子群が形成された
半導体単結晶薄膜上に接着剤層を介して支持基板が設け
られていることを特徴とする半導体装置。 - 【請求項３】 上記素子群からの金属配線の取り出し
部が、上記素子群の表面および上記電気絶縁性薄膜を貫
通して裏面に設けられていることを特徴とする請求項１
または２記載の半導体装置。 - 【請求項４】 ＳＯＩ基板を構成している半導体結晶
薄膜にＩＣプロセスにより配線を含めて素子を形成する
工程と、上記素子を形成した半導体単結晶薄膜上に接着
剤層を介して支持基板を固着する工程と、上記ＳＯＩ基
板を形成しているシリコン基板を除去する工程とからな
る半導体装置の製造方法。 - 【請求項５】 ＳＯＩ基板を構成している半導体結晶
薄膜にＩＣプロセスにより配線が一部分施されていない
素子を形成する工程と、上記素子を形成した半導体単結
晶薄膜上に接着剤層を介して支持基板を固着する工程と
、上記ＳＯＩ基板を形成しているシリコン基板を除去し
て上記電気絶縁性薄膜の裏面を露出する工程と、上記電
気絶縁性薄膜の裏面から配線が施されなかった半導体単
結晶薄膜に達する開孔部を設ける工程と、上記電気絶縁
性薄膜の裏面に上記開孔部と導通した配線部を形成する
工程とからなる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1666891A JPH04255268A (ja) | 1991-02-07 | 1991-02-07 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1666891A JPH04255268A (ja) | 1991-02-07 | 1991-02-07 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04255268A true JPH04255268A (ja) | 1992-09-10 |
Family
ID=11922703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1666891A Pending JPH04255268A (ja) | 1991-02-07 | 1991-02-07 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04255268A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004119991A (ja) * | 2003-12-12 | 2004-04-15 | Semiconductor Energy Lab Co Ltd | 半導体集積回路 |
| JP2004349513A (ja) * | 2003-05-22 | 2004-12-09 | Seiko Epson Corp | 薄膜回路装置及びその製造方法、並びに電気光学装置、電子機器 |
| US7446843B2 (en) | 1995-03-10 | 2008-11-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of fabricating the same |
| JP2012216848A (ja) * | 2000-09-14 | 2012-11-08 | Semiconductor Energy Lab Co Ltd | 半導体装置及び電子器具 |
-
1991
- 1991-02-07 JP JP1666891A patent/JPH04255268A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7446843B2 (en) | 1995-03-10 | 2008-11-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of fabricating the same |
| US8013972B2 (en) | 1995-03-10 | 2011-09-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of fabricating the same |
| US8547516B2 (en) | 1995-03-10 | 2013-10-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of fabricating the same |
| JP2012216848A (ja) * | 2000-09-14 | 2012-11-08 | Semiconductor Energy Lab Co Ltd | 半導体装置及び電子器具 |
| JP2004349513A (ja) * | 2003-05-22 | 2004-12-09 | Seiko Epson Corp | 薄膜回路装置及びその製造方法、並びに電気光学装置、電子機器 |
| JP2004119991A (ja) * | 2003-12-12 | 2004-04-15 | Semiconductor Energy Lab Co Ltd | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4319251B2 (ja) | 半導体素子を有し導体トラックが形成されている基板が接着層により結合されている支持本体を有する半導体装置 | |
| US5585304A (en) | Method of making semiconductor device with multiple transparent layers | |
| KR100348233B1 (ko) | 반도체장치의제조방법 | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| US5770487A (en) | Method of manufacturing a device, by which method a substrate with semiconductor element and conductor tracks is glued to a support body with metallization | |
| JP2001527700A (ja) | 「チップサイズパッケージ」を有する半導体装置の製造方法 | |
| JPH04255268A (ja) | 半導体装置とその製造方法 | |
| US3453722A (en) | Method for the fabrication of integrated circuits | |
| JP3124303B2 (ja) | 半導体装置とその製造方法 | |
| JP2002270617A (ja) | 半導体装置 | |
| JPS63246841A (ja) | シリコン結晶体の誘電体分離法 | |
| JPH0521764A (ja) | 半導体基板の製造方法 | |
| JP3278062B2 (ja) | 半導体装置とその製造方法 | |
| JP3512788B2 (ja) | 半導体装置の製造方法 | |
| JPS62203364A (ja) | 半導体装置の製造方法 | |
| JPS6244415B2 (ja) | ||
| JPS6214095B2 (ja) | ||
| JPH03136346A (ja) | Ｓｏｉ基板の製造方法 | |
| JPS63202035A (ja) | 半導体装置の製造方法 | |
| JPH10321549A (ja) | 半導体基板の製造方法 | |
| JPS63202034A (ja) | 半導体装置の製造方法 | |
| JPH1126735A (ja) | 結合ｓｏｉウェハ | |
| JPH04299859A (ja) | 半導体装置の製造方法 | |
| JPH04196264A (ja) | 半導体装置の製造方法 | |
| JP2633402B2 (ja) | 液晶表示装置の製造方法 |