JPH09508502A - 半導体素子を有し導体トラックが形成されている基板が接着層により結合されている支持本体を有する半導体装置 - Google Patents

半導体素子を有し導体トラックが形成されている基板が接着層により結合されている支持本体を有する半導体装置

Info

Publication number
JPH09508502A
JPH09508502A JP8516697A JP51669796A JPH09508502A JP H09508502 A JPH09508502 A JP H09508502A JP 8516697 A JP8516697 A JP 8516697A JP 51669796 A JP51669796 A JP 51669796A JP H09508502 A JPH09508502 A JP H09508502A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
silicon
layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8516697A
Other languages
English (en)
Other versions
JP4319251B2 (ja
Inventor
ロナルド デッケル
ヘンリクス ホデフリダス ラファエル マース
Original Assignee
フィリップス エレクトロニクス ネムローゼ フェンノートシャップ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フィリップス エレクトロニクス ネムローゼ フェンノートシャップ filed Critical フィリップス エレクトロニクス ネムローゼ フェンノートシャップ
Publication of JPH09508502A publication Critical patent/JPH09508502A/ja
Application granted granted Critical
Publication of JP4319251B2 publication Critical patent/JP4319251B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4825—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body for devices consisting of semiconductor layers on insulating or semi-insulating substrates, e.g. silicon on sapphire devices, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 基板（３）が接着層（２）により結合されている支持本体（１）を有する半導体装置であって、前記基板には、前記支持本体と対向する第１の側（４）に半導体素子（５）が形成され、さらに基板の支持本体とは反対の第２の側（８）から外部接続するための接点電極又はボンドパッド（７）を有する導体トラック（６）のパターンが形成されている半導体装置。前記外部接続用の接点電極（７）を有する導体トラック（６）のパターンは基板の第１の側（４）に形成され、基板のボンドパッドの領域に第２の側から外部接続するための窓（９）が形成されている。基板（３）の支持本体（１）への結合に先立つ処理工程は、半導体素子を製造するのに好適なクリーンルームで行い、残りの工程は最終装着を行うためのより低いクリーン度のルームで行う。簡単なコンタクトマスクにより比較的大きな窓（９）を形成できるので高価なリソグラフィ装置が不要になる。

Description

【発明の詳細な説明】 半導体素子を有し導体トラックが形成されている基板が接着層 により結合されている支持本体を有する半導体装置 本発明は、基板が接着層により結合されている支持本体を有する半導体装置で あって、前記基板には、前記支持本体と対向する第１の側に半導体素子が形成さ れ、さらに基板の支持本体とは反対の第２の側から外部接続するための接点電極 （又は、ボンドパッド）を有する導体トラックのパターンが形成されている半導 体装置に関するものである。 半導体装置は単一の半導体素子又は多数の半導体素子を有し、前者の場合ディ スクリートな半導体装置となり、後者の場合集積化された半導体装置となる。半 導体素子は、例えばバイポーラトランジスタ又は電界効果トランジスタとするこ とができる。これらの能動素子に加えて、半導体装置は、例えばコイル、キャパ シタ及び光導波路のような受動素子を有することもできる。 基板は、実際に半導体素子の製造中に２００℃を超える温度に数回加熱される 。この場合、例えば半導体領域の形成中約９００℃まで加熱され、半導体材料層 のエピタキシャル成長中には約１０００℃まで加熱され、絶縁性材料層の体積中 約４００〜７００℃まで加熱される。半導体装置が形成された後、基板はさらに 別の処理工程において、約２００℃以上の温度に加熱される。従って、半導体素 子を有する基板は、例えばエポキシ又はアクリル接着剤のような合成樹脂の接着 剤によりガラスから成る支持本体に接合することができる。ガラスは半導体材料 の膨張係数とは異なる膨張係数を有することが許容されている。 米国特許第４９８０３０８号明細書には、冒頭部で述べた型式の半導体装置に おいて、導体トラックのパターンが支持本体と対向する第１の側及び支持本体と は反対側の第２の側にそれぞれ部分的に形成されている半導体装置が開示されて いる。これら基板の両方の側に形成されている導体トラックのパターンの部分は 基板に形成した接続領域により相互接続されている。半導体装置の外部接続は基 板の第２の側で行われる。 基板の第１の側のパターンの部分は、基板が接着剤により支持本体に接合され る前に形成され、第２の側のパターン部分はこの接合後に形成されている。実際 には、接合処理の前に行われる処理工程は半導体素子の製造に好適な特別のクリ ーンルームで実行され、接合処理自身及びその後の処理工程は好ましくは最終装 置に好適なクリーン度の低いクリーンルームで行われる。この場合、導体トラッ クのパターンの２個の部分は別の室内で形成される。これら２個の比較的複雑な パターン部分の製造は微細な寸法の導体トラックを形成するための金属化処理が 必要となるので、両方のルーム内に極めて高価な体積装置及びリソグラフィ装置 を設置する必要がある。 本発明の目的は、冒頭部で述べた半導体装置において、クリーンルームに設置 されるべき高価な体積装置及びリソグラフィ装置を有する２個の別々の室内で製 造されるが、他方の室内は最終の装着処理に好適な室内とされるように改善する ことにある。 この目的を達成するため、本発明による半導体装置は、外部接続用の接点電極 を有する導体トラックのパターンが基板の第１の側に形成され、基板のボンドパ ッドの領域に第２の側から外部接続するための窓が形成されていることを特徴と する。 基板の半導体素子が形成されている側と同一の側に形成されている導体トラッ クのパターンは、体積装置及びリソグラフィ装置を有する極めて高いクリーン度 の空間（クリーンルーム）内で形成することができる。導体トラックのパターン には外部接続用のボンドパッドが形成される。これらのボンドパッドすなわち接 点電極は、実際には例えば１００μｍの長さ及び幅を有し比較的大きなものであ る。基板が支持本体に接合された後、外部接続用の窓が最終の装着工程に適当な 空間内において第２の側から基板に形成することができる。これらの窓は、例え ば９０μｍの長さ及び幅を有する接点電極よりも僅かに小さい。このため、これ らの窓は比較的大きく、簡単な手段により安価な方法で、高価な体積装置やリソ グラフィ装置を用いることなく、形成することができる。これらの窓は簡単なコ ンタクトマスクを用いて通常の方法でフォトレジスト層に規定することができ、 その後エッチング沿中で基板に窓をエッチング形成することができる。この半導 体装置は、このようにして形成した窓を介して外部へ接触させることができる。 基板は半導体材料の通常のフライスとすることができる。半導体素子及び接点 電極を有する導体トラックのパターンはスライスの第１の側に形成することがで きる。外部接続用の窓は第２の側からエッチング形成される。この場合、スライ スが厚いことは欠点となる。この厚さは、接点電極及び接点窓の長さ及び幅に比 べて大きい。好ましくは、基板は、これらの寸法よりも小さい厚さ、例えば１０ μｍ以下とする。 基板が絶縁材料層で構成され半導体素子が基板に存在するシリコン層に形成さ れる場合、基板は極めて薄くすることができる。これにより、１μｍ以下の厚さ の基板を実現することができ、上記寸法の窓を簡単に形成することができる。基 板を形成する絶縁層は、その全表面に亘ってシリコン層でおおうことができる。 次に、接点電極を有する導体トラックのパターンをシリコン層上に形成する。こ の場合、外部接続用の窓は絶縁層だけをエッチングすることにより又は絶縁層及 びシリコン層をエッチングすることにより形成することができる。前者の場合設 けられる外部接点素子と接点電極との間に薄いシリコン層が存在し、後者の場合 シリコン層は存在しない。前者の場合、シリコン層の接点電極の領域に高濃度の 不純物を添加することにより小さい接点抵抗を実現することができる。後者の場 合、接点抵抗は最小になる。しかしながらいずれの場合にも、設けられる接点層 は、半導体素子の設計に配慮されるべきシリコンに接続される。 好ましくは、シリコン層は半導体素子が存在するアイランド部に隣接するシリ コン酸化物に変換され、接点電極はこのアイランド部と隣接するシリコン酸化物 上に形成する。或いは、シリコン層はアイランド部の形態として基板上に局部的 に存在し、接点電極はシリコンアイライド部に隣接する基板上に形成する。前者 の場合、接点窓は基板だけでなく、シリコン酸化物にも形成される。いずれの場 合においても、接点電極は窓のエッチング形成中に露出されるので、配置される 接点素子は接点電極と直接接触する。従って、接触抵抗は最小になる。接点抵抗 は半導体から十分に分離されるので、接点抵抗は十分に独立して設計することが できる。 基板がシリコンスライスで形成され、このシリコンスライスの第１の側に埋込 絶縁層まで除去する場合、半導体装置を簡単な方法で作ることができる。この場 合、半導体素子は、クリーンルーム中において通常の方法で第１の側の埋込絶縁 層の上側に存在するシリコン層のシリコンスライスに形成することができる。こ の後、シリコン層が第１の側から局部的に除去された後、導体トラックのパター ンを形成することができる。次に、スライスを、その第１の側において接合層に より支持本体に結合することができ、この後シリコンを第２の側から埋込絶縁層 まで除去する。最後に、支持本体とは反対の第２の側から窓を形成することがで きる。 以下図面を参照して本発明を詳細に説明する。 図１は本発明による半導体装置の第１実施例を線図的断面図として示す。 図２は本発明による半導体装置の第２実施例を線図的断面図として示す。 図３は本発明による半導体装置の第３実施例を線図的断面図として示す。 図４〜図７は図３に示す半導体装置の数個の製造工程を線図、断面図及び平面 図として示す。 図１は接着層２により基板３が結合されている支持本体１を有する半導体装置 を線図的断面図として示す。この基板３には、その支持本体と対向する第１の側 ４に半導体素子５が形成され、さらに基板の支持本体と反対側の第２の側８から の外部接点用の接点電極又はボンドパッド７を有する導体トラックのパターンが 形成されている。 本例では、単一の半導体素子５、ここではバイポーラトランジスタを形成する 。しかしながら、実際にはこの半導体装置は多数のこのような素子を有すること ができる。前者の場合は個別の半導体装置に関係し、後者の場合は集積化された 半導体装置に関連する。この半導体素子は、図示のバイポーラトランジスタ５の 代わりに電界効果トランジスタとすることができる。この半導体装置は、これら 能動素子に加えて例えばコイル、キャパシタ、及び光導波路のような能動素子を 有することができる。 本発明では、外部接続用の接点電極７を有する導体トラック６のパターンを基 板３の第１の側４に形成し、この第１の側に接点電極７の領域で第２の側８から 外部接続用の窓９を形成する。 接着層２により基板３を支持本体に結合する工程に先立つ処理工程は半導体素 子を製造するのに好適な特別なクリーンルームで行い、接着自身及びその後の処 理工程は好ましくは最終の装着のために設置されているよりクリーン度の低いク リーンルームの外部で行う。半導体素子及び導体パターンを形成するためには複 雑な処理が必要であり、このためには極めて高価な堆積装置及びリソグラフィ装 置が用いられる。本発明の半導体装置の製造における最終の装着空間には、この ような高価な装置は不要である。 半導体素子と同一の側に形成されている導体トラックのパターンは堆積装置及 びリソグラフィ装置によりクリーンルーム内で形成することができる。導体トラ ック６のパターンには、この工程中に外部接続用の接点電極７を形成する。ボン ドパッドとも称されるこれらの接点電極は、比較的大きく、実際には例えば１０ ０μｍの長さ及び幅を有する。次に、基板３を支持本体に結合した後、第２の側 ８からの外部接続用の窓９を最終的な実装に好適な空間内で基板に形成する。こ れらの窓は接点電極７よりも僅かに小さく例えば約９０μｍの長さ及び幅を有す る。このため、これらの窓は比較的大きく、堆積装置やリソグラフィ装置を用い ることなく、簡単な手段により安価に形成することができる。窓８は、通常の方 法で簡単な接点マスクによりフォトレデスト層に規定することができ、その後エ ッチング浴内で基板をエッチングすることにより形成することができる。この接 点素子１０を有する半導体装置は、このようにして形成した窓９を介して外部か ら接触することができる。 図１の実施例の基板３は絶縁材料層とし、半導体素子５はこの基板３上に存在 するシリコン層１１に形成する。以下の説明から明らかなように、この基板３は 窓９の長さ及び幅よりも小さい厚さのものとして形成することができる。この厚 さは１μｍ以下とすることができる。上記寸法の窓９は簡単な方法で形成できる 。これは、基板が通常の半導体材料のスライスか否かによる。このスライスの厚 さは窓をエッチングする際の欠点となる。この厚さは接点電極及び接点窓の長さ 及び幅に比べて大きい。 図１の実施例において、基板３を形成する絶縁層はその全表面をシリコン層１ １で覆う。接点電極７を有する導体トラックのパターン６はシリコン層上に形成 する。外部接続用の窓９は基板層３だけをエッチングすることにより形成する。 シリコン層１１は、設けられる外部の接点素子１０と接点電極７との間に存在す る。接点素子と接点電極との間接触抵抗を小さくするため、シリコン層１１の接 点電極の領域には高濃度の不純物を添加する。シリコン層１１はシリコン酸化物 の絶縁性部分１２により島状部分１３及び１４に副分割して、接点素子１０がシ リコン層１１の半導体素子５が形成されている部分と接触するのを防止する。島 状部分１３は半導体素子５を含み、島状部分１４は接点素子１０を接点電極７に 接続する。接続性部分１２はシリコン層１１を局部酸化することにより通常の方 法で形成することができる。 窓８は基板３だけでなくシリコン層１１にも形成することができる。この場合 、接点素子１０は接点電極７に直接接触する。図示されていないこの場合にも、 窓がエッチング形成されるシリコン層の部分１４は半導体素子が形成されている 部分１３から絶縁する必要がある。この場合、分離部分１２はシリコン層１１を 局部酸化することにより通常の方法で形成することができる。 図２に示す実施例において、図１の実施例の対応する構成要素には同一の符号 が付されており、シリコン層は、半導体素子５が形成される島状部分１５に隣接 する全表面にわたって局部酸化により絶縁性シリコン酸化部分に変換する。接点 電極７は島状部分１５に隣接する絶縁層１２に形成する。窓９は基板３だけでな る絶縁層１２もエッチングすることにより形成する。接点電極７は窓９のエッチ ングにより露出するので、設けられる接点素子１０は接点電極７と直接接触する 。従って、接点抵抗は小さくなる。 図３に示す実施例において、図１の実施例と対応する構成要素には同一の符号 が付されており、シリコン層は島状部分１５の形態として基板３に局部的に存在 し、接点電極７はこの島状部分１５に隣接する基板３上に直接形成する。接点電 極７は窓９にエッチング形成により露出するので、設けられる接点素子１０は接 点電極７と直接接触する。従って、接点抵抗は最小になる。接点電極７は半導体 素子から十分に分離される。 図４〜７は図３の半導体装置の数個の製造工程を断面図及び平面図として線図 的に示す。このスライスの第１の側４に、厚さが約０．４μｍのシリコン酸化物 の絶縁層３、ｃｃ当たり約１０20原子の比較的高い不純物濃度で厚さが約０．１ μｍのシリコン層１７、及びｃｃ当たり約１０16原子の比較的低い不純物濃度で 厚さが約０．１μｍのシリコン層１８を形成する。このスライスは通常のウェフ ァボンディング技術により製造することができる。この技術により、シリコン酸 化物上部層が形成されている第１のシリコンスライスを、この上部層側に第２の シリコンスライスに結合し、その後酸化層上にシリコンの薄い層だけが残存する まで第１のスライスの側からシリコンを除去する。好ましくは、埋め込み絶縁層 ３をイオン注入によりシリコンスライスに形成し、これら窒素や酸素イオンはシ リコンと共に絶縁性材料を構成する。例えば酸素イオン注入によりシリコン酸化 層３を約０．１μｍの深さに形成し、このシリコン酸化層３上の約０．１μｍの 厚さの層１７にリンを上記濃度に添加し、最後に不純物濃度層１８を層１７上に エピタキシャル成長させることにより、シリコン酸化物層３及び不純物が添加さ れたシリコン層１７及び１８を有するスライス１６がシリコンスライスとして得 られる。 図５及び６は平面図及び断面図であり、絶縁性のアイランド部１５をシリコン 層に形成する。このため、本例では絶縁層３から層１７及び１８の一部を除去す る。その後、バイポーラトランジスタ５をシリコンアイランド部１５に通常の方 法で形成し、約５×１０17のボロン原子が添加されいるベース領域１９及び約１ ０20の砒素原子が添加されているエミッタ領域２０を形成する。次に、シリコン アイランド部にシリコン酸化層２１を形成し、窓２２及び２３を形成してベース 領域１９及びエミッタ領域２０にコンタクトを形成する。 トランジスタ５を形成した後、接点電極７を有する導体トラック６のパターン を基板３上にアルミニウムを堆積することにより形成する。図面を明瞭にするた め、この半導体装置は図面上スケール通りに表示されていない。例えば、導体ト ラック６は実際には約１〜１０μｍの幅を有し、接点電極は例えば約１００μｍ の長さ及び幅を有している。 これに、基板全体に別の絶縁層２４を形成し、その第１の側４を接着層２によ り支持本体１に結合する。この接着材は、例えばエポキシ又はアクリル接着剤と し、支持本体１は例えばガラスプレートとする。次にシリコンスライス６を形成 層３まで除去する。このため、スライス６の第２の側８に、絶縁層３が数μｍに 近づくまでケミカル−メカニカル ポリシング処理を施し、その後絶縁層３をＫ ＯＨのエッチング沿にさらす。このエッチング処理は、絶縁性酸化シリコン層３ に到達する瞬時に停止する。 トランジスタ５の製造中に、スライス６は２００℃を超える温度に数回加熱さ れる。すなわち、層１８のエピタキシャル成長中に約１０００℃まで加熱し、半 導体領域１９及び２０の形成中に約９００℃に加熱され、絶縁性材料２１及び２ ４の層体積中に約１００〜７００℃まで加熱する。トランジスタが形成された後 、エポキシ又はアクリル接着層の剛性樹脂接着層２によりスライス１６をガラス 支持体本体１に結合する。ガラスは、半導体材料の膨張係数とは異なる膨張係数 を有することができる。 最後に、約９０μｍの長さ及び幅を有する窓９を基板３に通常の方法で接点マ スク及びＨＦを含むエッチング沿を用いて形成する。最終的に、接点素子１０は 第２の側から設けることができる。本例の接点素子は、通常のワイヤボンディン グ技術により形成する。或いは、接点素子は電気化学的に成長した金属部材（バ ンプ）により形成することもできる。

Claims (1)

  1. 【特許請求の範囲】 １．基板が接着層により結合されている支持本体を有する半導体装置であって、 前記基板には、前記支持本体と対向する第１の側に半導体素子が形成され、さら に基板の支持本体とは反対の第２の側から外部接続するための接点電極（又は、 ボンドパッド）を有する導体トラックのパターンが形成されている半導体装置に おいて、 前記外部接続用の接点電極を有する導体トラックのパターンが基板の第１の 側に形成され、基板のボンドパッドの領域に第２の側から外部接続するための窓 が形成されていることを特徴とする半導体装置。 ２．請求項１に記載の半導体装置において、前記基板が絶縁性材料層で構成され 、前記半導体素子が基板の第１の側に存在するシリコン層に形成されていること を特徴とする半導体装置。 ３．請求項２に記載の半導体装置において、前記シリコン層が、半導体素子が存 在するアイランド部に隣接するシリコン酸化物に変換され、前記接点電極が前記 アイランド部に隣接するシリコン酸化物層に形成されていることを特徴とする半 導体装置。 ４．請求項２に記載の半導体装置において、前記シリコン層が基板上にアイラン ド部の形態で局部的に存在し、前記接点電極が前記シリコンアイランド部に隣接 して基板上に直接形成されていることを特徴とする半導体装置。 ５．請求項２、３又は４に記載の半導体装置において、前記半導体基板がシリコ ンスライスで形成され、このシリコンスライスの第１の側に埋め込み絶縁層が形 成され、このシリコンスライスがその第２の側から前記埋め込み層まで除去され ていることを特徴とする半導体装置。 ６．請求項５に記載の半導体装置において、前記埋め込み絶縁層が、シリコンと 共に絶縁性材料を構成するイオンのイオン注入によりシリコンスライス中に形成 されていることを特徴とする半導体装置。 ７．請求項６に記載の半導体装置において、前記埋め込み絶縁層が、窒素又は酸 素のイオン注入によりシリコンスライス中に形成されていることを特徴とする 半導体装置。
JP51669796A 1994-11-22 1995-10-16 半導体素子を有し導体トラックが形成されている基板が接着層により結合されている支持本体を有する半導体装置 Expired - Lifetime JP4319251B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NL94203386.1 1994-11-22
EP94203386 1994-11-22
PCT/IB1995/000879 WO1996016443A1 (en) 1994-11-22 1995-10-16 Semiconductor device with a carrier body on which a substrate with a semiconductor element is fastened by means of a glue layer and on which a pattern of conductor tracks is fastened

Publications (2)

Publication Number Publication Date
JPH09508502A true JPH09508502A (ja) 1997-08-26
JP4319251B2 JP4319251B2 (ja) 2009-08-26

Family

ID=8217398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51669796A Expired - Lifetime JP4319251B2 (ja) 1994-11-22 1995-10-16 半導体素子を有し導体トラックが形成されている基板が接着層により結合されている支持本体を有する半導体装置

Country Status (6)

Country Link
US (1) US5739591A (ja)
EP (1) EP0740853B1 (ja)
JP (1) JP4319251B2 (ja)
KR (1) KR100389754B1 (ja)
DE (1) DE69507284T2 (ja)
WO (1) WO1996016443A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003503854A (ja) * 1999-06-29 2003-01-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体デバイス
US8349707B2 (en) 2001-08-24 2013-01-08 Wafer-Level Packaging Portfolio Llc Process for making contact with and housing integrated circuits

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100513412B1 (ko) * 1996-03-12 2005-12-06 코닌클리케 필립스 일렉트로닉스 엔.브이. 지지체에접착된기판을구비하는반도체장치
JPH11261010A (ja) 1998-03-13 1999-09-24 Mitsubishi Electric Corp 半導体装置及びその製造方法
WO2000065655A1 (en) 1999-04-23 2000-11-02 Koninklijke Philips Electronics N.V. A semiconductor device with an operating frequency larger than 50mhz comprising a body composed of a soft ferrite material
US6580107B2 (en) * 2000-10-10 2003-06-17 Sanyo Electric Co., Ltd. Compound semiconductor device with depletion layer stop region
JP2005503671A (ja) * 2001-09-18 2005-02-03 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ Ｘ線を用いて半導体材料のウェハを検査する方法
DE10356885B4 (de) 2003-12-03 2005-11-03 Schott Ag Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement
ATE550019T1 (de) 2005-05-17 2012-04-15 Merck Sharp & Dohme Cis-4-ä(4-chlorophenyl)sulfonylü-4-(2,5- difluorophenyl)cyclohexanepropansäure zur behandlug von krebs
GB0603041D0 (en) 2006-02-15 2006-03-29 Angeletti P Ist Richerche Bio Therapeutic compounds
ES2654847T3 (es) 2006-04-19 2018-02-15 Novartis Ag Compuestos de benzoxazol y benzotiazol sustituidos en 6-O y métodos para inhibir la señalización CSF-1R
EP2698157B1 (en) 2006-09-22 2015-05-20 Merck Sharp & Dohme Corp. Method of treatment using fatty acid synthesis inhibitors
EP2109608B1 (en) 2007-01-10 2011-03-23 Istituto di Richerche di Biologia Molecolare P. Angeletti S.p.A. Amide substituted indazoles as poly(adp-ribose)polymerase (parp) inhibitors
MX2009009304A (es) 2007-03-01 2009-11-18 Novartis Ag Inhibidores de cinasa pim y metodos para su uso.
CN101754965B (zh) 2007-05-21 2014-03-19 诺华股份有限公司 Csf-1r抑制剂、组合物及使用方法
US8389553B2 (en) 2007-06-27 2013-03-05 Merck Sharp & Dohme Corp. 4-carboxybenzylamino derivatives as histone deacetylase inhibitors
EP2413932A4 (en) 2009-04-01 2012-09-19 Merck Sharp & Dohme INHIBITORS OF AKT ACTIVITY
US8765747B2 (en) 2009-06-12 2014-07-01 Dana-Farber Cancer Institute, Inc. Fused 2-aminothiazole compounds
CN102472648B (zh) * 2009-07-22 2014-04-16 皇家飞利浦电子股份有限公司 具有低响应时间和高灵敏度的热流量传感器集成电路
EP2488028B1 (en) 2009-10-14 2020-08-19 Merck Sharp & Dohme Corp. Substituted piperidines that increase p53 activity and the uses thereof
BR112012023021A2 (pt) 2010-03-16 2016-05-31 Dana Farber Cancer Inst Inc compostos de indazol e seus usos
WO2011163330A1 (en) 2010-06-24 2011-12-29 Merck Sharp & Dohme Corp. Novel heterocyclic compounds as erk inhibitors
CN103068980B (zh) 2010-08-02 2017-04-05 瑟纳治疗公司 使用短干扰核酸（siNA）的RNA干扰介导的联蛋白（钙粘蛋白关联蛋白质），β1（CTNNB1）基因表达的抑制
KR102072631B1 (ko) 2010-08-17 2020-02-03 시르나 쎄러퓨틱스 인코퍼레이티드 짧은 간섭 핵산 （ｓｉＮＡ）을 사용한 Ｂ형 간염 바이러스 （ＨＢＶ） 유전자 발현의 ＲＮＡ 간섭 매개 억제
US8883801B2 (en) 2010-08-23 2014-11-11 Merck Sharp & Dohme Corp. Substituted pyrazolo[1,5-a]pyrimidines as mTOR inhibitors
WO2012030685A2 (en) 2010-09-01 2012-03-08 Schering Corporation Indazole derivatives useful as erk inhibitors
US9242981B2 (en) 2010-09-16 2016-01-26 Merck Sharp & Dohme Corp. Fused pyrazole derivatives as novel ERK inhibitors
EP3766975A1 (en) 2010-10-29 2021-01-20 Sirna Therapeutics, Inc. Rna interference mediated inhibition of gene expression using short interfering nucleic acid (sina)
WO2012087772A1 (en) 2010-12-21 2012-06-28 Schering Corporation Indazole derivatives useful as erk inhibitors
US20140046059A1 (en) 2011-04-21 2014-02-13 Piramal Enterprises Limited Process for the preparation of morpholino sulfonyl indole derivatives
US9023865B2 (en) 2011-10-27 2015-05-05 Merck Sharp & Dohme Corp. Compounds that are ERK inhibitors
US20150299696A1 (en) 2012-05-02 2015-10-22 Sirna Therapeutics, Inc. SHORT INTERFERING NUCLEIC ACID (siNA) COMPOSITIONS
WO2014052563A2 (en) 2012-09-28 2014-04-03 Merck Sharp & Dohme Corp. Novel compounds that are erk inhibitors
WO2014063061A1 (en) 2012-10-19 2014-04-24 Dana-Farber Cancer Institute, Inc. Hydrophobically tagged small molecules as inducers of protein degradation
ES2651347T3 (es) 2012-11-28 2018-01-25 Merck Sharp & Dohme Corp. Composiciones y métodos para el tratamiento del cáncer
CA2895504A1 (en) 2012-12-20 2014-06-26 Merck Sharp & Dohme Corp. Substituted imidazopyridines as hdm2 inhibitors
US9540377B2 (en) 2013-01-30 2017-01-10 Merck Sharp & Dohme Corp. 2,6,7,8 substituted purines as HDM2 inhibitors
WO2015034925A1 (en) 2013-09-03 2015-03-12 Moderna Therapeutics, Inc. Circular polynucleotides
EP3057956B1 (en) 2013-10-18 2021-05-05 Dana-Farber Cancer Institute, Inc. Polycyclic inhibitors of cyclin-dependent kinase 7 (cdk7)
US20160264551A1 (en) 2013-10-18 2016-09-15 Syros Pharmaceuticals, Inc. Heteroaromatic compounds useful for the treatment of prolferative diseases
JO3589B1 (ar) 2014-08-06 2020-07-05 Novartis Ag مثبطات كيناز البروتين c وطرق استخداماتها
US10550121B2 (en) 2015-03-27 2020-02-04 Dana-Farber Cancer Institute, Inc. Inhibitors of cyclin-dependent kinases
JOP20190055A1 (ar) 2016-09-26 2019-03-24 Merck Sharp & Dohme أجسام مضادة ضد cd27
US10851164B2 (en) 2017-04-13 2020-12-01 Aduro Biotech Holdings, Europe B.V. Anti-SIRPα antibodies
US10947234B2 (en) 2017-11-08 2021-03-16 Merck Sharp & Dohme Corp. PRMT5 inhibitors
WO2019148412A1 (en) 2018-02-01 2019-08-08 Merck Sharp & Dohme Corp. Anti-pd-1/lag3 bispecific antibodies
WO2020033282A1 (en) 2018-08-07 2020-02-13 Merck Sharp & Dohme Corp. Prmt5 inhibitors
WO2020033284A1 (en) 2018-08-07 2020-02-13 Merck Sharp & Dohme Corp. Prmt5 inhibitors

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63308386A (ja) * 1987-01-30 1988-12-15 Sony Corp 半導体装置とその製造方法
JPH01215033A (ja) * 1988-02-24 1989-08-29 Fuji Electric Co Ltd 半導体チップ用ボンディングパッド
JP3077034B2 (ja) * 1990-07-25 2000-08-14 セイコーインスツルメンツ株式会社 半導体イメージセンサ装置
KR930006732B1 (ko) * 1991-05-08 1993-07-23 재단법인 한국전자통신연구소 전기적 특성을 갖는 구조물이 매립된 반도체기판 및 그 제조방법
US5273921A (en) * 1991-12-27 1993-12-28 Purdue Research Foundation Methods for fabricating a dual-gated semiconductor-on-insulator field effect transistor
US5213990A (en) * 1992-04-01 1993-05-25 Texas Instruments, Incorporated Method for forming a stacked semiconductor structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003503854A (ja) * 1999-06-29 2003-01-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体デバイス
US8349707B2 (en) 2001-08-24 2013-01-08 Wafer-Level Packaging Portfolio Llc Process for making contact with and housing integrated circuits

Also Published As

Publication number Publication date
DE69507284T2 (de) 1999-07-01
US5739591A (en) 1998-04-14
EP0740853A1 (en) 1996-11-06
EP0740853B1 (en) 1999-01-13
KR970700942A (ko) 1997-02-12
KR100389754B1 (ko) 2003-10-17
DE69507284D1 (de) 1999-02-25
JP4319251B2 (ja) 2009-08-26
WO1996016443A1 (en) 1996-05-30

Similar Documents

Publication Publication Date Title
JP4319251B2 (ja) 半導体素子を有し導体トラックが形成されている基板が接着層により結合されている支持本体を有する半導体装置
US5474952A (en) Process for producing a semiconductor device
US3508980A (en) Method of fabricating an integrated circuit structure with dielectric isolation
JP2822656B2 (ja) 半導体装置およびその製造方法
EP0182032B1 (en) SoI semiconductor device and method for producing it
US4985745A (en) Substrate structure for composite semiconductor device
JP4538107B2 (ja) 半導体素子及び金属化層を有する絶縁層が接着剤により取付られているガラス支持体を有する半導体装置
JPS63308386A (ja) 半導体装置とその製造方法
JP3987573B2 (ja) 能動素子及び受動素子を有する集積化された半導体装置
EP0770267B1 (en) Method of manufacturing a device, by which method a substrate with semiconductor element and conductor tracks is glued to a support body with metallization
KR100582146B1 (ko) 반도체 집적 회로 장치의 제조 방법
EP0746875B1 (en) Method of manufacturing semiconductor devices with semiconductor elements formed in a layer of semiconductor material glued on a support wafer
JP2763107B2 (ja) 誘電体分離半導体基板およびその製造方法
JP2850527B2 (ja) 半導体装置およびその製造方法
JPH04199632A (ja) Ｓｏｉウエハ及びその製造方法
JPS61172346A (ja) 半導体集積回路装置
JPS641063B2 (ja)
JP3614927B2 (ja) 張り合わせ半導体基板の作製方法
JPS63199454A (ja) 半導体装置
JP2969669B2 (ja) 半導体装置の製造方法
JPH07111973B2 (ja) 半導体装置の製造方法
JPS6226181B2 (ja)
JPS63152170A (ja) 半導体装置の製造方法
JPH03141643A (ja) 半導体装置の製造方法
JPS63161659A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060808

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20061108

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20061225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070125

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070320

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070615

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070730

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071120

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080220

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080331

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080414

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080520

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080715

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081003

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081120

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20081204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090403

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090528

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120605

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120605

Year of fee payment: 3

S343 Written request for registration of root pledge or change of root pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316354

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R316Z02

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120605

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120605

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S343 Written request for registration of root pledge or change of root pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316354

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R316Z02

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120605

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130605

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130605

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130605

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130605

Year of fee payment: 4

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130605

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130605

Year of fee payment: 4

S343 Written request for registration of root pledge or change of root pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316350

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130605

Year of fee payment: 4

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130605

Year of fee payment: 4

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130605

Year of fee payment: 4

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130605

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130605

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130605

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term