JPH01215033A - 半導体チップ用ボンディングパッド - Google Patents
半導体チップ用ボンディングパッドInfo
- Publication number
- JPH01215033A JPH01215033A JP63041134A JP4113488A JPH01215033A JP H01215033 A JPH01215033 A JP H01215033A JP 63041134 A JP63041134 A JP 63041134A JP 4113488 A JP4113488 A JP 4113488A JP H01215033 A JPH01215033 A JP H01215033A
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum
- bonding
- semiconductor
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 81
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 47
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 40
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 29
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 12
- 239000010703 silicon Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000002131 composite material Substances 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 230000008018 melting Effects 0.000 claims 1
- 238000002844 melting Methods 0.000 claims 1
- 239000006104 solid solution Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000003292 diminished effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
- H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05073—Single internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体チップ用ボンディングパッド、すなわち
半導体回路素子が組み込まれたシリコン半導体チップを
ボンディング線を介して外部と接続するためのボンディ
ングパッドであって、とくに微細なパターンの電極膜で
半導体チップ内に紐み込まれた半導体回路素子が相互に
接続される集積回路用半導体チップに適するものに関す
る。
半導体回路素子が組み込まれたシリコン半導体チップを
ボンディング線を介して外部と接続するためのボンディ
ングパッドであって、とくに微細なパターンの電極膜で
半導体チップ内に紐み込まれた半導体回路素子が相互に
接続される集積回路用半導体チップに適するものに関す
る。
（従来の技術〕
よく知られているように、上述の集積回路等の半導体チ
ップの外部回路との接続にはボンディング線が主に用い
られており、この接続のために半導体チップにはふつう
その周縁部にボンディングパッドが並べて設けられる。
ップの外部回路との接続にはボンディング線が主に用い
られており、この接続のために半導体チップにはふつう
その周縁部にボンディングパッドが並べて設けられる。
集積回路の高度化とともにこの半導体チップに設けられ
るボンディングパッド数は次第に増加し数百側にもなる
ことがあるので、現在ではかかる多数個のボンディング
作業はほとんど自動化されて短時間内に能率よく進める
ことが可能になった。しかし、かかるボンディングパッ
ドとボンディング線を用いる接続の信鯨性については、
比較的通過電流が大きい場合やコストを下げるためにア
ルミ系のボンディングパッドを用いる場合に、なお若干
の問題なしとしない、とくに後者のアルミのボンディン
グパッドは、よく知られているように半導体チップ内に
組み込まれる半導体回路素子の相互接続やボンディング
パッドへの導出にふつうアルミの電極膜ないしは接続膜
が用いられるので、このアルミをそのままボンディング
パッドに利用できる経済上の利点があるが、金めつき等
の表面処理を施したものに比べてボンディング線との接
続の信鯨性に若干問題が残っている０本発明はこのアル
ミ系のボンディングパッドに関し、第２図に半導体チッ
プ上の配置を、第３図以降にこのボンディングバンドの
従来例を示す。
るボンディングパッド数は次第に増加し数百側にもなる
ことがあるので、現在ではかかる多数個のボンディング
作業はほとんど自動化されて短時間内に能率よく進める
ことが可能になった。しかし、かかるボンディングパッ
ドとボンディング線を用いる接続の信鯨性については、
比較的通過電流が大きい場合やコストを下げるためにア
ルミ系のボンディングパッドを用いる場合に、なお若干
の問題なしとしない、とくに後者のアルミのボンディン
グパッドは、よく知られているように半導体チップ内に
組み込まれる半導体回路素子の相互接続やボンディング
パッドへの導出にふつうアルミの電極膜ないしは接続膜
が用いられるので、このアルミをそのままボンディング
パッドに利用できる経済上の利点があるが、金めつき等
の表面処理を施したものに比べてボンディング線との接
続の信鯨性に若干問題が残っている０本発明はこのアル
ミ系のボンディングパッドに関し、第２図に半導体チッ
プ上の配置を、第３図以降にこのボンディングバンドの
従来例を示す。
よく知られていることであるが、第２ｗＪの半導体チン
プ８０の中央部８１には模式的に示された種々の半導体
回路素子２０が組み込まれていて、それを外部と接続す
るために電流容量に応じて１００〜３００−程度の寸法
のボンディングパッド７０が半導体チップのふつうは周
縁部に多敗個並べて設けられ、これらに金やアルミの２
０〜５０−程度の径のボンディング線７０がグイボンデ
ィング法や超音波ボンディング法によって接続される。
プ８０の中央部８１には模式的に示された種々の半導体
回路素子２０が組み込まれていて、それを外部と接続す
るために電流容量に応じて１００〜３００−程度の寸法
のボンディングパッド７０が半導体チップのふつうは周
縁部に多敗個並べて設けられ、これらに金やアルミの２
０〜５０−程度の径のボンディング線７０がグイボンデ
ィング法や超音波ボンディング法によって接続される。
第３図は第２図中の半導体回路素子２０のごく一部と１
個のボンディングバンド６０を拡大して示すもので、こ
の従来例の場合にはボンディングパッド用の金属膜には
珪素を含むアルミ合金ｌｌＩ４１が用いられる。これは
、金属膜が半導体回路素子２０の半導体層２１の表面に
直接に導電接触する電極膜としても用いられるためで、
この金属膜中のアルミが半導体層２１内に拡散して半導
体基体ｌＯとの間のｐｎ接合に悪影響を与えないように
アルミ中に珪素をそのほぼ固溶限−杯に含ませておき、
半導体層２１内の珪素がアルミ中に侵入せず従って逆に
アルミが半導体層２１の珪素内に置換的に拡散しないよ
うにしたものである。
個のボンディングバンド６０を拡大して示すもので、こ
の従来例の場合にはボンディングパッド用の金属膜には
珪素を含むアルミ合金ｌｌＩ４１が用いられる。これは
、金属膜が半導体回路素子２０の半導体層２１の表面に
直接に導電接触する電極膜としても用いられるためで、
この金属膜中のアルミが半導体層２１内に拡散して半導
体基体ｌＯとの間のｐｎ接合に悪影響を与えないように
アルミ中に珪素をそのほぼ固溶限−杯に含ませておき、
半導体層２１内の珪素がアルミ中に侵入せず従って逆に
アルミが半導体層２１の珪素内に置換的に拡散しないよ
うにしたものである。
このアルミ合金膜４１は半導体基体１０の表面に成長な
いしは被着された酸化膜等の絶縁膜３０の窓を介して半
導体層２１に導電接触するように蒸着法やスパッタ法に
より被着され、そのボンディングパッド６０に当たる部
分がそのまま接続電極として用いられる。このアルミ合
金８１１４１を被着してフォトエツチングにより所定形
吠にパターニングした後、窒化膜等の保護膜５０を基体
１０の全面に被着して、それに窓５１を明けて金属膜４
１を露出させることによりボンディングパッド６０が形
成される。
いしは被着された酸化膜等の絶縁膜３０の窓を介して半
導体層２１に導電接触するように蒸着法やスパッタ法に
より被着され、そのボンディングパッド６０に当たる部
分がそのまま接続電極として用いられる。このアルミ合
金８１１４１を被着してフォトエツチングにより所定形
吠にパターニングした後、窒化膜等の保護膜５０を基体
１０の全面に被着して、それに窓５１を明けて金属膜４
１を露出させることによりボンディングパッド６０が形
成される。
ところが、金属膜にアルミ合金膜を用いるとボンディン
グ線７０を接続した後のそのボンド７１とアルミ合金膜
４１の間の接合が充分でないためにはがれＳを生じやす
い、第４図に示す従来例はこの欠点を解消しうるもので
、アルミ単体からなるアルミ膜４２をボンディングパッ
ド６０用の保護膜５０の開口部のアルミ合金膜４１の上
に図示のように重ね合わせたものである。珪素を含有し
ないアルミ１１１４２に対するボンディング線７０の接
続は容易で、そのボンド７１がアルミＷＡ４２の表面と
充分に接合されるので、これによって接続の信鯨性が向
上される。
グ線７０を接続した後のそのボンド７１とアルミ合金膜
４１の間の接合が充分でないためにはがれＳを生じやす
い、第４図に示す従来例はこの欠点を解消しうるもので
、アルミ単体からなるアルミ膜４２をボンディングパッ
ド６０用の保護膜５０の開口部のアルミ合金膜４１の上
に図示のように重ね合わせたものである。珪素を含有し
ないアルミ１１１４２に対するボンディング線７０の接
続は容易で、そのボンド７１がアルミＷＡ４２の表面と
充分に接合されるので、これによって接続の信鯨性が向
上される。
（発明が解決しようとする１１．ＩＩ）しかし、この第
４図の従来例では半導体回路素子用電極膜としてのアル
ミ合金膜がボンディングパッド用金属膜の一部に利用さ
れているだけで、そのほかにアルミ膜の被着とパターニ
ングの２工程を追加する要があるので、経済上の利点が
減殺されてしまって合めうき等の処理を施すのとあまり
大差がないことになってしまう、経済上の利点を保持す
るためには、やはり前の第３図のようにアルミ合金膜４
１にそのままでボンディング線７０を接続すゐのが望ま
しい。
４図の従来例では半導体回路素子用電極膜としてのアル
ミ合金膜がボンディングパッド用金属膜の一部に利用さ
れているだけで、そのほかにアルミ膜の被着とパターニ
ングの２工程を追加する要があるので、経済上の利点が
減殺されてしまって合めうき等の処理を施すのとあまり
大差がないことになってしまう、経済上の利点を保持す
るためには、やはり前の第３図のようにアルミ合金膜４
１にそのままでボンディング線７０を接続すゐのが望ま
しい。
そこで、アルミ合金膜４１を少なくともｉｎ以上の厚み
に付けておいて、超音波ボンディング法を利用してその
表面にボンド７１を強固に接合する方法も従来から取ら
れている。このアルミ合金膜の厚みを増すのは強力な超
音波ボンディング時にその下の基体１Ｇの表面に損傷が
生じないようにするためで、ボンディング線に細手の金
線を用いればこの損傷の問題を避けることができる。し
かし、この接続部の通過電流が大で太目のアルミのボン
ディング線を用いる場合には、接合が充分になるまで超
音波ボンディングを施すと、基体ｌＯの表面に図でＣで
示したクレータ状にマイクロクランクＭＣ等の損傷が発
生しやすい。
に付けておいて、超音波ボンディング法を利用してその
表面にボンド７１を強固に接合する方法も従来から取ら
れている。このアルミ合金膜の厚みを増すのは強力な超
音波ボンディング時にその下の基体１Ｇの表面に損傷が
生じないようにするためで、ボンディング線に細手の金
線を用いればこの損傷の問題を避けることができる。し
かし、この接続部の通過電流が大で太目のアルミのボン
ディング線を用いる場合には、接合が充分になるまで超
音波ボンディングを施すと、基体ｌＯの表面に図でＣで
示したクレータ状にマイクロクランクＭＣ等の損傷が発
生しやすい。
この場合のもう一つの問題点はアルミ合金膜の厚みを増
すと半導体層２１用の電極膜や半導体装置素子間の接続
膜の幅を余り狭められないので、２ｐ−ルール以下の微
細パターンをもつ集積回路に不向きになってしまうこと
である。また、かかる微細パターンの場合は一般に半導
体層従ってｐｎ接合の深さが浅いので、半導体層へのア
ルミの拡散を極力避けるためには電極膜は是非子ルミ合
金膜にしなければならない。
すと半導体層２１用の電極膜や半導体装置素子間の接続
膜の幅を余り狭められないので、２ｐ−ルール以下の微
細パターンをもつ集積回路に不向きになってしまうこと
である。また、かかる微細パターンの場合は一般に半導
体層従ってｐｎ接合の深さが浅いので、半導体層へのア
ルミの拡散を極力避けるためには電極膜は是非子ルミ合
金膜にしなければならない。
本発明はかかる問題点を解決して、ボンディング線との
接続ないしは接合が確実で、微細パターンに向くよう金
属膜の厚みを極力薄くでき、かつボンディング後に半導
体基体の表面に損傷を与えるおそれが少ない半導体チッ
プ用ボンディングパッドを得ることをａｍとする。
接続ないしは接合が確実で、微細パターンに向くよう金
属膜の厚みを極力薄くでき、かつボンディング後に半導
体基体の表面に損傷を与えるおそれが少ない半導体チッ
プ用ボンディングパッドを得ることをａｍとする。
本発明によれば、半導体回路素子が組み込まれたシリコ
ン半導体チップをボンディング線を介して外部と接続す
るための半導体チップ用ボンディングパッドを、半導体
チップの半導体基体上に設けられた絶縁膜と、ｗＡ緑膜
上に被着され固溶限の珪素を含むアルミ合金膜とその上
に被着されたアルミ単体からなるアルミ膜を含む複合構
成の金属膜とで構成し、金属膜を半導体チップに組み込
まれる半導体回路素子用の半導体層の表面に直接に導電
接触する電極膜と共用に設け、絶縁膜の厚みを１−以上
に、金属膜中のアルミ合金膜の厚みを０．２〜Ｇ、 ５
ｎに、アルミ膜の厚みをこれと同程度以上にすること
により上述のｔＪＡ！Ｉが解決される。
ン半導体チップをボンディング線を介して外部と接続す
るための半導体チップ用ボンディングパッドを、半導体
チップの半導体基体上に設けられた絶縁膜と、ｗＡ緑膜
上に被着され固溶限の珪素を含むアルミ合金膜とその上
に被着されたアルミ単体からなるアルミ膜を含む複合構
成の金属膜とで構成し、金属膜を半導体チップに組み込
まれる半導体回路素子用の半導体層の表面に直接に導電
接触する電極膜と共用に設け、絶縁膜の厚みを１−以上
に、金属膜中のアルミ合金膜の厚みを０．２〜Ｇ、 ５
ｎに、アルミ膜の厚みをこれと同程度以上にすること
により上述のｔＪＡ！Ｉが解決される。
本発明は上記の構成にいうように、ボンディングバンド
用の金属膜を半導体回路素子用の電極膜と共用にアルミ
合金膜とアルミ膜とを含む複合構成にしてアルミ膜の方
にボンディング線を接続することにより、ボンディング
線との接続ないしは接合のｔＲｆｉ性を上げ、アルミ合
金膜の厚みは０．２〜Ｏ−５ｔｎａ ＋アルミ膜の厚み
はこれと同程度かやや厚めにして金属膜全体の厚みがＩ
Ｂを余り越えないようにすることにより、電極膜や接続
膜の幅を狭めて微細パターン化を可能にし、かつ金属膜
下の絶縁膜の厚みを１＃ｓ以上にしてボンディング線を
超音波ボンディングする場合にもその衝撃を分散させる
ことにより、半導体基体の表面に損傷が発生するおそれ
をほぼ皆無として、前述の！ｌ！題の解決に成功したも
のである。
用の金属膜を半導体回路素子用の電極膜と共用にアルミ
合金膜とアルミ膜とを含む複合構成にしてアルミ膜の方
にボンディング線を接続することにより、ボンディング
線との接続ないしは接合のｔＲｆｉ性を上げ、アルミ合
金膜の厚みは０．２〜Ｏ−５ｔｎａ ＋アルミ膜の厚み
はこれと同程度かやや厚めにして金属膜全体の厚みがＩ
Ｂを余り越えないようにすることにより、電極膜や接続
膜の幅を狭めて微細パターン化を可能にし、かつ金属膜
下の絶縁膜の厚みを１＃ｓ以上にしてボンディング線を
超音波ボンディングする場合にもその衝撃を分散させる
ことにより、半導体基体の表面に損傷が発生するおそれ
をほぼ皆無として、前述の！ｌ！題の解決に成功したも
のである。
以下第１図を参照しながら本発明の詳細な説明する。同
図（ａｌには本発明によるボンディングパッド６０が、
同図Ｃｂ）には半導体回路素子２０とボンディングパッ
ド６０がそれぞれ拡大断面で示されており、同図（Ｃ）
には同図−）の上面が示されている。
図（ａｌには本発明によるボンディングパッド６０が、
同図Ｃｂ）には半導体回路素子２０とボンディングパッ
ド６０がそれぞれ拡大断面で示されており、同図（Ｃ）
には同図−）の上面が示されている。
半導体チップ用の図示の半導体基体１０は集積回路用の
もので、同図−）に示すように例えばｐ形の基板ｌの図
の上面に強いｐ形の埋込層２と強いｎ形の埋込層３をそ
れぞれ拡散した上で、エピタキシャル層４をｎ形で成長
させ、その表面から分離層５を強いｐ形で埋込層２に達
するまで深く拡散させることにより、エピタキシャル層
４をそれぞれ接合分離された領域に分割したものである
。同図（ｂ）、 （Ｃ１に示されたように、半導体回路
素子２０は例えば縦形のｎｐｎ ）ランジスタであって
、ｎ形のエピタキシャル層４をコレクタ１としてその中
にｐ形のベース３１２１． ｎ形のエミッタ層２２．
ｐＷＪのベース接続層２３およびｎ形のコレクタ接続層
２４が拡散されている。
もので、同図−）に示すように例えばｐ形の基板ｌの図
の上面に強いｐ形の埋込層２と強いｎ形の埋込層３をそ
れぞれ拡散した上で、エピタキシャル層４をｎ形で成長
させ、その表面から分離層５を強いｐ形で埋込層２に達
するまで深く拡散させることにより、エピタキシャル層
４をそれぞれ接合分離された領域に分割したものである
。同図（ｂ）、 （Ｃ１に示されたように、半導体回路
素子２０は例えば縦形のｎｐｎ ）ランジスタであって
、ｎ形のエピタキシャル層４をコレクタ１としてその中
にｐ形のベース３１２１． ｎ形のエミッタ層２２．
ｐＷＪのベース接続層２３およびｎ形のコレクタ接続層
２４が拡散されている。
絶縁膜３０はこれらの半導体層を保護するとともにボン
ディングパッド６０の下側部を構成するもので、同図（
３）に示すように例えばスチーム酸化膜３１８低温酸化
膜３２およびりんガラス膜３３の３層構成とする。スチ
ーム酸化膜３１は通常のように９５０〜１１５０℃の高
温で成長されるもので、本発明においては例えば０．８
〜０．９ ｎ程度と厚目にされる。低温酸化膜・３２と
りんガラス膜３３は４００〜４５０℃の低温で被着され
、その厚みはそれぞれ０．２ ｔｎａ前後とすることに
より、絶縁膜４０全体の厚みが１４以上。
ディングパッド６０の下側部を構成するもので、同図（
３）に示すように例えばスチーム酸化膜３１８低温酸化
膜３２およびりんガラス膜３３の３層構成とする。スチ
ーム酸化膜３１は通常のように９５０〜１１５０℃の高
温で成長されるもので、本発明においては例えば０．８
〜０．９ ｎ程度と厚目にされる。低温酸化膜・３２と
りんガラス膜３３は４００〜４５０℃の低温で被着され
、その厚みはそれぞれ０．２ ｔｎａ前後とすることに
より、絶縁膜４０全体の厚みが１４以上。
この例では１．２〜１．３ ｔｎａとされる。金属膜４
０はアルミ合金膜４１とアルミ膜４２とからなる２層構
成で、まずこの内のアルミ合金ｌ１１４１として珪素を
その固溶限の１．５％程度含むアルミが、絶縁膜３０に
明けられた窓部で同図〜）に示すように所定の半導体層
の表面に導電接触するように、蒸着ないしはスパッタ法
により０．２〜０．５−の厚みに被着される。
０はアルミ合金膜４１とアルミ膜４２とからなる２層構
成で、まずこの内のアルミ合金ｌ１１４１として珪素を
その固溶限の１．５％程度含むアルミが、絶縁膜３０に
明けられた窓部で同図〜）に示すように所定の半導体層
の表面に導電接触するように、蒸着ないしはスパッタ法
により０．２〜０．５−の厚みに被着される。
次にアルミ膜４２として純アルミを真空を破ることなく
引き続いて同じ方法で被着するが、その厚みはアルミ合
金膜と同程度か若干厚目に、ただし金属膜４Ｇの全体厚
みができるだけ薄く１＃ｓ程度以下になるように選ばれ
る。ボンディング部を通過する電流が比較的大きくて太
いアルーミのボンディング線を超音波ボンディングした
い場合には、アルミ合金膜４１の厚みを薄目にしてアル
ミＨ４２の厚みは０．５−以上にするのが望ましい。
引き続いて同じ方法で被着するが、その厚みはアルミ合
金膜と同程度か若干厚目に、ただし金属膜４Ｇの全体厚
みができるだけ薄く１＃ｓ程度以下になるように選ばれ
る。ボンディング部を通過する電流が比較的大きくて太
いアルーミのボンディング線を超音波ボンディングした
い場合には、アルミ合金膜４１の厚みを薄目にしてアル
ミＨ４２の厚みは０．５−以上にするのが望ましい。
このように被着された金属膜４０をフォトエツチングに
よりパターニングすることにより、同図上）。
よりパターニングすることにより、同図上）。
ｔｃ＋に示すようにこの例ではトランジスタである半導
体回路素子に対してはコレクタ用電極膜４５．エミンタ
用電極膜４６およびベース用電極膜４７が形成され、こ
れと同時に同図（Ｃ）に示す接続膜４５ａ１４６ａ１４
７ａも形成される。また、この例ではベース用電極膜４
７と接続膜４７ａを介して接続されたボンディングパッ
ド６０用の金属膜４０も同時に形成される。
体回路素子に対してはコレクタ用電極膜４５．エミンタ
用電極膜４６およびベース用電極膜４７が形成され、こ
れと同時に同図（Ｃ）に示す接続膜４５ａ１４６ａ１４
７ａも形成される。また、この例ではベース用電極膜４
７と接続膜４７ａを介して接続されたボンディングパッ
ド６０用の金属膜４０も同時に形成される。
最終の保護膜５０としては通常のように窒化膜をプラズ
マＣＶＤ法等で少なくとも０．５ｎ以上の厚みで全面被
着した上で、そのフォトエツチングにより窓５１をバタ
ーニングすればよく、これによって窓部に金属膜４０が
露出されたボンディングパッド６０が形成される。
マＣＶＤ法等で少なくとも０．５ｎ以上の厚みで全面被
着した上で、そのフォトエツチングにより窓５１をバタ
ーニングすればよく、これによって窓部に金属膜４０が
露出されたボンディングパッド６０が形成される。
以上のようにして半導体チップに作り込まれたボンディ
ングパッド６０に対しては、通常のように２０〜５０ｎ
の径の金またはアルミのボンディング線７０がグイボン
ディングないしは必要に応じて超音波ボンディングされ
る。このボンディングはもちろんアルミ膜４１に対して
なされるので、ボンディングは容易でボンド７１のアル
ミ膜４１の表面に対する接合が確実になされる。またこ
の際かなり強く超音波ボンディングを施しても本発明で
は絶縁膜３０がｌＪｔｍ以上と厚めなので、ボンディン
グ時に超音波の衝撃力は金属膜４０に強く掛かるがその
下の絶縁膜により分散されるので半導体基体ｌＯの表面
に損傷が発生するおそれは従来よりも格段に減少する０
本発明による多数のボンディングパッドに太目の金およ
びアルミのボンディング線を接続した上で、通常のよう
にボンディング線の引き上げ試験を行なったところ、ア
ルミのボンディング線の場合にもポンド７１とボンディ
ングパッドの金属１！４Ｇとの間のはがれは全く観察さ
れず、すべてボンディング線７０の所で切断が起きる結
果が得られている。
ングパッド６０に対しては、通常のように２０〜５０ｎ
の径の金またはアルミのボンディング線７０がグイボン
ディングないしは必要に応じて超音波ボンディングされ
る。このボンディングはもちろんアルミ膜４１に対して
なされるので、ボンディングは容易でボンド７１のアル
ミ膜４１の表面に対する接合が確実になされる。またこ
の際かなり強く超音波ボンディングを施しても本発明で
は絶縁膜３０がｌＪｔｍ以上と厚めなので、ボンディン
グ時に超音波の衝撃力は金属膜４０に強く掛かるがその
下の絶縁膜により分散されるので半導体基体ｌＯの表面
に損傷が発生するおそれは従来よりも格段に減少する０
本発明による多数のボンディングパッドに太目の金およ
びアルミのボンディング線を接続した上で、通常のよう
にボンディング線の引き上げ試験を行なったところ、ア
ルミのボンディング線の場合にもポンド７１とボンディ
ングパッドの金属１！４Ｇとの間のはがれは全く観察さ
れず、すべてボンディング線７０の所で切断が起きる結
果が得られている。
（発明の効果〕
以上の記載から明らかなように、本発明ではボンディン
グパッド用金属膜を半導体チップに組み込まれる半導体
回路素子用の半導体層の表面に導電接触する電極膜用金
属膜と共用とし、半導体層に接するアルミ合金膜とボン
ディング線が接続されるアルミ膜の複合構成にしたので
、最少の工程数で経済的に半導体チップを製作でき、ア
ルミ合金膜と接する半導体層が浅いｐｎ接合を持つ場合
にも半導体層内にアルミが拡散して接合に悪影響を及ぼ
すことがなく、かつボンディングパッドの方ではアルミ
膜とボンディング線とのボンディングが容易になり、し
かも両者間を確実な接合により高い信鯨性で接続するこ
とができる。また、アルミ合金膜の厚みを０．２〜０．
５−にしたので、金属膜の全体の厚みが１４を余り越え
ることがなく、従って電極膜や接続膜の幅を狭く選定で
きるので、２Ｉｍルール以下の微細パターンをもつ集積
回路にも本発明を有利に適用することができる。さらに
、ボンディングパッド部の金属膜下の絶縁膜の厚みを１
μ以上にしたので、大電流用の太いアルミ等のボンディ
ング線を金属膜にかなり強（超音波ボンディングしても
、その下の半導体基体がそれによって損傷を蒙るおそれ
がほぼ皆無になり、もちろん絶縁膜が絶縁破壊を起こす
おそれもなくなり、本発明を電流容量のかなり大きな半
導体チップにも適用することができる。
グパッド用金属膜を半導体チップに組み込まれる半導体
回路素子用の半導体層の表面に導電接触する電極膜用金
属膜と共用とし、半導体層に接するアルミ合金膜とボン
ディング線が接続されるアルミ膜の複合構成にしたので
、最少の工程数で経済的に半導体チップを製作でき、ア
ルミ合金膜と接する半導体層が浅いｐｎ接合を持つ場合
にも半導体層内にアルミが拡散して接合に悪影響を及ぼ
すことがなく、かつボンディングパッドの方ではアルミ
膜とボンディング線とのボンディングが容易になり、し
かも両者間を確実な接合により高い信鯨性で接続するこ
とができる。また、アルミ合金膜の厚みを０．２〜０．
５−にしたので、金属膜の全体の厚みが１４を余り越え
ることがなく、従って電極膜や接続膜の幅を狭く選定で
きるので、２Ｉｍルール以下の微細パターンをもつ集積
回路にも本発明を有利に適用することができる。さらに
、ボンディングパッド部の金属膜下の絶縁膜の厚みを１
μ以上にしたので、大電流用の太いアルミ等のボンディ
ング線を金属膜にかなり強（超音波ボンディングしても
、その下の半導体基体がそれによって損傷を蒙るおそれ
がほぼ皆無になり、もちろん絶縁膜が絶縁破壊を起こす
おそれもなくなり、本発明を電流容量のかなり大きな半
導体チップにも適用することができる。
、以上の特長をもつ本発明はとくに微細パターンをもつ
集積回路や比較的電流容量が大な半導体チップに適用し
て、低い製造コストでそのボンディングによる接続の信
鯨性を高める上で著効を有する。
集積回路や比較的電流容量が大な半導体チップに適用し
て、低い製造コストでそのボンディングによる接続の信
鯨性を高める上で著効を有する。
第１図および第２図が本発明に関し、第１図は本発明に
よる半導体チップ用ボンディングバッドの実施例を半導
体回路素子とともに示す断面図および上面図、第２図は
ボンディングパッドの配置例を示す半導体チップの上面
図である。第３図以降は従来技術に関し、第３図および
第４図はそれぞれ異なる従来の半導体チップ用ボンディ
ングパッドの例の断面図である０図において、ｌ：半導
体基板、２．３：埋込層、４：エピタキシャル層、５：
分離層、ｌＯ二半導体基体、２０：半導体回路素子ない
しはｎｐｎ ）ランジスタ、２１：ベース層、２２：
エミツタ層、２３：ベース接続層、２４：コレクタ接続
層、３０：絶縁膜、３１ニスチーム酸化膜、３２：低温
酸化膜、３３：りんガラス膜、４０：金属膜、４１ニア
ルミ合金膜、４２ニアルミ膜、４５〜４７：電極膜、４
５ａ〜４７ａ：接続膜、５０：保護膜、５１ｉ保護膜の
窓、６０：ボンディングパッド、７０：ボンディング線
、７１：ボンド、８０：半導体チップ、８１：半導体チ
ップの中央部、Ｃ：クレータ、ＭＣ：マイクロクランク
、Ｓ：ボンディングのはがれ、第１図
よる半導体チップ用ボンディングバッドの実施例を半導
体回路素子とともに示す断面図および上面図、第２図は
ボンディングパッドの配置例を示す半導体チップの上面
図である。第３図以降は従来技術に関し、第３図および
第４図はそれぞれ異なる従来の半導体チップ用ボンディ
ングパッドの例の断面図である０図において、ｌ：半導
体基板、２．３：埋込層、４：エピタキシャル層、５：
分離層、ｌＯ二半導体基体、２０：半導体回路素子ない
しはｎｐｎ ）ランジスタ、２１：ベース層、２２：
エミツタ層、２３：ベース接続層、２４：コレクタ接続
層、３０：絶縁膜、３１ニスチーム酸化膜、３２：低温
酸化膜、３３：りんガラス膜、４０：金属膜、４１ニア
ルミ合金膜、４２ニアルミ膜、４５〜４７：電極膜、４
５ａ〜４７ａ：接続膜、５０：保護膜、５１ｉ保護膜の
窓、６０：ボンディングパッド、７０：ボンディング線
、７１：ボンド、８０：半導体チップ、８１：半導体チ
ップの中央部、Ｃ：クレータ、ＭＣ：マイクロクランク
、Ｓ：ボンディングのはがれ、第１図
Claims (1)
- 半導体回路素子が組み込まれたシリコン半導体チップ
をボンディング線を介して外部と接続するためのボンデ
ィングパッドであって、半導体チップの半導体基体上に
設けられた絶縁膜と、絶縁膜上に被着され固溶限の珪素
を含むアルミ合金膜とその上に被着されたアルミ単体か
らなるアルミ膜を含む複合構成の金属膜とを備え、金属
膜を半導体チップに組み込まれる半導体回路素子用の半
導体層の表面に直接に導電接触する電極膜と共用に設け
、絶縁膜の厚みを１μｍ以上に、金属膜中のアルミ合金
膜の厚みを０．２〜０．５μｍに、アルミ膜の厚みをこ
れと同程度以上としたことを特徴とする半導体チップ用
ボンディングパッド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63041134A JPH01215033A (ja) | 1988-02-24 | 1988-02-24 | 半導体チップ用ボンディングパッド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63041134A JPH01215033A (ja) | 1988-02-24 | 1988-02-24 | 半導体チップ用ボンディングパッド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01215033A true JPH01215033A (ja) | 1989-08-29 |
Family
ID=12599967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63041134A Pending JPH01215033A (ja) | 1988-02-24 | 1988-02-24 | 半導体チップ用ボンディングパッド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01215033A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000031279A (ja) * | 1998-05-30 | 2000-01-28 | Robert Bosch Gmbh | 導体路の接触接続装置および接触接続方法 |
| KR100389754B1 (ko) * | 1994-11-22 | 2003-10-17 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 반도체장치 |
| JP2018107269A (ja) * | 2016-12-26 | 2018-07-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
1988
- 1988-02-24 JP JP63041134A patent/JPH01215033A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100389754B1 (ko) * | 1994-11-22 | 2003-10-17 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 반도체장치 |
| JP2000031279A (ja) * | 1998-05-30 | 2000-01-28 | Robert Bosch Gmbh | 導体路の接触接続装置および接触接続方法 |
| JP4717973B2 (ja) * | 1998-05-30 | 2011-07-06 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 導体路の接触接続装置および接触接続方法 |
| JP2018107269A (ja) * | 2016-12-26 | 2018-07-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5844317A (en) | Consolidated chip design for wire bond and flip-chip package technologies | |
| KR940001149B1 (ko) | 반도체 장치의 칩 본딩 방법 | |
| US6040235A (en) | Methods and apparatus for producing integrated circuit devices | |
| US5226232A (en) | Method for forming a conductive pattern on an integrated circuit | |
| US7019397B2 (en) | Semiconductor device, manufacturing method of semiconductor device, stack type semiconductor device, and manufacturing method of stack type semiconductor device | |
| KR100272686B1 (ko) | 반도체장치및그제조방법 | |
| US5403777A (en) | Semiconductor bond pad structure and method | |
| US3550261A (en) | Method of bonding and an electrical contact construction | |
| US20030080422A1 (en) | Semiconductor wafer, method of manufacturing semiconductor wafer having bumps, semiconductor chip having bumps and method of manufacturing the same, semiconductor device, circuit board, and electronic equipment | |
| US4042951A (en) | Gold-germanium alloy contacts for a semiconductor device | |
| JP2772606B2 (ja) | 集積半導体デバイス上にバンプ構造を形成する方法 | |
| JPH01215033A (ja) | 半導体チップ用ボンディングパッド | |
| JP3395747B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0714028B2 (ja) | 立体型半導体装置の製造方法 | |
| US3639811A (en) | Semiconductor with bonded electrical contact | |
| US3763550A (en) | Geometry for a pnp silicon transistor with overlay contacts | |
| JPH05291186A (ja) | 半導体チップの表面上に金属コンタクトを形成する方法 | |
| KR0169471B1 (ko) | 바이폴라 범프 트랜지스터 및 그 제조 방법 | |
| JPH02170434A (ja) | バンプ電極を備える半導体集積回路装置 | |
| KR20040054097A (ko) | 반도체 소자의 본딩 패드와 이의 형성 방법 | |
| JPH07221101A (ja) | 半導体ウエハ上への突起電極形成方法 | |
| JPH08124929A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR100296962B1 (ko) | 칩 사이즈 패키지 제조방법 | |
| JPH0244145B2 (ja) | ||
| JPH02181457A (ja) | バンプ電極を備える集積回路装置の試験方法 |