JP4717973B2 - 導体路の接触接続装置および接触接続方法 - Google Patents
導体路の接触接続装置および接触接続方法 Download PDFInfo
- Publication number
- JP4717973B2 JP4717973B2 JP15045099A JP15045099A JP4717973B2 JP 4717973 B2 JP4717973 B2 JP 4717973B2 JP 15045099 A JP15045099 A JP 15045099A JP 15045099 A JP15045099 A JP 15045099A JP 4717973 B2 JP4717973 B2 JP 4717973B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- insulating layer
- region
- contact hole
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の属する技術分野】
本発明は、基板上に被着され第1の絶縁層により覆われた第1の導体路を、前記第1の絶縁層のコンタクトホールを介して第2の導体路と接触接続するための、導体路の接触接続装置および接触接続方法に関する。なお、本発明は任意の導体路の接触接続に利用できるけれども、ここでは本発明ならびにその問題点について、シリコン基板上に被着されたプラチナ導体路およびアルミニウムのボンディングランド導体路の接触接続に関して説明する。
【0002】
【従来の技術】
図4のa〜cには慣用の接触接続装置が略示されており、図4aは上から見た平面図、図4bは絶縁層のエッチング側縁がポジティブな場合の断面図、図4cは絶縁層のエッチング側縁がネガティブなときの断面図である。
【0003】
図4のa〜cの場合、参照符号10によりシリコン基板が示されており、参照符号40によりプラチナ導体路、50によりCVD酸化物、53によりポジティブなエッチング側縁、55によりネガティブなエッチ側縁が示されている。また、参照符号60によりアルミニウムボンディングランド導体路が示されており、参照符号61によりウェブ領域、参照符号62によりランド領域、参照符号65によりアルミニウムのくびれ、参照符号67によりエッジの裂断が示されており、さらに参照符号Lによりコンタクトホール、Rcによりコンタクトホール接触抵抗が示されている。
【0004】
図4のa〜cに示されている配置構成は、アルミニウムボンディングランド導体路60における幅の狭いウェブ領域61を介して、アルミニウムボンディングランド導体路における幅の広いランド領域62へ、細長いプラチナ導体路40を導くために用いられる。
【0005】
シリコン基板10の上に延在しているプラチナ導体路40はまずはじめに、CVD酸化物50から成る絶縁層によって完全に覆われる。次にプラチナ導体路40の端部領域において、ホトリソグラフィによる慣用のエッチングプロセスによってCVD酸化物層50にコンタクトホールLが開けられる。その際、コンタクトホールLはプラチナ導体路40の端部領域周縁部から間隔をおいて配置されている。次に、図4のaに描かれている配置構成が得られるよう、アルミニウムボンディングランド導体路60の析出ならびにマスキングが行われる。
【0006】
このようにして形成された接触接続の品質を判定するために、CVD酸化物層50に設けられたコンタクトホールLとアルミニウムボンディングランド導体路60において対応するランド領域62との間の接触抵抗Rcが測定される。
【0007】
たとえばこのようなコンタクトホール接触抵抗Rcの測定は、コンタクトホール側縁がアルミニウムによって覆われている度合いを表すために用いられ、次にこれについて図4のbとcを参照しながら詳しく説明する。
【0008】
コンタクトホールLを湿式化学的に開口した場合、通常はCVD酸化物層に望ましいポジティブなエッチング側縁53が形成され、これによってコンタクトホール側縁がアルミニウムによって良好な度合いで覆われるようになり、つまりはコンタクトホール接触抵抗Rcが僅かになる(図4b)。
【0009】
しかしながら標準的なプロセスによれば、局所的にウェハ上でCVD酸化物層において望ましくないネガティブなエッチング側縁55の生じる場合があり、つまりはコンタクトホール接触抵抗Rcが高くなる可能性がある(図4c)。この原因として、CVD酸化物層50の不均質な成長および/またはCVD酸化物層50とプラチナ導体路40との間の界面における汚れを挙げることができる。殊にこのようなネガティブなエッチング側縁によってコンタクトホール周縁部にくびれ65やエッジの裂断67が発生し、その結果、コンタクトホール接触抵抗Rcが高まり、最悪の場合、アルミニウムボンディングランド導体路60が切断され、該当コンポーネントが故障してしまうおそれがある。
【0010】
このように上述のような公知のやり方の欠点として判明したのは、所定の割合(典型的には数%)のコンポーネントは標準プロセスにおいて高いコンタクトホール接触抵抗Rcを有していることである。
【0011】
【発明が解決しようとする課題】
したがって本発明の課題は、コンタクトホールの接触抵抗が大きくなる問題点を解消することにある。
【0012】
【課題を解決するための手段】
本発明によればこの課題は、コンタクトホールは、第1の導体路の上の領域とそれに隣接する基板の上の領域をカバーしており、第2の導体路はコンタクトホール内で、第1の導体路との接触領域からその下に位置する基板へ向かって段階づけられていることにより解決される。
【0013】
【発明の実施の形態】
公知の手法とは異なり上記の構成を採用すれば、コンタクトホール接触抵抗が大きくなる問題点はコンタクトホールに特別なデザインを施したことでもはや発生しない、という利点が得られる。
【0014】
本発明によれば、コンタクトホールの側縁には依存しない確実な接触接続が達成され、そのことで高い製造品質と歩留まりが保証される。
【0015】
本発明の基礎とする着想は以下の点にある。すなわち、コンタクトホールは第1の導体路の上の領域とそれに隣接する基板の領域をカバーしており、第2の導体路はコンタクトホール内で、第1の導体路との接触領域からその下に位置する基板へ向かって段階づけられている。換言すれば、第2の導体路は下降する段状部を有しており、従来技術のように絶縁層に向かって上昇する段状部だけではない。たとえば下降段状部については比較的小さい段差とすることができ、したがっていっそう改善された段状部の被覆が可能となる。それゆえ標準的なプロセスと異なり、絶縁層の厚さやコンタクトホール周縁部の側縁急峻度には依存しなくなる。
【0016】
従属請求項には、請求項1に記載の装置ないしは請求項11に記載の方法の有利な実施形態が示されている。
【0017】
1つの有利な実施形態によれば、第2の導体路は実質的にコンタクトホール内部に位置しており、有利にはその周縁領域だけが絶縁層の上におかれている。
【0018】
別の有利な実施形態によれば第2の導体路は、第1の導体路上に接触している幅の狭いウェブ領域とそれに続く幅の広いランド領域を有するボンディングランド導体路である。
【0019】
別の有利な実施形態によれば、第1の導体路はアイレット状領域を有しており、このアイレット状領域の上にコンタクトホールの周縁部が位置している。この構成は、ウェットエッチング法を使用したときに殊に有利である。なぜならばその際には、第1の導体路と第1の絶縁層との間の縁に沿ってエッチスパイクの発生する可能性があり、これによって所期のように用いられるホトレジストマスクの下で第1の絶縁層との距離が定まらなくなってしまう。
【0020】
さらに別の有利な実施形態によれば、コンタクトホール周縁部はアイレット状領域内に実質的にセンタリングされて配置されている。これはプロセス許容誤差の補償に役立つ。
【0021】
他の有利な実施形態によれば基板上に、電気的な絶縁体および/または第1の導体路と第2の導体路のための固着層として第2の絶縁層が設けられている。
【0022】
その他の有利な実施形態によれば、第1および/または第2の絶縁層は複数の絶縁層から成る。
【0023】
さらに別の有利な実施形態によれば、第1および/または第2の絶縁層は導電層と非導電層の組み合わせから成る。
【0024】
次に、図面を参照しながら本発明の実施例について詳細に説明する。
【0025】
【実施例】
図1のa〜cには、本発明による接触接続装置の第1の実施形態が描かれており、ここで図1のaは上から見た平面図、図1のbは絶縁層のエッチング側縁がポジディブな場合の断面図、さらに図1のcは絶縁層のエッチング側縁がネガティブな場合の断面図である。
【0026】
図1のa〜cによれば、すでに説明した参照符号に加えてL′によりコンタクトホールが示されており、L′1によりウェブコンタクトホール領域、L′2によりランドコンタクトホール領域、Rによりアルミニウムボンディングランド導体路60の周縁領域、70によりプラチナ導体路40とアルミニウムボンディングランド導体路60との間の接触領域、20により窒化物層、30によりReox(=再酸化されたシリコン窒化物)から成る固着層、100によりエッチスパイクが示されている。
【0027】
図1のa〜cに描かれているようにこの第1の実施形態の場合、コンタクトホールL′は、プラチナ導体路40の上の領域とそれに隣接する窒化物層20の上の領域を有している。アルミニウムボンディングランド導体路60はコンタクトホールL′内で、プラチナ導体路40との接触領域70から窒化物層20へ向かって、つまり基板10の方へ向かって段階づけられている。接触領域70においてプラチナ導体路40の上に接触している幅の狭いウェブ領域61およびこれに続くそれよりも幅の広いランド領域62をもつアルミニウムボンディングランド導体路60は、実質的にコンタクトホールL′内に位置しており、その周縁領域RだけがCVD酸化物層50の上に位置している。
【0028】
この第1の実施形態では、アルミニウムボンディングランド導体路60はCVD酸化物層50の上ではなく窒化物層20の上に置かれており、このことでプラチナ導体路40に対する段差が小さくなり、該当する段状部がアルミニウムで覆われる度合いが良好になる。
【0029】
図1のbに示したエッチング側縁53がポジティブである場合も、図1のcで示したエッチング側縁55がネガティブである場合も、接触抵抗Rcは良好な結果を示すようになる。なぜならば、もはやアルミニウムの裂断が発生することはないからである。この場合、プラチナ導体路40端部の領域70の大きさにより、接触抵抗の大きさが定められる。また、窒化物層20の上のランド領域62とそれよりも幅の狭いウェブ領域61の位置によって、基板10上のアルミニウムの良好な固着が保証される。
【0030】
ランド領域62とそれよりも幅の狭いウェブ領域61の窒化物層20上の配置によって、プラチナ導体路40の上に突出するコンタクトホールL′が定められる。コンタクトホールL′をプラズマエッチング法またはイオンビームエッチング法で開ける場合には、これ以上の措置をとる必要はない。しかしコンタクトホールL′をウェットエッチング法で開けるときには、エッチスパイク100に起因して問題の発生する可能性がある。図1のaには、エッチスパイクの広がり方向が矢印で示されている。
【0031】
図2は、第1の実施形態においてウェットエッチング法の場合に発生する可能性のあるこの種のエッチスパイク問題を説明するための略図である。
【0032】
図2の場合、これまで述べてきた参照符号に加えて、参照符号80によりCVD酸化物50上のホトレジストが示されており、参照符号90によりコンタクトホール窓が示されている。ここでよくわかるように、プラチナ導体路とCVD酸化物との間の縁に沿ってエッチスパイク100の発生する可能性があり、これによってホトレジストのマスク80の下においてCVD酸化物との距離が定まらなくなってしまう。
【0033】
図3のa〜cには、本発明による接触接続装置の第2の実施形態が描かれており、この場合、図3のaは上から見た平面図であり、図3のbは絶縁層のエッチ側縁がポジティブな場合の断面図であり、図3のcは絶縁層のエッチ側縁がネガティブな場合の断面図である。
【0034】
ウェットエッチング法を利用したときにエッチスパイクに対処するために、この第2の実施形態によればプラチナ導体路40にアイレット状領域が設けられており、この領域はアルミニウムボンディングランド導体路60の周囲に輪郭に沿って配置されている。その際、コンタクトホールL′の周縁部は、アイレット状領域に実質的にセンタリングされて位置している。この場合にも、アルミニウムボンディングランド導体路60の周縁領域RだけしかCVD酸化物50の上に位置していない。
【0035】
CVD酸化物50におけるコンタクトホールL′のオーバエッチング時間は、できるかぎり余分なく選定すべきである。それというのも、プラチナ導体路40は典型的には数10nmの厚さのReox層の上に設けられており、コンタクトホールL′内では必然的にプラチナ層の僅かなアンダーエッチングとなるからである。アルミニウムによりプラチナ/Reox段を覆う度合いが大きいことで(厚み比約1:6)、第1の実施例の場合のようにポジティブなエッジ側縁53であっても(図3b)ネガティブなエッジ側縁55であっても、アルミニウムのエッジの裂断は生じない。
【0036】
付加的に、アイレット状領域内におけるアルミニウムの被着によりプラチナ導体路40と窒化物層20の間に発生するかもしれない空隙を、後続のアルミニウム熱処理においてPtとAlとの金属間相の形成により再び閉ざすことができる。
【0037】
これまで有利な実施例に基づき本発明を説明してきたが、本発明はそれらに限定されるものではなく、多種多様に変形可能である。
【0038】
たとえば、金属製導体路や固着層の材料や絶縁材料は実例として挙げたにすぎず、それらを適切な材料に置き換えてもかまわない。また、シリコン以外の基板を使用してもよい。
【0039】
さらに、コンタクト窓の形状は図示の形状に限定されるものではなく、他の形に変えることができる。
【図面の簡単な説明】
【図1】本発明による接触接続装置の第1の実施形態を示す図である。
【図2】第1の実施形態においてウェットエッチング法を使用したときに発生する可能性のあるエッチスパイク問題を説明するための図である。
【図3】本発明による接触接続装置の第2の実施形態を示す図である。
【図4】慣用の接触接続装置を示す図である。
【符号の説明】
10 基板
20 窒化物層
30 固着層
40 プラチナ導体路
50 CVD酸化物
53 ポジティブなエッチング側縁
55 ネガティブなエッチング側縁
60 アルミニウムボンディングランド導体路
61 ウェッブ領域
62 ランド領域
L′ コンタクトホール
L′1 ウェブコンタクトホール領域
L′2 ランドコンタクトホール領域
R 周縁領域
Claims (10)
- 第2の絶縁層(20)により覆われた基板(10)上に設けられ、第1の絶縁層(50)により覆われた第1の導体路(40)を、前記第1の絶縁層(50)のコンタクトホール(L′)を介して、ボンディングランドを構成する第2の導体路(60)と接触接続するための、導体路の接触接続装置において、
前記コンタクトホール(L′)は、前記第1の導体路(40)の上の領域とそれに隣接する前記基板(10)上の前記第2の絶縁層(20)の上の領域をカバーしており、
前記第2の導体路(60)は前記コンタクトホール(L′)内で、前記第1の導体路(40)との接触領域(70)からその下に位置する前記第2の絶縁層(20)へ向かって段階づけられ、
前記第1の導体路(40)のための固着層(30)として、前記第2の絶縁層(20)と前記第1の導体路(40)との間に第3の絶縁層が、前記コンタクトホール(L′)内の前記第2の絶縁層(20)の上の領域を除いて設けられていることを特徴とする、
導体路の接触接続装置。 - 前記固着層(30)は再酸化されたシリコン窒化膜であり、その上の前記導体路(40)はプラチナである、請求項1記載の装置。
- 前記第1の導体路(40)はプラチナでありかつ前記第2の導体路(60)はアルミニウムであり、プラチナ/固着層とアルミニウム層との厚み比は1:6である、請求項1または2記載の装置。
- 第1の導体路(40)と第2の導体路(60)との間の接触抵抗の大きさは、前記第1の導体路(40)が前記第2の導体路(60)に覆われる範囲の大きさに依存する、請求項1〜3のいずれか1項記載の装置。
- 前記第2の導体路(60)はコンタクトホール(L′)内に位置しており、該第2の導体路の周縁領域(R)だけが絶縁層(50)上に位置している、請求項1〜4のいずれか1項記載の装置。
- 前記第2の導体路(60)は、第1の導体路(40)上に接触している幅の狭いウェブ領域(61)とそれに続く幅の広いランド領域(62)を有するボンディングランド導体路である、請求項1〜5のいずれか1項記載の装置。
- 前記第1の導体路(40)はアイレット状領域を有しており、該アイレット状領域の上に前記コンタクトホール(L′)の周縁部が位置している、請求項1〜6のいずれか1項記載の装置。
- 前記コンタクトホール(L′)の周縁部は、前記アイレット状領域上でセンタリングされて配置されている、請求項7記載の装置。
- 前記の第1および/または第2の絶縁層(20,50)は複数の絶縁層から成る、請求項1〜7のいずれか1項記載の装置。
- 第2の絶縁層(20)により覆われた基板(10)上に設けられ、第1の絶縁層(50)により覆われた第1の導体路(40)を、前記第1の絶縁層(50)のコンタクトホール(L′)を介して、ボンディングランドを構成する第2の導体路(60)と接触接続するための、導体路の接触接続方法において、
前記第1の導体路(40)の上の領域とそれに隣接する基板(10)上の前記第2の絶縁層(20)の上の領域をもつコンタクトホール(L′)を形成し、
前記コンタクトホール(L′)内で第1の導体路(40)との接触領域(70)からその下に位置する前記第2の絶縁層(20)へ向かって段階づけられた第2の導体路(60)を形成することを含み、さらに
前記第1の導体路(40)のための固着層(30)として第3の絶縁層を、前記第2の絶縁層(20)と前記第1の導体路(40)との間に、前記コンタクトホール(L′)内の前記第2の絶縁層(20)の上の領域を除いて形成することを含むことを特徴とする、
導体路の接触接続方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19824400A DE19824400C2 (de) | 1998-05-30 | 1998-05-30 | Leiterbahn-Kontaktierungsanordnung |
DE19824400.2 | 1998-05-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000031279A JP2000031279A (ja) | 2000-01-28 |
JP4717973B2 true JP4717973B2 (ja) | 2011-07-06 |
Family
ID=7869521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15045099A Expired - Lifetime JP4717973B2 (ja) | 1998-05-30 | 1999-05-28 | 導体路の接触接続装置および接触接続方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6303990B1 (ja) |
JP (1) | JP4717973B2 (ja) |
DE (1) | DE19824400C2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4008629B2 (ja) * | 1999-09-10 | 2007-11-14 | 株式会社東芝 | 半導体装置、その設計方法、及びその設計プログラムを格納したコンピュータ読み取り可能な記録媒体 |
DE102016222913A1 (de) | 2016-11-21 | 2018-05-24 | Robert Bosch Gmbh | Gassensor mit einem Halbleitersubstrat mit mindestens einer Isolationsschicht und einer Leiterbahn |
DE102017210585B3 (de) | 2017-06-23 | 2018-09-27 | Robert Bosch Gmbh | Bondpadschichtsystem, Gassensor und Verfahren zur Herstellung eines Gassensors |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57207354A (en) * | 1981-06-15 | 1982-12-20 | Toshiba Corp | Manufacture of semiconductor device |
JPS6072253A (ja) * | 1983-09-28 | 1985-04-24 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH01215033A (ja) * | 1988-02-24 | 1989-08-29 | Fuji Electric Co Ltd | 半導体チップ用ボンディングパッド |
JPH07263555A (ja) * | 1994-03-24 | 1995-10-13 | Nec Corp | 半導体装置の製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3577036A (en) * | 1969-05-05 | 1971-05-04 | Ibm | Method and means for interconnecting conductors on different metalization pattern levels on monolithically fabricated integrated circuit chips |
US4713682A (en) * | 1984-04-25 | 1987-12-15 | Honeywell Inc. | Dielectric barrier material |
US4827326A (en) * | 1987-11-02 | 1989-05-02 | Motorola, Inc. | Integrated circuit having polyimide/metal passivation layer and method of manufacture using metal lift-off |
US5106780A (en) * | 1988-08-05 | 1992-04-21 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
US5502002A (en) * | 1992-05-21 | 1996-03-26 | Hughes Aircraft Company | Polyimide passivation of GaAs microwave monolithic integrated circuit flip-chip |
US5652182A (en) * | 1995-12-29 | 1997-07-29 | Cypress Semiconductor Corporation | Disposable posts for self-aligned non-enclosed contacts |
US5869393A (en) * | 1996-06-19 | 1999-02-09 | Vanguard International Semiconductor Corp. | Method for fabricating multi-level interconnection |
US5888911A (en) * | 1997-10-23 | 1999-03-30 | Advanced Micro Devices, Inc. | HSQ processing for reduced dielectric constant |
US6046104A (en) * | 1998-05-15 | 2000-04-04 | Advanced Micro Devices, Inc. | Low pressure baked HSQ gap fill layer following barrier layer deposition for high integrity borderless vias |
-
1998
- 1998-05-30 DE DE19824400A patent/DE19824400C2/de not_active Expired - Lifetime
-
1999
- 1999-05-26 US US09/320,603 patent/US6303990B1/en not_active Expired - Lifetime
- 1999-05-28 JP JP15045099A patent/JP4717973B2/ja not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57207354A (en) * | 1981-06-15 | 1982-12-20 | Toshiba Corp | Manufacture of semiconductor device |
JPS6072253A (ja) * | 1983-09-28 | 1985-04-24 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH01215033A (ja) * | 1988-02-24 | 1989-08-29 | Fuji Electric Co Ltd | 半導体チップ用ボンディングパッド |
JPH07263555A (ja) * | 1994-03-24 | 1995-10-13 | Nec Corp | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
DE19824400C2 (de) | 2000-05-18 |
DE19824400A1 (de) | 1999-12-02 |
JP2000031279A (ja) | 2000-01-28 |
US6303990B1 (en) | 2001-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6232647B1 (en) | Air gap with borderless contact | |
US5834365A (en) | Method of forming a bonding pad | |
EP0156185B1 (en) | Electrode pattern of semiconductor device and method of forming thereof | |
EP0523856A2 (en) | Method of via formation for multilevel interconnect integrated circuits | |
JPS6359541A (ja) | インクジェット・プリントヘッド | |
US5874357A (en) | Method of forming wiring structure of semiconductor device | |
US6225183B1 (en) | Method of fabricating a thin-film resistor having stable resistance | |
JP4717973B2 (ja) | 導体路の接触接続装置および接触接続方法 | |
JP2009123818A (ja) | 磁気センサデバイスの製造方法 | |
US6975010B2 (en) | MEMS structure having a blocked-sacrificial layer support/anchor and a fabrication method of the same | |
US20040020897A1 (en) | Method for manufacturing thin-film structure | |
JPH08255835A (ja) | 半導体素子のプラグ形成方法 | |
US6340844B1 (en) | Semiconductor device having improved contact hole structure, and method of manufacturing the same | |
JPH10177969A (ja) | 半導体装置及びその製造方法 | |
KR100278990B1 (ko) | 반도체장치의제조방법 | |
WO2023166545A1 (ja) | 半導体素子及び半導体素子の製造方法 | |
JPH08511659A (ja) | 半導体本体表面に多層配線構造が設けられた半導体装置の製造方法 | |
KR0184054B1 (ko) | 반도체 장치의 금속배선층 형성방법 | |
JPS63244644A (ja) | 半導体装置 | |
KR0154190B1 (ko) | 반도체 소자의 텅스텐-플러그 형성방법 | |
JP4401531B2 (ja) | 微細パターン電極の形成方法および光素子 | |
KR100456394B1 (ko) | 반도체제조장치및이를채용한반도체소자의배선형성방법 | |
US20030153175A1 (en) | Method of preventing aluminum sputtering during oxide via etching | |
US8120182B2 (en) | Integrated circuit comprising conductive lines and contact structures and method of manufacturing an integrated circuit | |
KR100571284B1 (ko) | 반도체 소자의 금속 배선 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060529 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100415 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100712 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100715 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100811 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110128 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110209 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110302 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110331 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |