JPH05291186A - 半導体チップの表面上に金属コンタクトを形成する方法 - Google Patents

半導体チップの表面上に金属コンタクトを形成する方法

Info

Publication number
JPH05291186A
JPH05291186A JP4122174A JP12217492A JPH05291186A JP H05291186 A JPH05291186 A JP H05291186A JP 4122174 A JP4122174 A JP 4122174A JP 12217492 A JP12217492 A JP 12217492A JP H05291186 A JPH05291186 A JP H05291186A
Authority
JP
Japan
Prior art keywords
layer
wafer
chip
polysilicon layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4122174A
Other languages
English (en)
Inventor
Christine Anceau
クリスチーヌ・アンソー
Jean-Baptiste Quoirin
ジャン・バプティスト・クワラン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SGS THOMSON MICROELECTRONICS
STMicroelectronics SA
Original Assignee
SGS THOMSON MICROELECTRONICS
SGS Thomson Microelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS THOMSON MICROELECTRONICS, SGS Thomson Microelectronics SA filed Critical SGS THOMSON MICROELECTRONICS
Publication of JPH05291186A publication Critical patent/JPH05291186A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 複数の金属層の堆積を可能にし、寿命の長い
ダイオードなどの半導体装置の製造方法を提供する。 【構成】 半導体基板のＮ型下部層１上に形成されたＮ
型上部層２上にＰ型拡散領域３が形成され、その領域３
上にそれと同型のＰ型ポリシリコン層１１が、シリコン
酸化物マスク４の側壁と周辺部に重なって形成される。
ポリシリコン層１１上にニッケル層と金層を含む複合メ
タライゼーション層１３が形成される。半導体ダイオー
ドは酸化膜マスク４を用いて基板の上部面内へ不純物を
拡散させることにより形成される。基板は無電解金属メ
ッキ浴に侵され、ポリＳｉ層の上と基板の底面を含む導
電部上に、Ｎｉ／Ａｕの２層メッキ層１３，１２が形成
される。メッキ浴浸漬中酸化層に付着し滲透するアルカ
リイオンなど取除くため酸化層表面をエッチングし、そ
の後適当な温度でアニールする。単一ウエハ上に複数の
装置が形成され、ダイシングで個々に分離される。

Description

【発明の詳細な説明】
【０００１】
【技術の分野】本件発明は一般には半導体装置に関し、
かつより特定的には半導体基板上にボンディングパッド
を形成するためのディスクリートな方法に関する。
【０００２】
【背景技術】従来、処理工程のシーケンスを選択的にウ
ェハに受けさせることにより共通のシリコンウェハ上に
多数の同じ半導体装置が形成される。ウェハはそれから
線を引かれかつダイシングされてチップと呼ばれる個々
の半導体装置に分離する。チップの対向する主表面に接
続リードをボンディングしてダイオード等の半導体装置
を形成するためにはんだづけが利用される。
【０００３】図１は半導体基板上に形成された典型的な
プレーナダイオード半導体装置の部分断面図である。ダ
イオードはＮ+ 型下部層１およびそのすぐ上に形成され
たＮ型上部層２を含む積層になった基板を備える。ダイ
オードは半導体材料のスタックト層を含むプレーナタイ
プの装置である。Ｐ型領域３が上部層２上に形成された
シリコン酸化層４におけるアパチャを介してＮ型上部層
２内にＰ型不純物を拡散させることにより形成される。
【０００４】上部メタライゼーション層５がＰ型領域３
の上部表面上に形成され、かつ下部メタライゼーション
層６が下部層１の露出された下部表面上に形成される。
下部メタライゼーションは基板の全体下部表面を横切っ
て延在する。しかしながら、上部メタライゼーション層
５は各ダイオードの境界を超えて延びないようにパター
ニングされなければならない。というのも個々の装置を
規定するダイシングの線の近傍に形成された金属がダイ
シング作業の間に残留金属粒子を生成する可能性がある
からである。残留金属粒子はメタライゼーション層５と
下に横たわる上部層２との間に横方向のショートを引起
こし、それによりＰＮ接合部のまわりに低抵抗経路を作
り出しかつダイオードを動作不能に陥らせる。チップの
端縁へメタライゼーション層５を延ばせば通常メサ型ダ
イオードに見られる横方向の不活性化の問題を引起こ
す。
【０００５】従来は、上部および下部メタライゼーショ
ン層５および６は連続的な蒸発またはスパッタリングの
工程により基板の表面上に連続する金属を堆積すること
により形成される。典型的には、基板上に直接アルミニ
ウム層が形成され、かつニッケルおよび金の連続する層
がその上に形成される。ニッケル層は溶接による導体の
取付けを可能にする上で重要である。下に横たわるアル
ミニウム層は基板内への上に横たわるニッケルのマイグ
レーションを防ぐために使用されるが、これはアルミニ
ウムが基板との低抵抗電気接触をもたらすからである。
一番上の金の層が溶接段階に至るまでのニッケル層の酸
化を防ぐ。
【０００６】基板の上部および下部表面全体がアルミニ
ウム／ニッケル／金の層により覆われた後、上部層はフ
ォトエッチングによりパターニングされて個々のボンデ
ィングパッドを構成する別個のメタライゼーション層５
を形成する。それからハンダ付けにより関連する接続ソ
ケットへボンディングパッドの接続が行なわれる。
【０００７】ボンディングパッドを形成する従来のフォ
トエッチング技術の欠点は、上部メタライゼーション層
のかなりの部分、典型的には４０％から５０％をエッチ
ングにより除去しなければならない点である。上記のと
おり、この層は金のような比較的高価な貴金属を含んで
おり、それをエッチング液の中から取戻すことは困難で
あるため捨てられてしまう。
【０００８】上に述べたような金属の無駄を避けるため
に、日本の特許開示概要第１１巻、第３３号ＪＰ６１−
２０２４０９号に、ある方法が開示されており、この方
法はマスクを形成する分離層により境界決めされる拡散
領域を含む半導体チップの表面に金属コンタクトを形成
する方法であって、拡散領域と同導電型によりドーピン
グされたポリシリコン層を形成し、拡散層を覆いかつ前
記マスクの内部周辺表面に重なるように前記ポリシリコ
ン層を境界決めするステップと、かつ金属がウェハの導
電表面上に堆積されるようにウェハを金属メッキ浴に浸
すステップとを含む。
【０００９】この方法により実施されるコンポーネント
は寿命が短くかつそれらの特徴も時とともに変化するよ
うである。
【００１０】
【発明の概要】本件発明の目的はこの欠点を回避しかつ
寿命の長いコンポーネントを得ることである。
【００１１】この発明のもう１つの目的は、複数の金属
層の堆積を可能にすることである。この発明によれば、
分離されたマスク層により輪郭決めされた拡散領域を含
む半導体チップの表面上にボンディングパッドが形成さ
れ、チップは半導体ウェハの一部である。ドープされた
ポリシリコン層は、分離マスク層の内側周辺部に重なる
ように、拡散領域上に選択的に形成される。ポリシリコ
ン層は拡散層と同じ導電型である。ウェハは、ウェハの
導電表面上に金属を堆積するために、無電解金属メッキ
浴に浸される。エッチング浴にウェハを浸すことで分離
マスク層の露出した部分が部分的にエッチングされる。
【００１２】この発明のある特徴によれば、無電解金属
メッキ工程はニッケルのメッキ電解浴にウェハを浸し、
続いて金のメッキ電解浴に浸す工程を含み、酸化層の部
分的なエッチングが各メッキ工程の後に行なわれる。
【００１３】この発明のもう１つの特徴によれば、拡散
層はチップの熱処理の間に、上に横たわるドープされた
ポリシリコン層からの不純物の拡散により形成される。
【００１４】この発明のさらにもう１つの特徴によれ
ば、チップはダイオードまたはダブルダイオードを構成
する。
【００１５】この発明の上記のおよび他の目的、特徴、
局面ならびに利点は添付の図面とともに、以下の発明の
詳細な説明により、より明らかになるであろう。
【００１６】集積回路の図面においては従来どおり、図
面に示された領域内の様々な層が図面をわかりやすくす
るために正確な縮尺では描かれていない。
【００１７】
【発明を実施するためのベストモード】図２を参照し
て、半導体ダイオードがＮ+ 型下部層１およびその上に
形成されたＮ型上部層２を含む基板１内に形成される。
Ｐ型拡散領域３が基板上に形成された酸化膜４を介して
上部層２の上部表面内に形成される。ボンディングパッ
ドを構成する複合メタライゼーション層は拡散領域３に
接触しかつ酸化マスク４の内部周辺部および上部表面を
覆って形成された３つの層を含む。
【００１８】第１のステップにおいては、Ｐ型ポリシリ
コン層は拡散領域３の露出された上部表面と酸化マスク
４とを含む基板の全体表面にわたって堆積される。ポリ
シリコン層３は拡散領域３に対して低電気抵抗のコンタ
クトを提供する。ポリシリコン層１１はそれからマスク
を使用して選択的にエッチングされ図１のメタライゼー
ション層５の１つに実質的に対応する層を形成する。第
２のステップでは、ウェハは金属メッキ電解浴に浸され
て基板の底部上に下部メタライゼーション層１２を形成
しかつポリシリコン層１１の上部露出された部分上に上
部メタライゼーション層１３を形成する。金属がチップ
の導電領域にのみ堆積されるので、酸化マスク４の上部
部分１５上にはメタライゼーションは形成されない。
【００１９】好ましくは、メタライゼーション１２およ
び１３はニッケルと金の連続的な堆積により形成され
る。ニッケル層は基板を塩化ニッケルおよび次亜リン酸
ナトリウムの浴を含むニッケルメッキ浴に浸すことによ
りポリシリコン層１１上に直接堆積される。
【００２０】ニッケル浴に浸した後、本件発明による露
出された酸化層の表面エッチングが行なわれる。この動
作により酸化層の上部部分１５を除去することが可能で
ある。実際、出願人は通常の洗浄工程が十分ではなく、
かつメッキ工程の間に汚染イオン、特にナトリウムイオ
ン等のアルカリイオンが酸化層を覆うことに気づいてい
た。本件発明によるエッチング除去工程がなければ、ニ
ッケル浴に浸している間に付着したアルカリイオンが酸
化層における連続的な工程の間にさらに深く浸透しかつ
下敷接合部の特徴を不安定でかつ進行したもの（evolut
ive ）にするプラスの電荷を内部に導入する。このアル
カリイオンの浸透は、ニッケルのメッキの後にウェハが
ニッケル層相互のおよび下敷ポリシリコンとの密着を高
めるために、たとえば６００℃といった高温でアニール
される事実によっても特に重要である。通常、所望の厚
さを有するニッケル層を得るために、ニッケルメッキ浴
に複数回浸す方法がとられるが、各メッキ工程の後には
エッチング工程とアニール工程が続く。
【００２１】このエッチング除去動作は好ましくは金の
浴に浸した後にも再び実行される。これらのメッキおよ
びエッチング工程の後、通常はアニール工程を行なわな
い、というのも金の層は単に酸化防止層だからである。
【００２２】典型的には、図２のダイオードは１から３
ｍｍの長さの側面を有する四角のチップ状に形成され
る。たとえば、チップの側面が１．６ｍｍであれば、拡
散領域３は１．３×１．３ｍｍの四角の形状に形成され
得る。シリコン酸化層４は典型的にはおよそ２μｍの厚
さを有し、ポリシリコン層１１は２５０ｎｍの厚さを有
し、かつニッケル／金メタライゼーション層は約６００
ｎｍの厚さを有する。
【００２３】最後に、本件発明による構造物および方法
は後に取除かれ無駄になってしまう金の不必要な堆積を
回避している。
【００２４】本件発明は詳細に記載されかつ図示される
が、これは説明および例示目的のためのみでありかつ限
定を目的とするものではなく、本件発明の精神および範
囲は先行のクレームの文言によってのみ限定されるもの
である点を明確に理解されたい。
【００２５】たとえば、本件発明ではダイオードを含み
かつこれを形成する方法が記載されたが、クレームされ
た構造物および方法が、ポリシリコンを堆積する工程が
基板の上部および下部表面上で繰り返される、ダブルダ
イオード対称構造物に対しても適用され得る点に当業者
は気づくであろう。同様に、記載の導電型を逆にするこ
とも可能である。さらに、ニッケル／金を含むメタライ
ゼーション層が記載されたが、適切な無電解浴を利用す
れば、他の金属を堆積することも可能である。
【００２６】最後にＰ型拡散領域３がポリシリコン層１
１の堆積の前に形成されるとして記載されたが、領域３
はドープされたポリシリコン層１１に含まれるドーピン
グ原子を利用してアニーリングにより形成されてもよ
い。基板がその後の工程の間に熱処理される際、ポリシ
リコン層１１からのＰ型不純物が領域３内に拡散して拡
散領域を形成する。この方法が好ましいのは、高度にド
ーピングされたポリシリコン層が、熱処理の間に、Ｎ型
基板２内にはその存在が避けられない寄生金属不純物の
ためのゲッター機能を有するためである。
【図面の簡単な説明】
【図１】先行技術によるダイオード構造物の部分断面図
である。
【図２】この発明による半導体装置の断面図である。
【符号の説明】
１…基板 ２…上部層 ３…拡散領域 ４…酸化マスク １２…メタライゼーション層 １３…メタライゼーション層
フロントページの続き (72)発明者 ジャン・バプティスト・クワラン フランス国、37000 トゥール、アレ・ デ・セドル、６

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 マスク（４）を形成する分離層により境
    界決めされた拡散領域（３）を含む半導体チップの表面
    上に金属コンタクトを形成する方法であって、前記チッ
    プが半導体ウェハの一部であり、その方法が； （ａ） 拡散領域を覆いかつ前記マスクの内部周辺表面
    を覆うように、前記ウェハ上に拡散領域と同じ導電型に
    よりドーピングされたポリシリコン層（１１）を形成し
    かつ前記ポリシリコン層を境界決めするステップと； （ｂ） 金属メッキ無電解浴に前記ウェハを浸し前記ポ
    リシリコン層を含む前記ウェハの導電表面上にメタライ
    ゼーション層（１２、１３）を堆積するステップと、 （ｃ） 各金属メッキステップの後に、前記マスクを部
    分的にエッチング除去するために選択的エッチング浴に
    前記ウェハを浸すステップとを含む、方法。
  2. 【請求項２】 前記ステップ（ｂ）がニッケルメッキ無
    電解浴に前記半導体チップを浸しそれに続いて金メッキ
    無電解浴に浸すステップを含む、請求項１に記載の方
    法。
  3. 【請求項３】 ニッケルメッキ浴およびエッチング浴に
    各々浸すステップにアニールするステップが続く、請求
    項２に記載の方法。
  4. 【請求項４】 前記ドープされたポリシリコン層からの
    不純物を前記チップ内に拡散して前記拡散領域を形成す
    るステップをさらに含む、請求項１に記載の方法。
  5. 【請求項５】 前記チップ内にダイオードを形成するス
    テップをさらに含む、請求項１に記載の方法。
  6. 【請求項６】 前記チップ内にダブルダイオードを形成
    するステップをさらに含む、請求項１に記載の方法。
  7. 【請求項７】 前記ステップ（ｂ）が前記ポリシリコン
    層に対向する前記チップの表面上に前記メタライゼーシ
    ョンを堆積するステップをさらに含む、請求項１に記載
    の方法。
  8. 【請求項８】 前記ウェハをダイシングするステップ
    と、前記ウェハを複数の前記チップに分離し、かつ前記
    チップを各チップキャリアに装着するステップとを含
    む、請求項１に記載の方法。
  9. 【請求項９】 前記メタライゼーション層と前記チップ
    キャリアのリードとの間に電気的に接続を形成するステ
    ップをさらに含む、請求項８に記載の方法。
JP4122174A 1991-05-17 1992-05-14 半導体チップの表面上に金属コンタクトを形成する方法 Withdrawn JPH05291186A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR91/06347 1991-05-17
FR9106347A FR2676594B1 (fr) 1991-05-17 1991-05-17 Procede de prise de contact sur un composant semiconducteur.

Publications (1)

Publication Number Publication Date
JPH05291186A true JPH05291186A (ja) 1993-11-05

Family

ID=9413149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4122174A Withdrawn JPH05291186A (ja) 1991-05-17 1992-05-14 半導体チップの表面上に金属コンタクトを形成する方法

Country Status (5)

Country Link
US (1) US5236873A (ja)
EP (1) EP0514297B1 (ja)
JP (1) JPH05291186A (ja)
DE (1) DE69215956T2 (ja)
FR (1) FR2676594B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7368380B2 (en) 2003-06-09 2008-05-06 Fuji Electric Device Technology Co., Ltd. Method of manufacturing semiconductor device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583073A (en) * 1995-01-05 1996-12-10 National Science Council Method for producing electroless barrier layer and solder bump on chip
US5716873A (en) * 1996-05-06 1998-02-10 Micro Technology, Inc. Method for cleaning waste matter from the backside of a semiconductor wafer substrate
US6457234B1 (en) * 1999-05-14 2002-10-01 International Business Machines Corporation Process for manufacturing self-aligned corrosion stop for copper C4 and wirebond
DE102004020877A1 (de) * 2004-04-28 2005-12-01 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Chipmodul und Verfahren zur Herstellung eines Chipmoduls
CN103383917B (zh) * 2013-06-26 2017-04-05 北京燕东微电子有限公司 一种低电压二极管及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3982908A (en) * 1975-11-20 1976-09-28 Rca Corporation Nickel-gold-cobalt contact for silicon devices
JPS5266374A (en) * 1975-11-28 1977-06-01 Nippon Denso Co Ltd Galvanization of non electrolytic nickel for semiconductor substrate
US4122215A (en) * 1976-12-27 1978-10-24 Bell Telephone Laboratories, Incorporated Electroless deposition of nickel on a masked aluminum surface
US4162337A (en) * 1977-11-14 1979-07-24 Bell Telephone Laboratories, Incorporated Process for fabricating III-V semiconducting devices with electroless gold plating
US4321283A (en) * 1979-10-26 1982-03-23 Mobil Tyco Solar Energy Corporation Nickel plating method
US4297393A (en) * 1980-02-28 1981-10-27 Rca Corporation Method of applying thin metal deposits to a substrate
FR2500855A1 (fr) * 1981-02-27 1982-09-03 Thomson Csf Procede de dopage et de metallisation d'une zone superficielle d'un composant semi-conducteur et diode zener obtenue
US4609565A (en) * 1984-10-10 1986-09-02 Mobil Solar Energy Corporation Method of fabricating solar cells
US4612698A (en) * 1984-10-31 1986-09-23 Mobil Solar Energy Corporation Method of fabricating solar cells
JPS61202429A (ja) * 1985-03-05 1986-09-08 Nec Corp 半導体装置の製造方法
US4655884A (en) * 1985-08-19 1987-04-07 General Electric Company Nickel plating of refractory metals
GB8719309D0 (en) * 1987-08-14 1987-09-23 Marconi Electronic Devices Diodes

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7368380B2 (en) 2003-06-09 2008-05-06 Fuji Electric Device Technology Co., Ltd. Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
US5236873A (en) 1993-08-17
FR2676594A1 (fr) 1992-11-20
FR2676594B1 (fr) 1997-04-18
DE69215956T2 (de) 1997-07-03
EP0514297B1 (fr) 1996-12-18
EP0514297A3 (en) 1994-06-01
EP0514297A2 (fr) 1992-11-19
DE69215956D1 (de) 1997-01-30

Similar Documents

Publication Publication Date Title
US3751292A (en) Multilayer metallization system
GB2151079A (en) Semiconductor device structures
US3599060A (en) A multilayer metal contact for semiconductor device
US4232440A (en) Contact structure for light emitting device
US3214654A (en) Ohmic contacts to iii-v semiconductive compound bodies
JPH05291186A (ja) 半導体チップの表面上に金属コンタクトを形成する方法
JP3013786B2 (ja) 半導体装置の製造方法
US3986251A (en) Germanium doped light emitting diode bonding process
US3271636A (en) Gallium arsenide semiconductor diode and method
EP0127089B1 (en) Semiconductor device having first and second electrodes and method of producing the same
JP3498672B2 (ja) 半導体装置及び半導体装置の製造方法
US3436616A (en) Ohmic contact consisting of a bilayer of gold and molybdenum over an alloyed region of aluminum-silicon
US3840982A (en) Contacts for semiconductor devices, particularly integrated circuits, and methods of making the same
US4672415A (en) Power thyristor on a substrate
JP5194767B2 (ja) 半導体装置の製造方法
JP3340648B2 (ja) 半導体装置の電極形成方法
JP3858693B2 (ja) 半導体素子の製造方法
JP2754693B2 (ja) メッキ電極の製造方法
KR0169471B1 (ko) 바이폴라 범프 트랜지스터 및 그 제조 방법
JPH01501027A (ja) 半導体構成要素
JPS6155780B2 (ja)
JPH01215033A (ja) 半導体チップ用ボンディングパッド
JPS5842631B2 (ja) 接合ゲ−ト型電界効果トランジスタの製造方法
JPS6412105B2 (ja)
JPH03234033A (ja) Ｄｈｄ型ダイオードの製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990803