JP3498672B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法Info
- Publication number
- JP3498672B2 JP3498672B2 JP2000087950A JP2000087950A JP3498672B2 JP 3498672 B2 JP3498672 B2 JP 3498672B2 JP 2000087950 A JP2000087950 A JP 2000087950A JP 2000087950 A JP2000087950 A JP 2000087950A JP 3498672 B2 JP3498672 B2 JP 3498672B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- pad electrode
- layer
- surface pad
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 109
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000000758 substrate Substances 0.000 claims description 39
- 239000000463 material Substances 0.000 claims description 35
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 20
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 12
- 239000011133 lead Substances 0.000 claims description 12
- 238000007772 electroless plating Methods 0.000 claims description 11
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 11
- 229910052737 gold Inorganic materials 0.000 claims description 11
- 239000010931 gold Substances 0.000 claims description 11
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 10
- 229910052759 nickel Inorganic materials 0.000 claims description 10
- 229910052763 palladium Inorganic materials 0.000 claims description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 239000011135 tin Substances 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 2
- 229910052804 chromium Inorganic materials 0.000 claims description 2
- 239000011651 chromium Substances 0.000 claims description 2
- 229910017052 cobalt Inorganic materials 0.000 claims description 2
- 239000010941 cobalt Substances 0.000 claims description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 2
- 150000001875 compounds Chemical class 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 239000004332 silver Substances 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 239000002131 composite material Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 105
- 239000010408 film Substances 0.000 description 19
- 238000000034 method Methods 0.000 description 19
- 229910000679 solder Inorganic materials 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 7
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 6
- 239000002585 base Substances 0.000 description 5
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- JIAARYAFYJHUJI-UHFFFAOYSA-L zinc dichloride Chemical compound [Cl-].[Cl-].[Zn+2] JIAARYAFYJHUJI-UHFFFAOYSA-L 0.000 description 4
- 229910000978 Pb alloy Inorganic materials 0.000 description 3
- 229910001128 Sn alloy Inorganic materials 0.000 description 3
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical group [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 3
- 229910052725 zinc Chemical group 0.000 description 3
- 239000011701 zinc Chemical group 0.000 description 3
- KWSLGOVYXMQPPX-UHFFFAOYSA-N 5-[3-(trifluoromethyl)phenyl]-2h-tetrazole Chemical compound FC(F)(F)C1=CC=CC(C2=NNN=N2)=C1 KWSLGOVYXMQPPX-UHFFFAOYSA-N 0.000 description 2
- 229910021586 Nickel(II) chloride Inorganic materials 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- RJTANRZEWTUVMA-UHFFFAOYSA-N boron;n-methylmethanamine Chemical compound [B].CNC RJTANRZEWTUVMA-UHFFFAOYSA-N 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 239000003638 chemical reducing agent Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- QMMRZOWCJAIUJA-UHFFFAOYSA-L nickel dichloride Chemical compound Cl[Ni]Cl QMMRZOWCJAIUJA-UHFFFAOYSA-L 0.000 description 2
- LGQLOGILCSXPEA-UHFFFAOYSA-L nickel sulfate Chemical compound [Ni+2].[O-]S([O-])(=O)=O LGQLOGILCSXPEA-UHFFFAOYSA-L 0.000 description 2
- 229910000363 nickel(II) sulfate Inorganic materials 0.000 description 2
- PIBWKRNGBLPSSY-UHFFFAOYSA-L palladium(II) chloride Chemical compound Cl[Pd]Cl PIBWKRNGBLPSSY-UHFFFAOYSA-L 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000012279 sodium borohydride Substances 0.000 description 2
- 229910000033 sodium borohydride Inorganic materials 0.000 description 2
- 235000011121 sodium hydroxide Nutrition 0.000 description 2
- 229910001379 sodium hypophosphite Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 235000005074 zinc chloride Nutrition 0.000 description 2
- 239000011592 zinc chloride Substances 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- ADPOBOOHCUVXGO-UHFFFAOYSA-H dioxido-oxo-sulfanylidene-$l^{6}-sulfane;gold(3+) Chemical compound [Au+3].[Au+3].[O-]S([O-])(=O)=S.[O-]S([O-])(=O)=S.[O-]S([O-])(=O)=S ADPOBOOHCUVXGO-UHFFFAOYSA-H 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- FDWREHZXQUYJFJ-UHFFFAOYSA-M gold monochloride Chemical compound [Cl-].[Au+] FDWREHZXQUYJFJ-UHFFFAOYSA-M 0.000 description 1
- IZLAVFWQHMDDGK-UHFFFAOYSA-N gold(1+);cyanide Chemical compound [Au+].N#[C-] IZLAVFWQHMDDGK-UHFFFAOYSA-N 0.000 description 1
- SRCZENKQCOSNAI-UHFFFAOYSA-H gold(3+);trisulfite Chemical compound [Au+3].[Au+3].[O-]S([O-])=O.[O-]S([O-])=O.[O-]S([O-])=O SRCZENKQCOSNAI-UHFFFAOYSA-H 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- XTFKWYDMKGAZKK-UHFFFAOYSA-N potassium;gold(1+);dicyanide Chemical compound [K+].[Au+].N#[C-].N#[C-] XTFKWYDMKGAZKK-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04026—Bonding areas specifically adapted for layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
- H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/05076—Plural internal layers being mutually engaged together, e.g. through inserts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
の製造方法に関し、特に、他の装置の電極とバンプによ
り物理的、且つ、電気的に接続される電極を備える半導
体装置及びその製造方法に関する。
にIGBT(Insulated Gate BipolarTransistor)やパ
ワーMOSFET(Metal Oxide Semiconductor Field
Effect Transistor)などの半導体素子を備え、この半
導体素子と電気的に接続される表面パッド電極から半導
体素子に流れる電流を取り出す。この表面パッド電極は
更に外部装置の電極とバンプにより電気的且つ物理的に
接続され、半導体素子を流れる電流は外部装置に取り出
される。このバンプとして、錫と鉛の合金からなるはん
だバンプが用いられることが多い。
ッド電極の材料としてはアルミニウムが使用される場合
が多く、アルミニウムははんだバンプの材料である鉛や
錫との密着性が乏しいため、表面パッド電極と外部装置
とを電気的な接続や物理的な接続が十分でない場合があ
った。
パッド電極とバンプとを電気的に十分に接続することを
目的の一つとする。また、本発明の半導体装置の製造方
法は、半導体素子の表面パッド電極上に無電解メッキで
表面電極を形成することで、表面パッド電極とバンプと
を電気的に十分接続することを目的の一つとする。
半導体装置の製造方法は、上述の目的の少なくとも一部
を達成するために以下の手段を採った。
導体基板の表の面に設けられ、前記半導体素子と電気的
に接続される表面パッド電極と、該表面パッド電極上に
設けられ、該表面パッド電極と電気的に接続される表面
電極と、前記半導体基板の裏の面に設けられる裏面パッ
ド電極と、該裏面パッド電極上に設けられ、該裏面パッ
ド電極と電気的に接続される裏面電極と、を備え、前記
表面電極は他の装置の電極とバンプにより物理的、且
つ、電気的に接続される半導体装置であって、前記表面
電極は複数の導電層を有し、該複数の導電層のうち、前
記表面パッド電極と物理的に接続される導電層は前記表
面パッド電極の材料と密着性が良い材料からなり、前記
バンプと物理的に接続される導電層は前記バンプの材料
と密着性が良い材料からなり、前記裏面電極は、前記表
面電極の導電層と同じ配置の複数の導電層を有すること
を要旨とする。
は複数の導電層からなり、複数の導電層のうち、表面パ
ッド電極と物理的に接続される導電層は前記表面パッド
電極の材料と密着性が良い材料からなり、バンプと物理
的に接続される導電層は前記バンプの材料と密着性が良
い材料からなるためにバンプと表面電極とを電気的に十
分接続することができるので、表面パッド電極とバンプ
とを電気的に十分接続することができる。裏面電極は導
電層と同じ配置の複数の導電層を有するので、半導体基
板の裏の面側ではバンプと裏面電極とを電気的に十分接
続することができるので、裏面パッド電極とバンプとを
電気的に十分接続することができる。
前記表面電極の各導電層は、アルミニウム、ニッケル、
金、白金、銀、銅、クロム、パラジウム、タンタル、コ
バルト、タングステン、錫又は鉛のいずれか又はこれら
の化合物からなるものとすることができる。
(a)半導体基板に半導体素子を形成し、(b)前記半
導体基板の表の面に前記半導体素子と電気的に接続さ
れ、所定の形状にパターニングされた表面パッド電極を
形成し、(c)前記半導体基板の裏の面に前記半導体素
子と電気的に接続され、所定の形状にパターニングされ
た裏面パッド電極を形成し、(d)前記表面パッド電極
と電気的に接続される少なくとも一層の導電層と共に、
前記裏面パッド電極と電気的に接続される少なくとも一
層の導電層を無電解メッキにより成膜し、表面電極及び
裏面電極を一括して形成することを要旨とする。
て、窓部から露出した表面パッド電極上に、表面パッド
電極と電気的に接続され複数の導電層を無電解メッキで
成膜し表面電極を形成する。無電解メッキはバッチ処理
が可能であり、一度に多数の半導体装置を製造すること
ができる。
形成するため、製造工程数の増加を抑えることができ
る。
において、前記ステップ(c)は、前記表面パッド電極
の材料と密着性が良い材料で前記表面パッド電極と物理
的に接続される導電層を成膜し、前記バンプの材料と密
着性が良い材料で前記バンプと物理的に接続される導電
層を成膜するステップとすることもできる。ステップ
(c)では、表面電極の複数の導電層のうち、表面パッ
ド電極と物理的に接続される導電層は表面パッド電極の
材料と密着性が良い材料で形成し、バンプと物理的に接
続される導電層は前記バンプの材料と密着性が良い材料
で形成するため、バンプと表面電極とを電気的に十分接
続することができるので、表面パッド電極とバンプとを
電気的に十分接続することができる。
実施形態という)を、図面に従って説明する。
された断面図であり、図2は本実施形態の半導体装置1
00と他の装置のリード電極52及びプリント基板電極
56とを接続したときの断面図である。
IGBTを備える半導体基板10を備えている。半導体
100は半導体基板10の表の面側に、半導体基板10
のIGBTのエミッタ層12と電気的に接続されアルミ
ニウムを材料とする表面パッド電極30と、表面パッド
電極30上に設けられ表面パッド電極30と電気的に接
続されニッケルを材料とする表面電極第一層32と、表
面電極第一層32上に設けられ金を材料とする表面電極
第二層34と、表面パッド電極30と半導体基板10を
覆うように設けられていてシリコン酸化膜を材料とする
層間絶縁膜36とを備える。また、半導体基板10の裏
の面側には、半導体基板10の裏側全面に設けられ半導
体基板10のIGBTのコレクタ層14と電気的に接続
されアルミニウムを材料とする裏面パッド電極40と、
裏面パッド電極40上に設けられニッケルを材料とし裏
面パッド電極40と電気的に接続される裏面電極第一層
42と、裏面電極第一層42上に設けられた金を材料と
する裏面電極第二層44と、を備える。表面パッド電極
30の材料であるアルミニウムと表面電極第一層32の
材料であるニッケルとは密着性が良いため、表面パッド
電極30と表面電極第一層32とは電気的、且つ、物理
的に充分な接続を得ることができる。また、裏面パッド
電極40の材料であるアルミニウムと裏面電極第一層4
2の材料であるニッケルとは密着性が良いため裏面パッ
ド電極40と裏面電極第一層42とは電気的、且つ、物
理的に充分な接続を得ることができる。
純物濃度が高いコレクタ層14と、コレクタ層14上に
設けられn型半導体からなる不純物濃度が低いベース層
16と、ベース層16上に設けられp型半導体からなる
チャネル層18と、チャネル層18の表面に設けられn
型半導体からなるエミッタ層12と、エミッタ層12を
貫いてベース層16に達するトレンチ内壁に形成された
ゲート酸化膜20と、このトレンチを埋めるように形成
されたゲート電極11と、ゲート電極11上に設けられ
た絶縁層24と、を備えるIGBTが設けられている。
このIGBTにおいて、ゲート電極11とエミッタ層1
2との間に電位差が生じると、チャネル層18のゲート
電極11に沿った部分にチャネルが形成されベース層1
6に少数キャリアが注入されることで、エミッタ層12
からコレクタ層14へ電流が流れる。表面パッド電極3
0と表面電極第一層32とを介してエミッタ層12は表
面電極第二層34と電気的に接続され、裏面パッド電極
40及び裏面電極第一層42を介してコレクタ層14は
裏面電極第二層44と電気的に接続されているので、表
面電極第二層34と裏面電極第二層44との間に電流が
流れる。
層34は錫と鉛との合金を材料とするはんだバンプ50
によって、他の装置のリード電極52と電気的且つ物理
的に接続されている。このとき、表面電極第二層34の
材料である金は、はんだと密着性が良い材料であるの
で、リード電極52と表面電極第二層34とははんだバ
ンプ50によって電気的且つ物理的に十分接続される。
裏面電極第二層44は錫と鉛との合金を材料とするはん
だバンプ54によって、プリント基板電極56と電気的
且つ物理的に接続されている。このとき、裏面電極第二
層44の材料である金は、はんだと密着性が良い材料で
あるので、プリント基板電極56と裏面電極第二層44
と、はんだバンプ54によって電気的且つ物理的に十分
に接続することができる。このように、半導体装置10
0のリード電極52及びプリント基板電極56とを十分
電気的に接続することができる。
造方法を説明する。図3は、半導体装置100の製造方
法を示したフローチャートである。まず、半導体基板1
0にIGBTを形成する(ステップS10)。IGBT
の製造方法は、通常のIGBTの製造方法が適用でき
る。例えば、コレクタ層14上にエピタキシャル成長を
用いてn型層を成長させた後、イオン注入法などを用い
て、ベース層16、チャネル層18及びエミッタ層12
を形成する。そして、RIE(Reactive Ion Etching)
法を用いてトレンチを形成した後、トレンチ側壁を拡散
炉等を用いて酸化しゲート酸化膜20を形成し、トレン
チ内に多結晶シリコンを埋め込むなどしてゲート電極1
1を形成する。その後、層間絶縁膜24を形成する。
ウムをスパッタ法または蒸着法により成膜し、レジスト
を塗布したのち、フォトリソグラフィ法を用いてレジス
トをパターニングし、RIE法を用いて表面パッド電極
30及び図示しないゲート電極用パッドなどを形成する
(ステップS12)。
マCVD(Chemical Vapor Deposition)法などを用い
てシリコン酸化膜層または硼珪酸ガラス層を成膜させ
る。そしてその層上にレジストを塗布し、フォトリソグ
ラフィ法を用いて、表面パッド電極30の少なくとも一
部が露出するようにレジストがパターニングされ、この
レジストをマスクとして成膜された層がRIE法でエッ
チングされ、層間絶縁膜36が形成される(ステップS
14)。
またはラッピング機によって研磨され、半導体基板10
の厚さや裏面の平坦性が調整される。その後、スパッタ
法または蒸着法を用いてアルミニウムを成膜し、裏面パ
ッド電極40を形成する(ステップS16)。
ド電極40が形成された半導体基板10を、硫酸または
苛性ソーダなどの酸又はアルカリでエッチングして、表
面パッド電極30及び裏面パッド電極40の露出部に形
成されている酸化膜を除去する。その後、半導体基板1
0を塩化パラジウムまたは塩化亜鉛を主成分とする浴に
浸漬し、表面パッド電極30及び裏面パッド電極40の
露出面のアルミニウムをパラジウムまたは亜鉛で置換し
活性化する。そして、余分なパラジウムまたは亜鉛を硝
酸などで洗浄し、表面を調整する。その後、塩化ニッケ
ル及び硫酸ニッケルを主成分とし、次亜燐酸ナトリウ
ム、ジメチルアミンボラン、水素化硼素化ナトリウムま
たはヒドラジンを還元剤とする浴に浸漬し、ニッケルを
析出させ、表面電極第一層32および裏面電極第一層4
2を形成する(ステップS18)。
ウムを主成分とするシアン化金錯体を用いる置換金メッ
キ浴又は亜硫酸金、塩化金もしくはチオ硫酸金を主成分
とする非シアン置換金メッキ浴へ浸漬し、ニッケル表面
に膜厚0.005μmから0.3μmの金薄膜を成膜
し、表面電極第二層34及び裏面電極第二層44を形成
し(ステップS20)、半導体装置100が完成する。
このとき、必要に応じてライフタイムを制御するための
イオン照射が行なわれる。その後、表面電極第二層34
とリード電極52とをはんだバンプ50で接続し、裏面
電極第二層44とプリント基板電極56とをはんだバン
プ54で接続する。
て、表面電極の各層と裏面電極の各層とを無電解メッキ
で一括して形成することができる。したがって、工程数
の増加を抑えることができる。また、無電解メッキは半
導体装置100のような複数の半導体装置をバッチ処理
で一度に製造することが可能なので、製造時間を短縮す
ることができる。また、無電解メッキの工程では、表面
パッド電極30及び裏面パッド電極40が形成された半
導体基板10を、硫酸または苛性ソーダなどの酸又はア
ルカリでエッチングして、表面パッド電極30及び裏面
パッド電極40の露出部に形成されている酸化膜を除去
するので、表面電極第二層34から表面パッド電極30
にかけての抵抗が小さくなる。更に、裏面研磨後すぐに
裏面電極を形成することができるので、基板汚染を低減
することができる。
を示した断面図である。図1と同様の機能を果たす構成
には同じ符号が施されている。半導体装置200では、
表面電極第一層32及び表面電極第二層34が表面パッ
ド電極30上のみではなく、半導体基板10上にも設け
られている。そして、表面電極第二層34上と露出して
いる半導体基板10上とに層間絶縁膜36が設けられて
いる。
すフローチャートである。ステップS110、ステップ
S112までは、それぞれ、図3におけるステップS1
0、ステップS12までの製造方法と同様であり、半導
体装置100と同じ方法で、半導体基板10に表面パッ
ド電極30を形成する。次に、図3におけるステップS
16と同様に、裏面パッド電極40を形成する(ステッ
プS114)。
ップS18と同様の方法で表面電極第一層32および裏
面電極第一層42を形成する(ステップS116)。す
なわち、表面パッド電極30及び裏面パッド電極40の
露出部に形成されている酸化膜を除去した後、半導体基
板10を塩化パラジウムまたは塩化亜鉛を主成分とする
浴に浸漬し、表面パッド電極30及び裏面パッド電極4
0の露出部のアルミニウムをパラジウムまたは亜鉛で置
換し活性化する。そして、表面を調整した後、塩化ニッ
ケル及び硫酸ニッケルを主成分とし、次亜燐酸ナトリウ
ム、ジメチルアミンボラン、水素化硼素化ナトリウムま
たはヒドラジンを還元剤とする浴に浸漬し、ニッケルを
析出させ、表面電極第一層32および裏面電極第一層4
2を形成する。
ッケル表面に膜厚0.005μmから0.3μmの金薄
膜を成膜し表面電極第二層34及び裏面電極第二層44
を形成する(ステップS118)。
方法と同様の方法で表面電極第二層34及び露出してい
る半導体基板10上にプラズマCVD(Chemical Vapor
Deposition)法などを用いてシリコン酸化膜層または
硼珪酸ガラス層を成膜し、層間絶縁膜36が形成される
(ステップS120)。
おいて、表面電極の各層と裏面電極の各層とを無電解メ
ッキで一括して形成することができる。したがって、工
程数の増加を抑えることができる。
半導体基板10が備える半導体素子がIGBTである場
合を例示したが、これはIGBTに限定したものではな
く、IGBTをパワーMOSFET、ダイオード、サイ
リスタなどの他の半導体素子としてもよい。
法又は半導体装置200の製造方法では、必要に応じて
CMP(Chemical Physical Polishing)を用いて層間
絶縁膜などを平坦化してもよい。
00では、層間絶縁膜36としてシリコン酸化膜を用い
たが、Ta2O5、SrTiO3など他の高誘電率薄膜を用いて
も良い。
電率薄膜を用いてもよい。
各電極を形成したが、いずれかの面のみに電極を形成し
てもよい。
数の導電層からなり、複数の導電層のうち、表面パッド
電極と物理的に接続される導電層は前記表面パッド電極
の材料と密着性が良い材料からなり、バンプと物理的に
接続される導電層はバンプの材料と密着性が良い材料か
らなるためにバンプと表面電極とを電気的に十分接続す
ることができるので、表面パッド電極とバンプとを電気
的に十分接続することができる。
接続したときの断面図である。
ローチャートである。
フローチャートである。
電極第一層、34 表面電極第二層、40 裏面パッド
電極、42 裏面電極第一層、44 裏面電極第二層、
50,54 はんだバンプ、52 リード電極、56
プリント基板電極、100,200 半導体装置。
Claims (4)
- 【請求項1】 半導体素子を備える半導体基板と、 該半導体基板の表の面に設けられ、前記半導体素子と電
気的に接続される表面パッド電極と、 該表面パッド電極上に設けられ、該表面パッド電極と電
気的に接続される表面電極と、前記半導体基板の裏の面に設けられる裏面パッド電極
と、 該裏面パッド電極上に設けられ、該裏面パッド電極と電
気的に接続される裏面電極と、 を備え、前記表面電極は
他の装置の電極とバンプにより物理的、且つ、電気的に
接続される半導体装置であって、 前記表面電極は複数の導電層を有し、該複数の導電層の
うち、前記表面パッド電極と物理的に接続される導電層
は前記表面パッド電極の材料と密着性が良い材料からな
り、前記バンプと物理的に接続される導電層は前記バン
プの材料と密着性が良い材料からなり、前記裏面電極は、前記表面電極の導電層と同じ配置の複
数の導電層を有することを特徴とする 半導体装置。 - 【請求項2】 前記表面電極の各導電層は、アルミニウ
ム、ニッケル、金、白金、銀、銅、クロム、パラジウ
ム、タンタル、コバルト、タングステン、錫又は鉛のい
ずれか又はこれらの化合物からなる請求項1に記載の半
導体装置。 - 【請求項3】 (a)半導体基板に半導体素子を形成
し、 (b)前記半導体基板の表の面に前記半導体素子と電気
的に接続され、所定の形状にパターニングされた表面パ
ッド電極を形成し、 (c)前記半導体基板の裏の面に前記半導体素子と電気
的に接続され、所定の形状にパターニングされた裏面パ
ッド電極を形成し、 (d)前記表面パッド電極と電気的に接続される少なく
とも一層の導電層と共に、前記裏面パッド電極と電気的
に接続される少なくとも一層の導電層を無電解メッキに
より成膜し、表面電極及び裏面電極を一括して形成する
半導体装置の製造方法。 - 【請求項4】 請求項3記載の半導体装置の製造方法で
あって、 前記ステップ(c)は、前記表面パッド電極の材料と密
着性が良い材料で前記表面パッド電極と物理的に接続さ
れる導電層を成膜し、前記バンプの材料と密着性が良い
材料で前記バンプと物理的に接続される導電層を成膜す
るステップである半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000087950A JP3498672B2 (ja) | 2000-03-28 | 2000-03-28 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000087950A JP3498672B2 (ja) | 2000-03-28 | 2000-03-28 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001274191A JP2001274191A (ja) | 2001-10-05 |
JP3498672B2 true JP3498672B2 (ja) | 2004-02-16 |
Family
ID=18603895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000087950A Expired - Fee Related JP3498672B2 (ja) | 2000-03-28 | 2000-03-28 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3498672B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4049035B2 (ja) * | 2003-06-27 | 2008-02-20 | 株式会社デンソー | 半導体装置の製造方法 |
JP4604633B2 (ja) * | 2004-09-29 | 2011-01-05 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
JP4788390B2 (ja) * | 2005-06-07 | 2011-10-05 | 株式会社デンソー | 半導体装置の製造方法 |
JP2007005368A (ja) * | 2005-06-21 | 2007-01-11 | Renesas Technology Corp | 半導体装置の製造方法 |
TWI279934B (en) * | 2005-11-22 | 2007-04-21 | Yaki Ind Co Ltd | Method for fabricating metal layer of diode with electroless plating |
JP5707709B2 (ja) * | 2009-03-23 | 2015-04-30 | 富士電機株式会社 | 半導体装置の製造方法 |
JP2011151056A (ja) * | 2010-01-19 | 2011-08-04 | Yaskawa Electric Corp | 半導体装置及び半導体装置の製造方法 |
-
2000
- 2000-03-28 JP JP2000087950A patent/JP3498672B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001274191A (ja) | 2001-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6078585B2 (ja) | 小型電子機器、その形成方法、およびシステム | |
KR100909849B1 (ko) | 반도체장치 | |
US3617824A (en) | Mos device with a metal-silicide gate | |
JP4815905B2 (ja) | 半導体装置およびその製造方法 | |
US10573611B2 (en) | Solder metallization stack and methods of formation thereof | |
KR101004219B1 (ko) | 배선, 배선의 형성방법, 박막 트랜지스터 및 표시장치 | |
US8163629B2 (en) | Metallization for chip scale packages in wafer level packaging | |
US6806556B2 (en) | Semiconductor wafer, method of manufacturing semiconductor wafer having bumps, semiconductor chip having bumps and method of manufacturing the same, semiconductor device, circuit board, and electronic equipment | |
TW201826394A (zh) | 半導體裝置及其製造方法 | |
US20150325535A1 (en) | Method for Processing a Semiconductor Workpiece and Semiconductor Workpiece | |
JP3498672B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US11658093B2 (en) | Semiconductor element with electrode having first section and second sections in contact with the first section, and semiconductor device | |
JP3655181B2 (ja) | 半導体装置およびそのパッケージ | |
JP6579989B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US3746944A (en) | Contact members for silicon semiconductor devices | |
US5236873A (en) | Method for contacting a semiconductor component | |
JPH08255769A (ja) | 半導体装置の製造方法 | |
JP2007027477A (ja) | 半導体装置の製造方法 | |
US7307010B2 (en) | Method for processing a thin semiconductor substrate | |
US20230317649A1 (en) | Semiconductor device and semiconductor module | |
JP5194767B2 (ja) | 半導体装置の製造方法 | |
JP2003197924A (ja) | 半導体素子の製造方法および半導体素子 | |
KR100203303B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
KR20230153820A (ko) | 탄화 규소 반도체 소자의 전극 형성 방법 | |
JP2003197926A (ja) | 半導体素子およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131205 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |