FR2500855A1 - Procede de dopage et de metallisation d'une zone superficielle d'un composant semi-conducteur et diode zener obtenue - Google Patents

Procede de dopage et de metallisation d'une zone superficielle d'un composant semi-conducteur et diode zener obtenue Download PDF

Info

Publication number
FR2500855A1
FR2500855A1 FR8103986A FR8103986A FR2500855A1 FR 2500855 A1 FR2500855 A1 FR 2500855A1 FR 8103986 A FR8103986 A FR 8103986A FR 8103986 A FR8103986 A FR 8103986A FR 2500855 A1 FR2500855 A1 FR 2500855A1
Authority
FR
France
Prior art keywords
layer
button
polycrystalline silicon
substrate
guard ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8103986A
Other languages
English (en)
Other versions
FR2500855B1 (fr
Inventor
Bruno Maurice
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Priority to FR8103986A priority Critical patent/FR2500855A1/fr
Publication of FR2500855A1 publication Critical patent/FR2500855A1/fr
Application granted granted Critical
Publication of FR2500855B1 publication Critical patent/FR2500855B1/fr
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

SELON LA PRESENTE INVENTION UNE DIODE ZENER MUNIE D'UN ANNEAU DE GARDE 4 EST OBTENUE EN DEPOSANT DANS UNE FENETRE D'UNE COUCHE DE SILICE 2 ET EN DEBORDEMENT PAR RAPPORT A L'ANNEAU DE GARDE 4 UNE COUCHE DE SILICIUM POLYCRISTALLIN 10 SUR LAQUELLE EST AMENE A CROITRE PAR EPITAXIE ISOTROPE UN BOUTON DE SILICIUM POLYCRISTALLIN 12. AINSI, LES JONCTIONS EXTERNES DE L'ANNEAU DE GARDE SE TROUVENT RECOUVERTES DE COUCHE CONDUCTRICE ET LA FIABILITE DU COMPOSANT EST AMELIOREE.

Description

PROCEDE DE DOPAGE ET DE METALLISATION D'UNE ZONE
SUPERFICIELLE D'UN COMPOSANT SEMICONDUCTEUR
ET DIODE ZENER OBTENUE
La présente invention concerne un procédé de dopage et de métallisation d'une zone superficielle d'un composant semiconducteur et plus particulièrement l'application de ce procédé à la fabrication de diodes Zener.
Parmi les divers procédés de fabrication d'une diode
Zener, l'un des procédés couramment utilisé actuellement est décrit dans le brevet français 1522532 de la demanderesse et consiste à former par épitaxie monocristalline localisée sur un substrat d'un premier type de conductivité un bouton épitaxié d'une hauteur de quelques dizaines de microns. Outre le premier avantage de ce procédé qui réside dans le fait qu'il permet d'obtenir des profils de jonction propres à fournir des diodes Zener satisfaisantes, deux autres avantages du procédé peuvent être mis en exergue.
D'une part, l'épaisseur de bouton épitaxié permet d'éviter que des métallisations ultérieurement déposées ne risquent d'atteindre les jonctions lors d'une encapsulation de la diode Zener. D'autre part, le caractère en saillie du bouton épitaxié permet de réaliser simplement un montage entre des pistons presseurs. (Ou verra néanmoins ci-après que ce deuxième avantage est compensé par des inconvénients liés à la croissance monocristalline du bouton épitaxié).
La figure 1 représente une diode Zener à bouton épitaxié monocristallin selon l'art antérieur Dans l'exemple représente la diode est munie d'un anneau de garde. La structure comprend un substrat 1 de type N recouvert d'une couche d'oxyde 2 dans laquelle est ménagée une fenêtre et sur lequel on a fait croître un bouton épitaxié monocristallin 3 dopé de type P. Une zone superficielle de type P résulte d'une diffusion des dopants P du bouton épitaxié 3 vers le substrat 1. Préalablement à ] a formation de la fenêtre on a formé un anneau de garde 4 de type P selon le contour de cette fenêtre. Des métallisation 5 et 6 sont formées de part et d'autre de la plaquette.
Il est connu qu'il est souhaitable pour des raisons de protection et de stabilité de la diode que la métallisation 5 sur le bouton épitaxié s'étende latéralement pour recouvrir l'intersection 8 entre la jonction de l'anneau de garde et la surface de la plaquette. kits, en raison de la nature cristalline du bouton épitaxié 3, celui-ci présente des arêtes vives et des flancs raides. Il est donc difficile de réaliser une métallisation uniforme sur les flancs du bouton épitaxié et il peut se présenter des lacunes 9 dans la métallisation 5. Cette difficulté résulte essentiellement de ce que l'on sait mal protéger par de la résine des surfaces è pente raide telles que les flancs du bouton.Un autre inconvenint du bouton épitaxie cristallin est que la surface supérieure de ce bouton épitaxié forme un plan qui n'est pas né cessairement parallèle au plan de la plaquette. Ceci risque de produire des mauvais co.ltacts entre le piston presseur supérieur et la partie plane supérieure de la métallisation 5. Un troisième inconvénient st que la croissance latérale au pied du bouton peut être irréguli:Sre selon les directions (voir la différence entre le coté gauche et le coté droit de la figure 1) et bien plus limitée en certains emplacements que la croissance verticale. Il en résulte un point faible où les métallisations ultérieures risquent d'atteindre par migrations ou diffusion métallique les jonctions sous-jacentes lors de l'encapsulation de la diode.Ou notera que ces trois inconvénients se présentent que la diode Zener soit entourée d'un anneau de garde ou non.
Un objet de la présente invention est de prévoir un nouveau procede de dopage et de métallisation d'une zone superficielle d'un composant semiconducteur évitant les inconvénients cités précedemment.
Un autre obJet plus particulier de la présente invention est de prévoir un procédé de fabrication et une structure particulière de diode Zener évitant les inconvénients des dispositifs de l'art antrieur.
T'olr atteindre ces objets ainsi que d'autres, la présente invention prevoit un procédé de dopage et de métallisation d'une zone superficielle d'un second type de conductivité dans un sub strat de silicium d'un premier type de conductivité comprenant les étapes consistant à : ouvrir une fenêtre dans une couche de masquage déposée sur une surface principale du substrat; déposer sur cette surface principale une couche de silicium polycristallin dopée selon le second type de conductivité que l'on veut conférer à ladite zone; délimiter la couche de silicium polycristallin à la partie recouvrant la fenêtre et à une zone périphérique s'étendant sur la couche de masquage de façon à recouvrir et à déborder audelà de la limite périphérique de la jonction correspondant à ladite zone; procéder à une croissance épitaxiale de silicium polycristallin d'où il résulte la formation d'un bouton de silicium polycristallin autolocalisé sur ladite couche de silicium polycristallin; et déposer une couche métallique de contact et la délimiter à la partie reposant sur le bouton de silicium polycristallin.Ce procédé peut en outre comprendre une étape consistant à effectuer un traitement à température élevée propre à faire diffuser dans la tranche de silicium une impureté dopante contenue dans la couche de silicium polycristallin et/ou dans le bouton épitaxié de silicium polycristallin. Le dépôt de la couche de silicium polycristallin peut être effectué par voie chimique en phase vapeur à faible pression, par évaporation sous vide de silicium ou par tout autre procédé approprié.
Ce procédé peut être appliqué à une diode à anneau de garde. En ce cas, la fenêtre est formée au voisinage de la péri phérie interne de l'anneau de garde et la couche de silicium polycristallin est délimitée pour déborder au-delà de la périphérie externe de cet anneau de garde.
Une diode Zener à anneau de garde selon la présente invention comprend donc un bouton en relief de silicium polycristallin dopé selon un second type de conductivité reposant dans sa partie centrale sur un substrat de silicium monocristallin d'un premier type de conductivité et recouvrant sur sa périphérie, par l'intermédiaire d'une couche isolante, telle qu'une couche de silice, l'intersection entre la jonction externe de l'anneau de garde et la surface du substrat de silicium, la surface supérieure du bouton étant recouverte d'une métallisation.
Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en détail dans la description suivante d'un mode de réalisation particulier faite en relation avec les figures jointes parmi lesquelles
- - la figure 1 était destinée à illustrer une diode Zener de l'art antérieur;
- les figures 2 à 5 illustrent des étapes successives de fabrication d'une diode Zener selon la présente invention.
Dans ces diverses figures, conformément à l'usage dans le domaine de la représentation des seniconducteurs, les diverses couches ne sont pas représentées à l'échelle mais bien au contraire leurs dimensions relatives ont été modifiées pour faciliter la lecture.
La figure 2 représente un substrat 1 de silicium d'un premier type de conductivite, par exemple N, à la surface duquel a été ménagé un anneau de garde 4 de type de conductivité opposé, en l'occurence P.
A partir de cette structure} on dépose ou on fait croître une couche d'un produit isolant de masquage, par exemple une couche de silice 2 laissant ouverte une fenêtre complètement entourée par l'anneau de garde 4.
Selon la présente invention, on dépose ensuite sur la surface supérieure de la plaquette une couche de silicium polycristallin 10 (figure 3). Cette couche est délimitez, par exemple par un procédé classique de masquage et d'attaque au plasma ou par voie chimique, pour recouvrir uniquement la fenêtre et l'anneau de garde et notamment pour stétendre au-dessus de l'intersection 8 entre la surface de la plaquette et la jonction entre l'anneau de garde et le substrat. Ce dépit de la couche de silicium polycristallin 10 est effectué à basse températnre, par exemple par voie chimique en phase vapeur à faible pression.
Au cours d'une étape optionnelle ultérieure (figure 4), dans le cas re silicium polycristallin 10 est dopé de type P, on peut procéder à une étape d'échauffement thermique pour faire diffuser aes impuretés de type P de façon controlée dans une zone 11 Sous la fenêtre ménagée dans la couche de silice 2.
On procède ensuite (figure 5) à une croissance épitaxiale, de préférence à une température peu élevée pour éviter que les phénomènes de diffusion se produisent au cours de la croissance épitaxiale. Ceci peut être effectué par épitaxie à l'iode à 10000C. On obtient ainsi un bouton 12 de silicium polycristallin qui s'aligne automatiquement sur le contour de la couche de silicium polycristallin 10. Il convient que l'ensemble des couches 10 et 12 constitue une portion conductrice. Le bouton de silicium polycristallin est donc ou bien dopé au cours de l'épitaxie ou bien dopé après la croissance épitaxiale. De même, la couche de silicium 10 peut être initialement dopée de type P ou bien être dopée ultérieurement par diffusion à partir d'atomes dopants contenus dans la couche de silicium polycristallin 12.De même, la zone diffusée 11 peut être formée initialement comme cela a été décrit en relation avec la figure 4 ou bien après formation du bouton épitaxié 12, la couche 10 étant initialement dopée ou non. Le choix entre ces diverses solutions sera effectué en vue des ajustements que l'on tient à effectuer et notamment des tensions Zener que l'on vise à atteindre. Ensuite, la surface du bouton épitaxié est revêtue d'une couche de métallisation 13.
Par rapport au procédé de l'art antérieur décrit en relation avec la figure 1 dans lequel le bouton épitaxié était un bouton monocristallin, la présente invention présente les avantages suivants.
Du fait du caractère polycristallin du bouton 12, sa croissance est isotrope. On est ainsi assuré que la face supérieure est bien plane. D'autre part, étant donné que le bouton 12 s'autoaligne sur la couche de silicium polycristallin '0, on peut régler de façon déterminée le débordement en surface du bouton épitaxié par rapport à la limite externe de la jonction de l'anneau de garde 4. Ce bouton épitaxié étant conducteur, la métallisation 13 est limitée à sa surface supérieure. Il n'est plus nécessaire de métalliser les flancs d'un bouton épitaxié ce qui représentait une opération très délicate et amenait fréquemment à des interruptions de la métallisation ou des migrations métalliques au pied du bouton vers les jonctions sous-jacentes.
On retrouve donc avec le procédé selon la présente invention tous les avantages de la structure de la figure 1 en en eli- minant les inconvénients.
La présente invention n'est pas limitée aux modes de rea- lisations précédemment décrits; elle en englobe au contraire les diverses variantes et généralisations incluses dans le domaine des revendications ci-après.

Claims (6)

REVENDICATIONS
1. Procédé de dopage et de métallisation d'une zone superficielle d'un second type de conductivité dans un substrat de silicium d'un premier type de conductivité comprenant les étapes suivantes
a) ouvrir une fenêtre dans une couche de masquage (2) déposée sur une surface principale du substrat (1);
b) déposer sur cette surface principale une couche de silicium polycristallin (10);
caractérisé en ce qu'il comprend en outre les étapes consistant à
c) délimiter la couche de silicium polycristallin à la partie recouvrant la fenêtre et à une zone périphérique s'étendant sur la couche de masquage de façon à recouvrir et à déborder audelà de l'intersection (8) avec la surface du substrat de la jonction correspondant à ladite zone superficielle;;
d) procéder à une croissance épitaxiale de silicium polycristallin d'où il résulte la formation d'un bouton de silicium polycristallin (12) autolocalisé sur la couche de silicium polycristallin;
e) former une couche métallique de contact (13) et la délimiter à la partie reposant sur le bouton de silicium polycristallin.
2. Procédé selon la revendication 1, caractérisé en ce qu'il comprend en outre une étape de traitement à température élevée propre à faire diffuser dans la tranche de silicium une impureté dopante du second type de conductivité contenue dans la couche de silicium polycristallin et/ou dans le bouton épitaxié de silicium polycristallin.
3. Procédé selon la revendication 1, caractérisé en ce que la couche de silicium polycristallin est formée par dépôt chimique en phase vapeur à basse pression.
4. Procédé selon la revendication 1, appliqué à une diode à anneau de garde, caractérisé en ce que ladite fenêtre est formée à la périphérie interne de l'anneau de garde (4) et en ce que la couche de silicium polycristallin déborde au-delà de la périphérie externe de cet anneau de garde.
5. Diode Zener à anneau de garde, caractérisée en ce qu'elle comprend un bouton en relief (10, 12) de silicium polycristallin dopé selon un second type de conductivité reposant dans sa partie centrale sur un substrat de silicium monocristallin (1) d'un premier type de conductivité et recouvrant par sa partie périphérique, et par l'intermédiaire d'une couche isolante (2) telle qu'une couche de silice, l'intersection (8) entre la jonction externe de l'anneau de garde (4) et la surface du substrat de silicium, la surface supérieure du bouton étant recouverte d'une métallisation (13).
6. Diode Zener selon la revendication 5, caractérisée en ce que le bouton en relief comprend une première portion (10) résultant d'un dépôt et une seconde portion supérieure (12) résultant d'une croissance épitaxiale.
FR8103986A 1981-02-27 1981-02-27 Procede de dopage et de metallisation d'une zone superficielle d'un composant semi-conducteur et diode zener obtenue Granted FR2500855A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR8103986A FR2500855A1 (fr) 1981-02-27 1981-02-27 Procede de dopage et de metallisation d'une zone superficielle d'un composant semi-conducteur et diode zener obtenue

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8103986A FR2500855A1 (fr) 1981-02-27 1981-02-27 Procede de dopage et de metallisation d'une zone superficielle d'un composant semi-conducteur et diode zener obtenue

Publications (2)

Publication Number Publication Date
FR2500855A1 true FR2500855A1 (fr) 1982-09-03
FR2500855B1 FR2500855B1 (fr) 1983-04-15

Family

ID=9255712

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8103986A Granted FR2500855A1 (fr) 1981-02-27 1981-02-27 Procede de dopage et de metallisation d'une zone superficielle d'un composant semi-conducteur et diode zener obtenue

Country Status (1)

Country Link
FR (1) FR2500855A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0514297A2 (fr) * 1991-05-17 1992-11-19 STMicroelectronics S.A. Procédé de prise de contact sur un composant semiconducteur

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2172191A1 (fr) * 1972-02-18 1973-09-28 Itt
US4106051A (en) * 1972-11-08 1978-08-08 Ferranti Limited Semiconductor devices
DE2832153A1 (de) * 1977-07-22 1979-01-25 Hitachi Ltd Verfahren zur herstellung von halbleitervorrichtungen

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2172191A1 (fr) * 1972-02-18 1973-09-28 Itt
US4106051A (en) * 1972-11-08 1978-08-08 Ferranti Limited Semiconductor devices
DE2832153A1 (de) * 1977-07-22 1979-01-25 Hitachi Ltd Verfahren zur herstellung von halbleitervorrichtungen

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
EXBK/79 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0514297A2 (fr) * 1991-05-17 1992-11-19 STMicroelectronics S.A. Procédé de prise de contact sur un composant semiconducteur
FR2676594A1 (fr) * 1991-05-17 1992-11-20 Sgs Thomson Microelectronics Procede de prise de contact sur un composant semiconducteur.
US5236873A (en) * 1991-05-17 1993-08-17 SGA-Thomson Microelectronics, S.A. Method for contacting a semiconductor component
EP0514297A3 (en) * 1991-05-17 1994-06-01 Sgs Thomson Microelectronics Process for making a contact to a semiconductor device

Also Published As

Publication number Publication date
FR2500855B1 (fr) 1983-04-15

Similar Documents

Publication Publication Date Title
FR3047838A1 (fr) Transistor bipolaire et son procede de fabrication
JP2006344937A (ja) シリコン上に欠陥の少ない歪みエピタキシャルゲルマニウム膜を製造する方法
WO1986002198A1 (fr) Procede de fabrication d'ilots de silicium monocristallin isoles electriquement les uns des autres
FR3082658A1 (fr) Transistor fefet
FR2989514A1 (fr) Procede de fabrication d'un transistor bipolaire
FR2845522A1 (fr) Circuit integre a couche enterree fortement conductrice
JPH1187364A (ja) 垂直構造の高キャリア移動度トランジスタおよびその製造方法
FR2785087A1 (fr) Procede de formation dans une plaquette de silicium d'un caisson isole
FR2765395A1 (fr) Procede de realisation de grille de transistors mos a forte teneur en germanium
FR3040538A1 (fr) Transistor mos et son procede de fabrication
FR2795233A1 (fr) Procede de fabrication autoaligne de transistors bipolaires
EP1058302B1 (fr) Procédé de fabrication de dispositifs bipolaires à jonction base-émetteur autoalignée
FR2803101A1 (fr) Procede de fabrication de composants de puissance verticaux
FR2500855A1 (fr) Procede de dopage et de metallisation d'une zone superficielle d'un composant semi-conducteur et diode zener obtenue
EP0472452A1 (fr) Transistor de puissance et procédé de réalisation
FR2728391A1 (fr) Procede de fabrication d'un substrat soi et d'un transistor bipolaire l'utilisant
FR2520931A1 (fr) Procede collectif de fabrication de diodes hyperfrequences avec encapsulation incorporee et diodes obtenues par ce procede
EP0230840B1 (fr) Transistor à base perméable et procédés de fabrication
FR2800197A1 (fr) Procede de definition de deux zones autoalignees a la surface superieure d'un substrat
FR2564241A1 (fr) Procede de fabrication de circuits integres du type silicium sur isolant
FR3098014A1 (fr) Composé intermétallique
FR3011385A1 (fr) Diode schottky en nitrure de gallium avec anneau de garde
US6482659B2 (en) Post-epitaxial thermal oxidation for reducing microsteps on polished semiconductor wafers
EP0872893A1 (fr) Transistor PNP latéral dans une technologie BICMOS
FR2480502A1 (fr) Dispositif semi-conducteur a grille profonde, son application a une diode blocable, et procede de fabrication