JP3987573B2 - 能動素子及び受動素子を有する集積化された半導体装置 - Google Patents
能動素子及び受動素子を有する集積化された半導体装置 Download PDFInfo
- Publication number
- JP3987573B2 JP3987573B2 JP51441196A JP51441196A JP3987573B2 JP 3987573 B2 JP3987573 B2 JP 3987573B2 JP 51441196 A JP51441196 A JP 51441196A JP 51441196 A JP51441196 A JP 51441196A JP 3987573 B2 JP3987573 B2 JP 3987573B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrate
- insulating layer
- metal
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
この半導体装置は極めて高い周波数のマイクロ波信号を処理するのに好適であり、「マイクロ波モノリシック集積回路(MMIC)」と称されている。この半導体装置は、例えばバイポーラ又は電界効果トランジスタ、受動素子例えばキャパシタ、コイル又は伝送線とすることができる。受動素子と区別するため、この半導体素子は能動素子と称せられている。実際には、この半導体装置は、少数の又は多数の能動素子及び受動素子を有することができる。
米国特許第4956697号には、その冒頭部においてこの形式の半導体装置が記載されており、その既知の半導体装置の基板はガリウム砒素(GaAs)のスライスで構成されている。
ガリウム砒素はマイクロ波周波数の信号を処理するため用いる半導体装置の製造において半導体基板の材料として用いるのに好適である。この理由は、この高周波数信号を処理できる材料でトランジスタを製造でるだけでなく、この材料が実際に絶縁性であるためである。このため、この半導体基板上にマイクロ波周波数で動作する能動素子を形成でき、従って半導体装置として集積化することができる。シリコンは実際に比較的高い導電率を有しているため、用いられない。例えばシリコン基板上にコイルを形成する場合、形成されたコイルはガリウム砒素基板上に形成されたコイルに比べて低品質のものなってしまう。この品質は相当低いため、回路のコイルとして実際には用いられない。
本発明の目的は、基板の第1の側に高周波数で動作する半導体素子及び受動素子が形成され、この基板がシリコンとされているマイクロ波周波数用の半導体装置を提供することにある。
本発明によれば、上記目的を達成するため、冒頭部で述べた半導体装置において、基板が絶縁層上にあるシリコン層で形成され、前記半導体素子が前記シリコン層に形成され、前記金属部が前記絶縁層の前記シリコン層から離れた側に形成されていることを特徴とする。シリコン層は極めて薄い厚さ、例えば0.1〜0.2μmとすることができる。このように薄いシリコン層上にバイポーラトランジスタ及び電界効果トランジスタを形成することができる。シリコン層は極めて薄いので、シリコンの導電率が上述した受動素子に相当な悪影響を及ぼすことなくシリコン層上に受動素子を形成することができる。
本発明による半導体装置の好適実施例において、この受動素子に与える悪影響は大幅に解消される。この理由は、半導体素子が絶縁されたシリコンのアイランド部に形成され、受動素子は絶縁層上のシリコンのアイランド部の近くに形成されるからである。
上述した基板がガリウム砒素のスライスから成る既知の半導体装置の欠点は、半導体装置の動作中に発生する熱を容易に放出できないことである。放熱を促進させるため、既知の半導体装置の基板は、第2の側をエッチングすることにより局部的に薄くして溝を形成している。動作中に発生する熱は、第2の側に形成された金属部を介して放出されている。
本発明による半導体装置において、好ましくは、半導体素子、受動素子及び導電性部材が形成されている基板の第1の側を接着剤層により絶縁体に結合する。この絶縁体により、半導体装置は十分な強度が得られる。従って、絶縁層は薄い厚さにすることができるので、動作中に発生した熱はこの薄い絶縁層を介して容易に放出することができる。
基板を、第1の側に酸化シリコンの埋込層が形成されているシリコンスライスで構成し、第2の側からシリコンを埋込層まで除去すれば、絶縁層は極めて薄く、例えば0.1〜0.2μmの厚さにすることができる。
さらに、動作中に発生する熱は基板の第2の側に形成した金属部を介して放出される。好ましくは、この金属部は電気化学的に成長形成した金属部材(バンプ)で構成する。この金属部材は放熱用としてだけでなく、半導体装置を導体トラックが形成されている絶縁性のキャリヤに装着するためにも用いることができる。従って、基板の第1の側の素子は金属部材を介して導体トラックに接続されるので、素子は容易に外部に接続されることになる。
基板の第1の側に形成された導電性部材に接続されている成長形成した金属部材は、主とし電気接点として作用する。第1の側のシリコン層に接続され又は第1の受動素子に接続されている金属部材は接点として又は放熱のために或は接点及び放熱の両方のために作用する。
本半導体の半導体装置の好適実施例においては、前記受動素子を前記絶縁層上に形成した金属トラックにより構成されるコイルとし、このトラックに、絶縁層に形成した窓を介してそのほぼ全長に亘って電気化学的に成長形した金属部材を形成する。この場合、コイルは、比較的厚い金属層が成長形成されている比較的薄い金属トラックにより形成される比較的厚い巻回部により構成される。この結果、コイルは比較的低いオーミック抵抗を有するので、その品質は高いものとなる。第2の側に成長形成されコイルの巻回部を構成する金属部材は、半導体装置の装着中に絶縁性のキャリヤ上の導体トラックに接続しないことが好ましい。成長形成した金属部材の半導体装置の外部接点として作用する部分だけを導体トラックに接続する。
以下図面を参照して本発明を詳細に説明する。
図1は基板1−2を有するマイクロ波周波数の半導体装置を示し、この基板の第1の側3には半導体素子4、受動素子5、及び導電性部材6が形成され、反対の第2の側7には基板に形成した窓9を介して第1の側に形成された半導体素子4、受動素子5、導電性部材6に接続される金属化層が形成される。
この半導体装置は極めて高い周波数のマイクロ波信号を処理するのに好適であり、「マイクロ波モノリシック集積回路(MMIC)」と称されている。この半導体素子4、すなわち能動半導体素子4は本例ではバイポーラトランジスタとするが電界効果トランジスタとすることもでき、受動素子は、本例ではコイルとするが例えばキャパシタ又は伝送線とすることもできる。実際には、この半導体装置は数個又は多数の能動素子及び受動素子を有することができる。
本発明では、基板1−2は絶縁層2上に形成したシリコン層1で形成され、半導体素子4はシリコン層1に形成され、金属部8は絶縁層2のシリコン層1から離れた第2の側7上に形成する。ここで、シリコン層1は例えば0.1〜0.2μmの極めて薄い厚さを有することができる。マイクロ波周波数の信号を処理できるバイポーラトランジスタ及び電界効果トランジスタは、このような薄いシリコン層1に形成することができる。シリコン層1はこの程度に薄いので、受動素子に対するシリコンの導電率の影響は比較的小さくなる。実際には、シリコンは常時比較的高い導電率を有する。例えばコイルを厚いシリコン基板上に形成する場合、このコイルは、例えばガリウム砒素から成る絶縁性基板に形成された理想的なコイルに比べて極めて低い品質になってしまう。この品質は、このコイルを回路に実際に用いることができない程低いものである。
基板1−2を用いることにより、シリコンに形成されマイクロ波周波数で動作する半導体素子4を有すると共に半導体基板上に形成され高い周波数で動作する受動素子5を有する半導体装置を実現することができる。
コイルの品質に及ぼす悪影響を除去するため、半導体素子4はシリコンの絶縁されたアイランド部15に形成し、受動素子は絶縁層2のシリコン層1のアイランド部の近傍に形成する。
基板1−2の絶縁層2は比較的厚くすることができ、例えばシリコン層1はガラスプレート上に形成することができる。この解決策の欠点は、半導体装置の動作中に発生する熱を容易に放出できないことである。好ましくは、半導体素子、受動素子5及び導電性部材6が形成されている基板1−2は、その第1の側3において接着剤層10により絶縁体11に結合する。この絶縁体11は半導体装置が十分の強度を有するように作用する。従って、絶縁層2は薄い厚さとすることができるので、動作中に発生した熱をこの薄い絶縁層2を介して容易に除去することができる。
絶縁体11は例えばガラスプレートとすることができるが、別の材料で構成することができる。本例のように、受動素子がコイルの場合、ガラスは絶縁体11の材料として良好に選択される。ガラスは比較的低い誘電率を有しているのでコイルの巻線間に比較的小さいキャパシタンスが形成され、コイルが高周波数で動作する場合に好適である。絶縁層の材料としてフェライトを用いることもできる。この材料は、形成されたコイルである受動素子5が比較的大きい自己インダクタンスを有する利点がある。受動素子が光導波路の場合、絶縁体11の材料として高誘電率を有する利点がある。種々の受動素子を基板1−2上に形成する場合、絶縁体11は、これら種々の受動素子と対向するように位置する別の好適材料から製造される部分で構成することができる。
図2に示す基板はシリコンスライス12から構成され、その基板の第1の側に酸化シリコンを埋込んだ絶縁層2が形成され、このシリコンスライスの第2の側7からシリコンが埋込層まで除去される場合、絶縁層2は極めて薄い厚さとすることができ、例えば0.1〜0.2μmの厚さとすることができる。
本例では、図1に示す半導体装置の製造は、図2に断面として示すシリコンスライスから開始する。このスライスは、その第1の側3に厚さが約0.4μmの酸化シリコンの絶縁層2と、厚さが約0.1μmの比較的高い濃度のリン原子1020/ccが添加された強ドーピング層13及び比較的低い濃度のリン原子1016原子/ccが添加された弱ドーピング層14を有する厚さが約2μmのシリコン層とが形成される。このシリコンスライスには、例えば酸素イオン注入により酸化シリコンの絶縁層2が約1μmの深さに形成されているシリコンスライスを用い、次にリンを上記濃度に添加することにより酸化シリコンの絶縁層2の上部に約0.1μmの厚さの強ドーピング層13を形成し、この強ドーピング層13上に弱ドーピング層14をエピタキシャル成長させることにより得ることができる。
図3及び図4にそれぞれ平面図及び断面図として示すように、シリコン層中に絶縁されたアイランド部15を形成する。本例では、この目的のためにシリコン層1の一部分を絶縁層2から除去する。別の方法として、例えばアイランド部15と隣接するシリコン層を絶縁性のシリコン酸化物に交換する。次に、約5×1017のボロン原子が添加されているベース領域16及び約1020の砒素原子が添加されているエミッタ領域17を通常の方法によりシリコンアイランド部に形成する。次に、シリコンのアイランド部15に酸化シリコン層18を形成し、この酸化シリコン層18にベース領域16及びエミッタ領域17のコンタクトとなる窓19及び20を形成する。
トランジスタが形成された後、導電性部材6のパターンを巻回部21を有するコイルである受動素子5と共に絶縁層2上に基板1−2上に堆積されたアルミニウム層として形成する。この絶縁層に窓23を形成し、この窓23を介してコイルである受動素子5を導体24に絶縁する。
トランジスタである半導体素子4、コイルである受動素子5及び導電性部材6が形成された後、基板1−2を第1の側において絶縁体11に接着剤層10により結合する。この接着剤は、例えばエポキン又はアクリレート接着剤とし、絶縁体11は例えばガラスプレートとする。次に、シリコンスライス12は絶縁層2まで除去する。このため、シリコンスライス12の第2の側は、絶縁層2が数μmの厚さに近づくまでケミカルメカニカルポリシング(化学的機械的研磨)処理を行い、その後絶縁層2をKOHのエッチ剤に浸漬する。このエッチング処理は、酸化シリコンの絶縁層2に到達すると自動的に停止する。
最後に、絶縁層2に窓9を形成し、基板1−2の第2の側に金属部8を形成する。好ましくは、金属部8は金属部材(バンプ)を電気化学的に成長させることにより通常の方法で形成する。この金属部材は放熱のために、及び図7に示すように、導体トラック26が形成されている絶縁性のキャリヤ25上に半導体装置を装着するためにも用いることができる。基板1−2の第1の側の半導体素子4、受動素子5及び導電性部材6を金属部8を介して導体トラック26に接続し、これらの素子は外部に接続されることになる。
基板の第1の側に形成された導電性部材6に接続されている成長形成された金属部8Aは主として電気接点として機能する。第1の側に形成されているシリコン層(本例の場合、トランジスタである半導体素子4のコレクタ領域)及び第1の側に形成されている受動素子5にそれぞれ接続されている金属部8B及び8Cは、本例ではコンタクト及び放熱として作用し(8B)又は放熱のためだけに作用する(8C)。後者の金属部8Cは自由(非接続)であり、キャリア25の導体トラックには接続されない。
本発明の半導体装置の好適例として、受動素子5は、絶縁層2上に形成されこの絶縁層2中に形成された窓を介してほぼその全長に亘って電気化学的に成長した金属部8Cが形成されている金属トラックである巻回部21により構成されるコイルである受動素子5とした。このコイルである受動素子5は、比較的厚い金属トラックである巻回部21及びその上に形成された比較的厚い金属部8Cにより形成される比較的厚い巻回部により構成される。従って、コイルである受動素子5は比較的低いオーミック抵抗を有するので、その品質は高いものとなる。第2の側に成長したコイル巻回部を構成する金属部8Cは、半導体本体がキャリヤ25に装着されたとき、キャリヤ25上に存在する導体トラック26に接続されない。成長形成した金属部8A及び8Bの一部分だけが導体トラックに接続して半導体装置の外部に接点を構成する。
【図面の簡単な説明】
図1は、本発明による半導体装置を示す断面図である。
図2〜図6は、本発明による半導体装置の製造工程を示す断面図及び平面図である。
図7は、導体トラックが形成されている絶縁性のキャリヤ上に装着された、図1に示す半導体装置の断面図である。
Claims (2)
- 基板を有するマイクロ波周波数の半導体装置であって、
前記基板が、絶縁層と前記絶縁層上にあるシリコンのアイランド部で形成され、前記シリコンのアイランド部に半導体素子が形成され、前記絶縁層上に受動素子及び導電性部材のパターンが形成され、
前記基板の前記半導体素子、受動素子及び導電部材のパターンが形成された第1の側に、接着剤層により絶縁体が結合され、
前記絶縁層に形成した窓を介して、前記半導体素子、受動素子及び導電性部材のパターンに接続される金属部が形成され、
前記金属部は、電気化学的に成長形成された金属部材により形成され、
前記受動素子は、金属トラックにより構成されるコイルであって、前記金属トラックに、前記絶縁層に形成した窓を介して、前記金属トラックのほぼ全長に亘って前記金属部材が形成されていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、前記金属部材が、絶縁性のキャリヤ上に形成した導体トラックに接続されていることを特徴とする半導体装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP94203161 | 1994-10-31 | ||
NL94203161.8 | 1994-10-31 | ||
PCT/IB1995/000797 WO1996013858A2 (en) | 1994-10-31 | 1995-09-26 | Integrated microwave semiconductor device with active and passive components |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09508501A JPH09508501A (ja) | 1997-08-26 |
JP3987573B2 true JP3987573B2 (ja) | 2007-10-10 |
Family
ID=8217333
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51441196A Expired - Fee Related JP3987573B2 (ja) | 1994-10-31 | 1995-09-26 | 能動素子及び受動素子を有する集積化された半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5689138A (ja) |
EP (1) | EP0737363B1 (ja) |
JP (1) | JP3987573B2 (ja) |
DE (1) | DE69524730T2 (ja) |
WO (1) | WO1996013858A2 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09321175A (ja) * | 1996-05-30 | 1997-12-12 | Oki Electric Ind Co Ltd | マイクロ波回路及びチップ |
JP3185918B2 (ja) * | 1996-08-05 | 2001-07-11 | 株式会社村田製作所 | 電子装置 |
KR100503531B1 (ko) * | 1996-11-05 | 2005-09-26 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 반도체디바이스 |
JP3837215B2 (ja) * | 1997-10-09 | 2006-10-25 | 三菱電機株式会社 | 個別半導体装置およびその製造方法 |
US6081006A (en) * | 1998-08-13 | 2000-06-27 | Cisco Systems, Inc. | Reduced size field effect transistor |
WO2000065655A1 (en) | 1999-04-23 | 2000-11-02 | Koninklijke Philips Electronics N.V. | A semiconductor device with an operating frequency larger than 50mhz comprising a body composed of a soft ferrite material |
TW492103B (en) | 2000-06-02 | 2002-06-21 | Koninkl Philips Electronics Nv | Electronic device, and method of patterning a first layer |
US6645790B2 (en) * | 2001-01-03 | 2003-11-11 | Anadigics, Inc. | System and method for prototyping and fabricating complex microwave circuits |
KR100438160B1 (ko) * | 2002-03-05 | 2004-07-01 | 삼성전자주식회사 | 인덕터와 캐패시터를 갖는 소자 및 그의 제작방법 |
CN100431140C (zh) * | 2002-03-21 | 2008-11-05 | Nxp股份有限公司 | 具有保护性安全涂层的半导体器件及其制造方法 |
US8102045B2 (en) * | 2007-08-08 | 2012-01-24 | Infineon Technologies Ag | Integrated circuit with galvanically bonded heat sink |
US7790503B2 (en) * | 2007-12-18 | 2010-09-07 | Stats Chippac, Ltd. | Semiconductor device and method of forming integrated passive device module |
US7759212B2 (en) * | 2007-12-26 | 2010-07-20 | Stats Chippac, Ltd. | System-in-package having integrated passive devices and method therefor |
US8269308B2 (en) * | 2008-03-19 | 2012-09-18 | Stats Chippac, Ltd. | Semiconductor device with cross-talk isolation using M-cap and method thereof |
US7951663B2 (en) * | 2009-05-26 | 2011-05-31 | Stats Chippac, Ltd. | Semiconductor device and method of forming IPD structure using smooth conductive layer and bottom-side conductive layer |
DE102011100485B4 (de) | 2011-05-04 | 2016-04-28 | Micronas Gmbh | Integriertes passives Bauelement sowie dessen Verwendung |
DE102011100487A1 (de) * | 2011-05-04 | 2012-11-08 | Micronas Gmbh | Integriertes passives Bauelement |
US11127652B2 (en) * | 2019-10-23 | 2021-09-21 | Raytheon Company | Semiconductor structures having reduced thermally induced bow |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4418470A (en) * | 1981-10-21 | 1983-12-06 | General Electric Company | Method for fabricating silicon-on-sapphire monolithic microwave integrated circuits |
JPH01257355A (ja) * | 1987-12-14 | 1989-10-13 | Mitsubishi Electric Corp | マイクロ波モノリシックic |
US5449953A (en) * | 1990-09-14 | 1995-09-12 | Westinghouse Electric Corporation | Monolithic microwave integrated circuit on high resistivity silicon |
WO1992005580A1 (en) * | 1990-09-14 | 1992-04-02 | Westinghouse Electric Corporation | Monolithic microwave integrated circuit on high resistivity silicon |
US5063177A (en) * | 1990-10-04 | 1991-11-05 | Comsat | Method of packaging microwave semiconductor components and integrated circuits |
US5156998A (en) * | 1991-09-30 | 1992-10-20 | Hughes Aircraft Company | Bonding of integrated circuit chip to carrier using gold/tin eutectic alloy and refractory metal barrier layer to block migration of tin through via holes |
-
1995
- 1995-09-26 DE DE69524730T patent/DE69524730T2/de not_active Expired - Lifetime
- 1995-09-26 EP EP95930693A patent/EP0737363B1/en not_active Expired - Lifetime
- 1995-09-26 WO PCT/IB1995/000797 patent/WO1996013858A2/en active IP Right Grant
- 1995-09-26 JP JP51441196A patent/JP3987573B2/ja not_active Expired - Fee Related
- 1995-10-26 US US08/548,932 patent/US5689138A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
WO1996013858A3 (en) | 1996-07-25 |
DE69524730T2 (de) | 2002-08-22 |
US5689138A (en) | 1997-11-18 |
WO1996013858A2 (en) | 1996-05-09 |
JPH09508501A (ja) | 1997-08-26 |
EP0737363A1 (en) | 1996-10-16 |
EP0737363B1 (en) | 2001-12-19 |
DE69524730D1 (de) | 2002-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3987573B2 (ja) | 能動素子及び受動素子を有する集積化された半導体装置 | |
US5739591A (en) | Semiconductor device with a carrier body on which a substrate with a semiconductor element is fastened by means of a glue layer and on which a pattern of conductor tracks is fastened | |
JP4538107B2 (ja) | 半導体素子及び金属化層を有する絶縁層が接着剤により取付られているガラス支持体を有する半導体装置 | |
EP0029334B1 (en) | Series-connected combination of two-terminal semiconductor devices and their fabrication | |
US5449930A (en) | High power, compound semiconductor device and fabrication process | |
EP0615286A2 (en) | Semiconductor device provided with isolation region | |
EP0534271A2 (en) | Semiconductor device having improved frequency response | |
EP0988650B1 (en) | Method of manufacturing semiconductor devices with "chip size package" | |
JPS58106849A (ja) | 低寄生容量半導体装置 | |
EP0746875B1 (en) | Method of manufacturing semiconductor devices with semiconductor elements formed in a layer of semiconductor material glued on a support wafer | |
KR970004847B1 (ko) | 반도체장치 및 그 제조방법 | |
EP0117335A1 (en) | High speed photodiodes | |
US5612556A (en) | Monolithic integration of microwave silicon devices and low loss transmission lines | |
JPS587862A (ja) | バイポ−ラ型トランジスタ−構造体及びその製造方法 | |
US4672415A (en) | Power thyristor on a substrate | |
US20020140050A1 (en) | Semiconductor device having an inductor with low loss | |
US4143384A (en) | Low parasitic capacitance diode | |
KR19990014741A (ko) | 반도체 디바이스 제조 방법 | |
JPS6053088A (ja) | 半導体装置 | |
JPH07240502A (ja) | 半導体集積回路装置およびその製造方法 | |
KR20000009990A (ko) | 기판 전이 이종접합 바이폴라 트랜지스터 및 그제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070213 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070402 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070511 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070710 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070713 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130720 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |