CN100431140C - 具有保护性安全涂层的半导体器件及其制造方法 - Google Patents
具有保护性安全涂层的半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN100431140C CN100431140C CNB038065630A CN03806563A CN100431140C CN 100431140 C CN100431140 C CN 100431140C CN B038065630 A CNB038065630 A CN B038065630A CN 03806563 A CN03806563 A CN 03806563A CN 100431140 C CN100431140 C CN 100431140C
- Authority
- CN
- China
- Prior art keywords
- substrate
- bond pad
- semiconductor device
- safety
- protectiveness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000576 coating method Methods 0.000 title claims abstract description 45
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000011248 coating agent Substances 0.000 title abstract description 13
- 230000001681 protective effect Effects 0.000 title abstract 4
- 239000000758 substrate Substances 0.000 claims abstract description 64
- 238000000034 method Methods 0.000 claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000000203 mixture Substances 0.000 claims description 9
- 229910010272 inorganic material Inorganic materials 0.000 claims description 7
- 239000011147 inorganic material Substances 0.000 claims description 7
- 230000004224 protection Effects 0.000 claims description 6
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 4
- 239000003292 glue Substances 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims description 3
- 230000035945 sensitivity Effects 0.000 claims description 3
- 238000012546 transfer Methods 0.000 abstract description 4
- 238000002161 passivation Methods 0.000 description 11
- 238000005530 etching Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 238000005498 polishing Methods 0.000 description 8
- 239000002245 particle Substances 0.000 description 7
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- ILRRQNADMUWWFW-UHFFFAOYSA-K aluminium phosphate Chemical compound O1[Al]2OP1(=O)O2 ILRRQNADMUWWFW-UHFFFAOYSA-K 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- DHAHRLDIUIPTCJ-UHFFFAOYSA-K aluminium metaphosphate Chemical compound [Al+3].[O-]P(=O)=O.[O-]P(=O)=O.[O-]P(=O)=O DHAHRLDIUIPTCJ-UHFFFAOYSA-K 0.000 description 2
- 238000000280 densification Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000007800 oxidant agent Substances 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 239000011253 protective coating Substances 0.000 description 2
- 238000007790 scraping Methods 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- -1 and in another case Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013043 chemical agent Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
- H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
- G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
- G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/922—Active solid-state devices, e.g. transistors, solid-state diodes with means to prevent inspection of or tampering with an integrated circuit, e.g. "smart card", anti-tamper
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Theoretical Computer Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Credit Cards Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Physical Vapour Deposition (AREA)
Abstract
半导体器件包括具有第一(1)和相对的第二侧(2)的衬底(10)，在第一侧有多个晶体管和互连，其由保护性安全覆盖物(16)覆盖，该器件还提供有接合焊盘区(14)。保护性安全覆盖物(16)包括基本上非透明且基本上化学惰性的安全涂层(16)，且接合焊盘区(14)可从衬底(10)的第二侧进入。半导体器件可以使用衬底转印技术适当地进行制备，其中在保护性安全覆盖物(16)处提供第二衬底(24)。
Description
技术领域
本发明涉及一种半导体器件，包括具有第一侧的衬底，在其第一侧处存在有多个晶体管和互连，其由保护性安全覆盖物所覆盖，该器件还提供有接合焊盘区。
本发明还涉及一种包括半导体器件的载体。
本发明还涉及一种制造半导体器件的方法，该半导体器件提供有具有第一侧的衬底，该方法包括如下步骤：
-在衬底的第一侧提供晶体管和互连的结构，该结构包括接合焊盘区；
-施加保护性安全覆盖物；以及
-从第一侧构图该保护性安全覆盖物，以便露出接合焊盘区。
现有技术
在半导体设计和应用方面，特别是随着可以被存储以及在电子器件之间的传送的潜在的敏感的商业和/或个人信息的数量和范围增加，安全问题变得日益重要。智能卡包括这种形式的电子器件，其中有必要尝试保护以防止例如试图篡改集成电路器件的完整性的侵入过程，以及包含逆向工程和暴露给辐射的过程。
通过寻求限定可以被存取或修改的由集成电路器件保存的信息的方式，使用用于集成电路器件的安全涂层以尝试改善例如在智能卡上的集成电路器件的物理完整性。
由Schlumberger设计的一个这种程度的保护称作Sishell。在提供其Sishell保护的过程中由Schlumberger采用的工艺步骤需要处理有源器件，即在智能卡内的集成电路，以根据需要设置钝化层且所需的接合焊盘穿过钝化层开口的方式完成处理。然后将一层裸硅(bare silicon)粘到集成电路的上表面之上，且硅层提供有孔，将其设置得与发现集成电路内的接合焊盘开口的位置相对应。然后，通过集成电路的硅衬底下表面的处理，使包括集成电路、胶层和硅层的叠层减薄，以便获得所需的总厚度。以这种方式，如果试图通过机械方式从钝化层之上剥离硅层，则该叠层的集成电路侧也变得非常敏感且易于损坏和破裂。然而，在蚀刻并构图该保护硅覆盖层，特别是关于接合焊盘开口的程度下，这种层不利地倾向于被蚀刻和去除，并且这限制了其安全的完整性。同样，通过将集成电路固定到例如蓝宝石衬底，可以容易地克服集成电路破裂的敏感性，同样，形成的叠层结构并非足够致密以防止通过红外辐射的损伤，并且还有点不利的是，硅一般显示出能对红外辐射的透明性，由此可以观察到下面的结构。
因此，这种类型的公知工艺的不利的之处在于，形成的半导体器件提供有安全涂层，该涂层仅将器件的安全性提高到不利的有限程度。
发明内容
因此，本发明第一目的是提供一种在开始段中提到类型的半导体器件，其具有显著增强的安全性。
第二目的是提供一种具有本发明半导体器件的载体。
本发明的第三目的是提供一种制造在开始段中提到种类的半导体器件的方法，其显示出优于公知的这种方法的优点。
第一目的的实现在于，保护性安全覆盖物包括基本上不透明且基本上化学惰性的安全涂层，并且接合焊盘区可从衬底的第二侧进入。
由于在本发明的器件中不需要蚀刻或构图用于接合焊盘区进入的该保护性安全覆盖物，所以可以采用在安全覆盖物中接近化学惰性的材料层中的一层或多层组合。借此变得几乎不可能抛光该安全覆盖物，其大大增强了提供的保护。
根据本发明的一方面，提供了一种半导体器件，包括具有第一和相对的第二侧的半导体衬底，在第一侧有多个晶体管和互连，其由保护性安全覆盖物所覆盖，保护性安全覆盖物包括非透明且化学惰性的安全涂层，所述化学惰性安全涂层包括至少一种无机材料，其特征在于，所述安全涂层保持未被构图，该器件还提供有接合焊盘区，且可从第二侧进入接合焊盘区，在所述衬底的第二侧上存在安全层，所述安全层留下露出的接合焊盘区或用于进入其中的任何金属化。
安全涂层的惰性是指该涂层将不与它其中的、下面的或顶部的任何材料反应。特别地，这意味着当它接触一些反应性化学剂时，例如强氧化剂，如氧等离子体或硝酸、强酸，涂层将既不溶解也不与下面的衬底分层、也不从中移除。其上的涂层特别包括至少一层无机材料，因为有机材料通常不能耐受氧化剂。
而且更优选的是，安全涂层不能轻易地被抛光。在该方面无机材料非常优越于有机材料，由于任何的有机材料都是相对软且可延展的。嵌入在这种有机材料中以提供所需的非透明性和所希望硬度的任何颗粒，例如氧化铝、氧化钛等，将起抛光颗粒的作用。在具有至少一层无机材料的涂层中，通过多层叠层或者在无机材料中嵌入的颗粒，可以有效地抵抗抛光。在一种情况下，多层中的每一层将需要另一抛光剂，且在另一情况下，颗粒可以具有可与基质材料相比的硬度。优选地，所述涂层的所述无机层具有106(N/m2)或更大的杨氏模量，进一步优选具有108-1012(N/m2)的数量级，并且在高达80℃的温度下在产品的整个寿命期间，例如几年。
如果涂层包括一层其中嵌入有颗粒的无机材料，则是非常有利的。涂层具有不抗刮划的特性。如果任何黑客试图拆去该安全涂层，则由于缺乏抗刮性，下面的层将受损。
尽管乍一看似乎本发明的半导体器件在其第二侧开口以探测和检测任何结构，但这并非如此，或者说问题是可以解决的，首先，通过反探测装置可以保护接合焊盘。这不同于现有技术的情况。这种反探测装置可以是软件特性、硬件特性或硬件/软件特性的结合。例如，可以规定，信号应当具有特定的图案且可选的直接连接至地平面。
对于衬底的第二侧，可以以各种形式进入接合焊盘区。优选的是将衬底减薄和局部蚀刻。这种选择非常适合于硅衬底。在蚀刻衬底后，可以将凸块提供在接合焊盘区。可选地，蚀刻的窗口可以通过例如电镀填充以金属。
在优选的情况下，衬底是硅衬底，具有其密集封装的晶体管的衬底提供了自身的安全性。考虑到晶体管，优选场效应晶体管，这里封装处于其最密集处以及其中发现的接触插塞。获得这种结构的任何尝试将立即导致对结和任何薄栅极氧化物的损伤，以致于集成电路器件将不起作用。另外，在实际上几乎不可能成功地探测亚半微米器件。此外，为了修改半导体器件中实施的图案和数据，不仅是单个晶体管和其它易受攻击的半导体元件，而且还有互连图案中实施的电路。该致密封装的晶体管有效地将该电路与第二侧屏蔽开。
然而，可以在衬底的第二侧处提供安全层，其安全层留下露出的接合焊盘区或用于进入于此的任何金属化。该选择可以结合硅或其它半导体衬底一起使用。然而，特别优选的是在晶体管为优选在绝缘衬底上的薄膜类型的情况。这种结构可具有柔性的优点，且因此非常适合于集成在柔性载体中，例如钞票、其它的证券纸、标签和签条。而且，如果希望的话，在具有薄膜晶体管的绝缘衬底的情况下，绝缘衬底可以是或包含安全层，或在处理之后可以由安全层代替。
总之，保护性安全覆盖物将包含钝化层，以保护下面的结构不受安全涂层的任何不利的或污染的影响。更优选的是粘接层存在于钝化层和安全涂层之间。这种钝化层的优选例子是TiO2层，其是化学惰性的、封闭的和无孔的。
安全涂层可以包含具有偏磷酸铝基质的层。通常填充例如TiN和TiO2颗粒的这种层具有化学惰性的、对辐射不透明的、相对硬和脆的、且难以抛光的优点。优选的是由前体(precursor)材料制成，例如Al(H2PO3)或单磷酸铝。该材料在退火时转变为偏磷酸铝。
可选地或另外地，安全涂层是由多个交替层形成的，交替层对于不同的蚀刻剂敏感。特别优选的是包含交替W和Al层的组合。这种金属的组合，例如所限定的那些证明是特别难于蚀刻和抛光，特别地是通过化学机械装置。这是由于在W蚀刻剂中Al没有蚀刻而造成的，反之亦然，同样，当考虑到抛光这种结构时，每一次希望每个不同层在表面时，有必要从一个抛光焊盘改变为另一个，否则各自的抛光焊盘的集成很可能受损害和焊盘受损。然而，应当意识到的是，这种层结构的基础是W以及粘接到W的任何金属，且在H2O2/NH4OH或含氟的等离子体中不蚀刻。使用含Al的层是特别有利的，是由于能以一种有效的方式容易操作和处理半导体器件。
优选的是安全涂层具有从0.5至10μm范围的厚度，且进一步优选在2和6μm之间。如果涂层太薄，则它的非透明性和/或移除难度可能受限制。如果涂层太厚，则其与下面衬底的粘结性可能降低。应该理解的是，优选的厚度是主要依赖于用作安全涂层的实际层系统，而且依赖于所希望的安全级别。
总之，应该理解的是，安全性在安全涂层未被构图时是最大程度增强的。然而，存在优选在第一和第二侧两者处具有图案的应用。这种应用是随着例如容性耦合至存在于载体中的天线结构的器件而产生的，其公开于未预先公开的申请号位EP00203298.5的申请中。在电容电极可以提供在集成电路第一侧上和第二侧上的情况下，而穿过安全涂层还有足够的安全保护。可以构图合适的安全涂层，例如是基于单磷酸铝的基质。其构图可以用剥离工艺进行。
由于载体包括本发明的半导体器件，因而获得安全性提高的载体的第二目的。该载体可以是智能卡，但也可以是标签、签条、包括钞票的证券纸、或甚至是例如光盘的记录载体。如上所述，记录载体可包含其是容性地或具有耦合到半导体器件的接触的天线结构。
实现了制造有提供衬底的半导体器件的改进方法的第三目的，该衬底具有第一和第二侧，这是由于该方法包括如下步骤：
-在衬底的第一侧处提供晶体管和互连的结构，该结构包括定义在与衬底的界面处的接合焊盘区；
-施加保护性安全覆盖物，包括至少基本上非透明且基本上化学惰性的安全涂层；
-从第二侧构图衬底以便露出接合焊盘区。
以该方式处理半导体器件的结构证明是特别有利的，这是由于从下面有效地蚀刻硅衬底，无需蚀刻或构图用于接合焊盘进入的保护性涂层，所以证明可以采用接近化学惰性材料层的一层或多层的组合用于安全涂层、用于接合焊盘进入，这是由于它们随后不必被构图。在现有技术中要求构图是不利的。
优选，衬底是首先通过例如研磨或化学机械抛光减薄、且接着被局部蚀刻的硅衬底。蚀刻手段包括KOH。
在最优选的实施例中，第二衬底被提供在保护性安全覆盖物上并借助胶附着于保护性安全覆盖物。这种技术也是公知的衬底转印，且就本身而论也是公知的，例如US-A 5,689,138。第二衬底可包含任何材料，且对于该结构优选提供机械支撑。合适的材料包括玻璃、氧化铝、硅、环氧树脂等，优选该胶层具有几微米的厚度，通过其克服了在保护性安全覆盖物表面中的任何不平整性。可选地，另外的平面化层可提供在安全覆盖物的顶部上。
在本发明的方法中制造的器件可包括以上参考器件中介绍的任何特点和实施例。
具体实施方式
仅通过示例的方式，参考附图在下文中进一步描述本发明，其中图1-8包括说明具有形成于其上的保护性安全覆盖物的半导体器件形成的剖面图。在附图中相同的参考数字指的是同样的元件。附图是概略的且没有按比例。
现在参考附图，图1说明具有第一侧1和第二侧2的初始硅衬底10。衬底10包括完成的集成电路晶片结构，该集成电路晶片结构包括其中凸出的接合焊盘区14的钝化层12。为了清楚起见，在附图中省略了在衬底10上存在的任何互连层。然而应理解的是，接合焊盘区14存在于与硅衬底10的界面处，或者使得它们可以从衬底10的第二侧2露出。这与现有技术中的接合焊盘区的位置相反，其中它们存在于互连结构的顶部上，且在露出之前，仅由钝化层12覆盖。本领域技术人员将理解，如此定义接合焊盘区，以便在衬底上的接合焊盘区的垂直凸出部分上与晶体管没有重叠。
根据本发明的一个特定的方面，多个安全涂层16淀积在钝化层12之上，本发明的工艺以便无需蚀刻也无需构图安全涂层16，并且无需在该阶段使接合焊盘区14开口。可以省略钝化层12，但是优选存在。多个安全涂层形成保护性安全覆盖物。
关于图2，在说明了的例子中的安全涂层16包括TiO2层18、基于填充有TiO2和/或TiN颗粒的单磷酸铝(MAP)的涂层20、以及随后分别由Al和W层形成的多个交替层结构22。
如图2中所说明的涂覆衬底钝化层结构后，衬底24，其可以是硅晶片衬底或例如AF45的玻璃衬底的形式，通过一层胶26附着到保护性涂层16的上表面，且如图4中所示。
如图3和4中所述，通过衬底转印工艺的方式，处理和加工该结构，以便通过相对其下侧的动作来减薄硅衬底10。
通过例如在区域28处lt0H蚀刻的方式，处理和加工图4中说明的结构的下侧，其中使接合焊盘14凸出以便得到图5中所说明的结构。
图6说明图5翻转后的结构，且图6中说明的部分7更详细地示出于图7中，其用于说明在接合焊盘开口之上提供的氮化物层30，以及在减薄的硅衬底10下面提供的部分半导体电路32，其现在根据图7说明取向于该结构之上。
然后，进行选择性蚀刻，以便得到图8中所述的结构，其能够根据需要进行集成电路器件随后的测试和封装。
如从图6-8特别地意识到，利用根据本发明所说明的实施例的衬底转印技术，特别地证明以下优点，即以允许提供由基本上惰性材料构成安全涂层的方式能够易于处理结构。同样，穿过减薄的半导体衬底提供了到接含焊盘区的开口，提供了由于形成于其中的器件结构的密度而引起的适当程度的保护，且其用于防止进入到结构下侧而不会对器件造成致命的损伤。
Claims (9)
1.一种半导体器件，包括具有第一和相对的第二侧的半导体衬底，在第一侧有多个晶体管和互连，其由保护性安全覆盖物所覆盖，保护性安全覆盖物包括非透明且化学惰性的安全涂层，所述化学惰性安全涂层包括至少一种无机材料，其特征在于，所述安全涂层保持未被构图，该器件还提供有接合焊盘区，且可从第二侧进入接合焊盘区，在所述衬底的第二侧上存在安全层，所述安全层留下露出的接合焊盘区或用于进入其中的任何金属化。
2.如权利要求1的半导体器件，其特征在于，
-接合焊盘区存在于衬底的第一侧上，且
-衬底是硅衬底，其根据需要进行构图以便进入到接合焊盘区。
3.如权利要求1的半导体器件，其特征在于，用反探测装置保护接合焊盘区不受到探测。
4.如权利要求1的半导体器件，其特征在于，安全涂层包括TiO2层。
5.如权利要求1要求的半导体器件，其特征在于，安全涂层由多个交替层形成，每个交替层对于不同的蚀刻剂敏感。
6.一种包括根据权利要求1的半导体器件的载体。
7.一种制造根据权利要求1所述的、提供有第一和第二侧的衬底的半导体器件的方法，包括如下步骤：
-在衬底的第一侧提供晶体管和互连的结构，该结构包括在与衬底的界面处定义的接合焊盘区；
-施加保护性安全覆盖物，包括至少非透明且化学惰性的安全涂层；
-从第二侧构图衬底，以便露出接合焊盘区。
8.根据权利要求7的方法，其中衬底为半导体衬底，将其减薄和蚀刻以露出接合焊盘区。
9.根据权利要求7或8的方法，其中第二衬底被提供在保护性安全覆盖物上并通过胶与保护性安全覆盖物附着。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP02076112.8 | 2002-03-21 | ||
| EP02076112 | 2002-03-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1643681A CN1643681A (zh) | 2005-07-20 |
| CN100431140C true CN100431140C (zh) | 2008-11-05 |
Family
ID=28051802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB038065630A Expired - Fee Related CN100431140C (zh) | 2002-03-21 | 2003-03-20 | 具有保护性安全涂层的半导体器件及其制造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7173323B2 (zh) |
| EP (1) | EP1490902B1 (zh) |
| JP (1) | JP2005521262A (zh) |
| CN (1) | CN100431140C (zh) |
| AT (1) | ATE477590T1 (zh) |
| AU (1) | AU2003209602A1 (zh) |
| DE (1) | DE60333739D1 (zh) |
| WO (1) | WO2003081668A1 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1451871A2 (en) * | 2001-11-28 | 2004-09-01 | Koninklijke Philips Electronics N.V. | Semiconductor device, and means for checking the authenticity |
| JP2007528121A (ja) * | 2003-07-11 | 2007-10-04 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 機密性を要する半導体製品、特にスマートカード・チップ |
| US20080128022A1 (en) * | 2006-11-15 | 2008-06-05 | First Solar, Inc. | Photovoltaic device including a tin oxide protective layer |
| WO2011046769A1 (en) | 2009-10-14 | 2011-04-21 | Lockheed Martin Corporation | Protective circuit board cover |
| US8947889B2 (en) | 2010-10-14 | 2015-02-03 | Lockheed Martin Corporation | Conformal electromagnetic (EM) detector |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5689138A (en) * | 1994-10-31 | 1997-11-18 | U.S. Philips Corporation | Integrated microwave semiconductor device with active and passive components |
| JPH10270583A (ja) * | 1997-03-25 | 1998-10-09 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
| CN1198009A (zh) * | 1997-03-31 | 1998-11-04 | 日本电气株式会社 | 具有端面对分通孔和内区通孔的半导体器件组件 |
| CN1201255A (zh) * | 1997-05-30 | 1998-12-09 | 摩托罗拉公司 | 具有封装材料的电子元件组件及其形成方法 |
| US6137173A (en) * | 1998-06-30 | 2000-10-24 | Intel Corporation | Preventing backside analysis of an integrated circuit |
| WO2000063836A1 (fr) * | 1999-04-19 | 2000-10-26 | Schlumberger Systemes | Dispositif a circuit integre securise contre des attaques procedant par destruction controlee d'une couche complementaire |
| US6144106A (en) * | 1996-10-04 | 2000-11-07 | Dow Corning Corporation | Electronic coatings |
| US6198155B1 (en) * | 1998-06-10 | 2001-03-06 | U.S. Philips Corporation | Semiconductor device comprising an integrated circuit provided with a ceramic security coating and method of manufacturing such a device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60170239A (ja) * | 1984-02-15 | 1985-09-03 | Nec Corp | 半導体装置 |
-
2003
- 2003-03-20 EP EP03744942A patent/EP1490902B1/en not_active Expired - Lifetime
- 2003-03-20 JP JP2003579277A patent/JP2005521262A/ja active Pending
- 2003-03-20 AU AU2003209602A patent/AU2003209602A1/en not_active Abandoned
- 2003-03-20 WO PCT/IB2003/001025 patent/WO2003081668A1/en active Application Filing
- 2003-03-20 AT AT03744942T patent/ATE477590T1/de not_active IP Right Cessation
- 2003-03-20 DE DE60333739T patent/DE60333739D1/de not_active Expired - Lifetime
- 2003-03-20 US US10/508,745 patent/US7173323B2/en not_active Expired - Lifetime
- 2003-03-20 CN CNB038065630A patent/CN100431140C/zh not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5689138A (en) * | 1994-10-31 | 1997-11-18 | U.S. Philips Corporation | Integrated microwave semiconductor device with active and passive components |
| US6144106A (en) * | 1996-10-04 | 2000-11-07 | Dow Corning Corporation | Electronic coatings |
| JPH10270583A (ja) * | 1997-03-25 | 1998-10-09 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
| CN1198009A (zh) * | 1997-03-31 | 1998-11-04 | 日本电气株式会社 | 具有端面对分通孔和内区通孔的半导体器件组件 |
| CN1201255A (zh) * | 1997-05-30 | 1998-12-09 | 摩托罗拉公司 | 具有封装材料的电子元件组件及其形成方法 |
| US6198155B1 (en) * | 1998-06-10 | 2001-03-06 | U.S. Philips Corporation | Semiconductor device comprising an integrated circuit provided with a ceramic security coating and method of manufacturing such a device |
| US6137173A (en) * | 1998-06-30 | 2000-10-24 | Intel Corporation | Preventing backside analysis of an integrated circuit |
| WO2000063836A1 (fr) * | 1999-04-19 | 2000-10-26 | Schlumberger Systemes | Dispositif a circuit integre securise contre des attaques procedant par destruction controlee d'une couche complementaire |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050140003A1 (en) | 2005-06-30 |
| ATE477590T1 (de) | 2010-08-15 |
| DE60333739D1 (de) | 2010-09-23 |
| US7173323B2 (en) | 2007-02-06 |
| WO2003081668A1 (en) | 2003-10-02 |
| EP1490902B1 (en) | 2010-08-11 |
| EP1490902A1 (en) | 2004-12-29 |
| CN1643681A (zh) | 2005-07-20 |
| AU2003209602A1 (en) | 2003-10-08 |
| JP2005521262A (ja) | 2005-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7459792B2 (en) | Via layout with via groups placed in interlocked arrangement | |
| EP1155452B1 (en) | Semiconductor device comprising a security coating and smartcard provided with such a device | |
| KR100594669B1 (ko) | 반도체 장치의 제조 방법, 반도체 장치, 회로 기판 및전자기기 | |
| WO2020210676A1 (en) | Protective elements for bonded structures | |
| US8581414B2 (en) | Method of manufacturing three-dimensional integrated circuit and three-dimensional integrated circuit apparatus | |
| CN100438004C (zh) | 半导体装置及其制造方法 | |
| US20110089506A1 (en) | Intrusion protection using stress changes | |
| US5899729A (en) | Method and apparatus for the manufacture of a semiconductor integrated circuit device having discontinuous insulating regions | |
| US20090309180A1 (en) | Surface profile sensor and method for manufacturing the same | |
| CN102082145B (zh) | 晶片及其形成方法 | |
| JP5045028B2 (ja) | 表面形状センサとその製造方法 | |
| US7233076B2 (en) | Semiconductor device with read out prevention and method of producing same | |
| CN100431140C (zh) | 具有保护性安全涂层的半导体器件及其制造方法 | |
| EP1029347B1 (en) | Semiconductor device comprising an integrated circuit provided with a ceramic security coating and method of manufacturing such a device | |
| US6284627B1 (en) | Method for wiring semi-conductor components in order to prevent product piracy and manipulation, semi-conductors component made according to this method and use of said semi-conductor component in a chip card | |
| US6137173A (en) | Preventing backside analysis of an integrated circuit | |
| JP4690561B2 (ja) | 半導体チップ | |
| CN1155087C (zh) | 安全的集成电路装置和这种装置的制造方法 | |
| US11901318B2 (en) | Integrated circuit structure and fabrication method thereof | |
| US6524933B2 (en) | Methods of manufacturing semiconductor devices that protect interconnect wirings during processing of back substrate surface | |
| JP2003037030A (ja) | 半導体装置 | |
| KR20010038359A (ko) | 반도체 장치의 보호막 제조 방법 및 그 구조 | |
| KR100475734B1 (ko) | 와이어본딩충격에대한완충특성을갖는반도체장치의패드및그제조방법 | |
| JPH07142481A (ja) | 半導体装置 | |
| Brown et al. | Failure mechanisms detected in memory chips during routine construction analysis |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: NXP CO., LTD. Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V. Effective date: 20071109 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20071109 Address after: Holland Ian Deho Finn Applicant after: Koninkl Philips Electronics NV Address before: Holland Ian Deho Finn Applicant before: Koninklijke Philips Electronics N.V. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081105 Termination date: 20130320 |