JP4690561B2 - 半導体チップ - Google Patents
半導体チップ Download PDFInfo
- Publication number
- JP4690561B2 JP4690561B2 JP2001015928A JP2001015928A JP4690561B2 JP 4690561 B2 JP4690561 B2 JP 4690561B2 JP 2001015928 A JP2001015928 A JP 2001015928A JP 2001015928 A JP2001015928 A JP 2001015928A JP 4690561 B2 JP4690561 B2 JP 4690561B2
- Authority
- JP
- Japan
- Prior art keywords
- coil
- semiconductor chip
- pad
- initialization
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 46
- 238000004891 communication Methods 0.000 claims description 14
- 230000001681 protective effect Effects 0.000 claims description 3
- 239000011241 protective layer Substances 0.000 description 16
- 238000000034 method Methods 0.000 description 6
- 238000009434 installation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000006378 damage Effects 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 238000007689 inspection Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Landscapes
- Credit Cards Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、「コイルオンチップ」と呼称されるコイル一体型の半導体チップに係り、特に、当該半導体チップの製造過程で使用されるイニシャライズ用パッドの配置に関する。
【０００２】
【従来の技術】
近年、例えば非接触通信式ＩＣカード等の情報担体に適用される半導体チップとして、半導体チップの絶縁保護層上に非接触通信用のコイルを形成し、当該コイルと半導体チップに形成された回路とを電気的に接続してなるコイルオンチップが提案されている。この半導体チップは、前記絶縁保護層上に形成されたコイルと外部装置に備えられたコイルとを電磁結合させることによって、外部装置から半導体チップへの電力の供給と、外部装置と半導体チップとの間の信号の送受信を行うことができる。
【０００３】
ところで、この種の半導体チップを非接触通信式ＩＣカードなどの情報担体に適用する場合には、情報担体の信頼性を高めるため、半導体チップの製造過程の各段階においては、半導体チップ内に形成されたメモリに対するアクセスを自由にして半導体チップの特性を検査する必要があり、また、検査後においては、情報担体のセキュリティを確保するため、コイルから半導体チップ内に形成されたメモリへのアクセスを制限する処理を行う必要がある。本明細書においては、これらの検査や処理を総称して「イニシャライズ」といい、これに使用するためのパッドをイニシャライズ用パッドという。
【０００４】
従来、イニシャライズ用パッドを有するコイルオンチップとしては、図４及び図５に示すように、イニシャライズ用パッド１４がコイル１３と共に半導体チップ１１の絶縁保護層１２上に形成されたものが提案されている。
【０００５】
【発明が解決しようとする課題】
しかるに、イニシャライズ用パッド１４が絶縁保護層１２上に露出していると、当該パッド１４を利用することによって、半導体チップ１１の回路部に形成されたメモリに容易にアクセスすることができ、当該メモリに記憶されたデータの盗用、破壊及び改竄が可能になるので、十分なセキュリティ特性を確保することができない。なお、コイル１３及びイニシャライズ用パッド１４の表面を第２絶縁保護層で覆えば、イニシャライズ用パッド１４を非露出の状態にすることができるが、第２絶縁保護層を剥離すれば、イニシャライズ用パッド１４を容易に露出させることができ、かつ、コイル１３を用いた通信も可能であることから、実用上十分なセキュリティ対策とはいえない。また、イニシャライズ用パッド１４をコイル１３と共に半導体チップ１１の絶縁保護層１２上に形成すると、コイル１３の設置面積が減少するために、外部装置との通信距離が小さくなったり、半導体チップ１１における回路の配列が困難になるという不都合を生じる。なお、チップサイズを大型化すれば、かかる不都合を回避することができるが、チップ単価が高価になったり、半導体チップ１１が搭載される装置が大型化するという別の不都合を生じる。
【０００６】
本発明は、かかる技術的課題を解決するためになされたものであって、その目的は、小型かつ高性能にしてセキュリティ特性に優れたコイルオンチップを提供することにある。
【０００７】
【課題を解決するための手段】
本発明は、前記の目的を達成するため、回路面にイニシャライズ用パッド及びコイル用パッドを形成し、前記イニシャライズ用パッド上に絶縁保護膜を介して前記コイル用パッドと接続された非接触通信用のコイルを形成したことを特徴とする。
【０００８】
かように、非接触通信用コイルの下層にイニシャライズ用パッドを配置すると、イニシャライズ用パッドを非露出の状態に形成することができるので、イニシャライズ用パッドを利用したメモリに記憶されたデータの盗用、破壊及び改竄が困難になり、コイルオンチップのセキュリティ特性を高めることができる。また、非接触通信用コイルを剥離すれば、イニシャライズ用パッドを露出させることができ、メモリに記憶されたデータの盗用、破壊及び改竄が可能になるが、コイルが剥離されているので、以後はコイルオンチップとして利用することができず、盗用または改竄されたデータの悪用を防止することができる。さらに、非接触通信用コイルの下層にイニシャライズ用パッドを配置すると、イニシャライズ用パッドを設定するための特別のスペースを半導体チップ上に設ける必要がないので、コイルの設置面積が減少されず、外部装置との通信距離を確保できると共に、半導体チップにおける回路の設計を容易化することができる。加えて、チップサイズを大型化する必要がないことから、チップ単価の上昇や半導体チップが搭載される装置の大型化を防止することができる。
【０００９】
【発明の実施の形態】
以下、本発明に係る半導体チップの一実施形態例を、図１乃至図３に基づいて説明する。図１は実施形態例に係る半導体チップの上面図、図２は図１のＡ−Ａ断面図、図３は実施形態例に係る半導体チップの製造方法を示すフローチャートであって、図中の符号１は半導体チップ、符号２は半導体チップ１の回路面に形成されたイニシャライズ用パッド、符号３は半導体チップ１の回路面に形成されたコイル用パッド、符号４はイニシャライズ用パッド２及びコイル用パッド３の形成部を除く半導体チップ１の回路面に形成された絶縁保護層、符号５は絶縁保護層３上に形成されたコイルを示している。
【００１０】
図１及び図２から明らかなように、本例の半導体チップ１は、半導体チップ１の回路面にイニシャライズ用パッド２及びコイル用パッド３を形成し、前記イニシャライズ用パッド２上に絶縁保護層４を介してコイル用パッド３と接続されたコイル５を形成したことを特徴とする。前記イニシャライズ用パッド２及びコイル用パッド３は、アルミニウム等の金属膜をパターニングすることによって形成され、前記絶縁保護層４は、絶縁性の樹脂をコーティングすることによって形成することができる。
【００１１】
本例の半導体チップ１は、図３に示すように、まず手順Ｓ−１で通常のプロセス技術にしたがって回路面にイニシャライズ用パッド２とコイル用パッド３とを有する半導体チップを作製し、次いで手順Ｓ−２でイニシャライズ用パッド２を利用して所要のイニシャライズを行い、次いで手順Ｓ−３で所要の特性を有する良品について、前記イニシャライズ用パッド３上に絶縁保護層４を形成し、最後に手順Ｓ−４で前記絶縁保護層４上にコイル５の形成を行うことによって作製される。なお、前記イニシャライズ用パッド２、絶縁保護層４及びコイル５の形成は、スクライブ以前のシリコンウエハの状態で行うことができる。
【００１２】
本例の半導体チップ１は、チップ完成以前にイニシャライズ用パッド２を用いて所要のイニシャライズを実行することができるので、信頼性及びセキュリティ特性に優れた半導体チップを得ることができる。また、本例の半導体チップ１は、コイル５の下層にイニシャライズ用パッド２を配置したので、イニシャライズ用パッド２を非露出の状態に形成することができ、イニシャライズ用パッド２を利用したデータの盗用、破壊及び改竄が困難になり、コイルオンチップのセキュリティ特性を高めることができる。また、コイル５を剥離すれば、イニシャライズ用パッド２を露出させることができ、メモリに記憶されたデータの盗用、破壊及び改竄が可能になるが、コイル５が剥離されているので、以後はコイルオンチップとして利用することができず、盗用または改竄されたデータの悪用を防止することができる。さらに、本例の半導体チップ１は、絶縁保護層４を介してコイル５の下層にイニシャライズ用パッド２を形成したので、イニシャライズ用パッド２を設定するための特別のスペースをコイル５の形成面に設ける必要がなく、コイル５の設置面積が減少されないことから、外部装置との通信距離を確保できると共に、半導体チップ１における回路の設計を容易化することができる。加えて、チップサイズを大型化する必要がないので、チップ単価の上昇や半導体チップが搭載される装置の大型化を防止することができる。
【００１３】
なお、前記コイル５の外面には、第２絶縁保護膜を設けることもできる。
【００１４】
【発明の効果】
以上説明したように、本発明によると、非接触通信用コイルの下層にイニシャライズ用パッドを配置したので、イニシャライズ用パッドを非露出の状態に形成することができ、イニシャライズ用パッドを利用したデータの盗用、破壊及び改竄が困難になり、コイルオンチップのセキュリティ特性を高めることができる。また、非接触通信用コイルを剥離すれば、イニシャライズ用パッドを露出させることができ、メモリに記憶されたデータの盗用、破壊及び改竄が可能になるが、コイルが剥離されているので、以後はコイルオンチップとして利用することができず、盗用または改竄されたデータの悪用を防止することができる。さらに、コイルの下層にイニシャライズ用パッドを配置したので、イニシャライズ用パッドを設定するための特別のスペースをコイルの形成面に設ける必要がなく、コイルの設置面積の減少を防止できて外部装置との通信距離を確保できると共に、半導体チップにおける回路の設計を容易化することができる。加えて、チップサイズを大型化する必要がないので、チップ単価の上昇や半導体チップが搭載される装置の大型化を防止することができる。
【図面の簡単な説明】
【図１】実施形態例に係る半導体チップの上面図である。
【図２】図１のＡ−Ａ断面図である。
【図３】実施形態例に係る半導体チップの製造方法を示すフローチャートであ
【図４】従来例に係る半導体チップの上面図である。
【図５】図４のＢ−Ｂ断面図である。
【符号の説明】
１ 半導体チップ
２ イニシャライズ用パッド
３ コイル用パッド
４ 絶縁保護層
５ コイル
【発明の属する技術分野】
本発明は、「コイルオンチップ」と呼称されるコイル一体型の半導体チップに係り、特に、当該半導体チップの製造過程で使用されるイニシャライズ用パッドの配置に関する。
【０００２】
【従来の技術】
近年、例えば非接触通信式ＩＣカード等の情報担体に適用される半導体チップとして、半導体チップの絶縁保護層上に非接触通信用のコイルを形成し、当該コイルと半導体チップに形成された回路とを電気的に接続してなるコイルオンチップが提案されている。この半導体チップは、前記絶縁保護層上に形成されたコイルと外部装置に備えられたコイルとを電磁結合させることによって、外部装置から半導体チップへの電力の供給と、外部装置と半導体チップとの間の信号の送受信を行うことができる。
【０００３】
ところで、この種の半導体チップを非接触通信式ＩＣカードなどの情報担体に適用する場合には、情報担体の信頼性を高めるため、半導体チップの製造過程の各段階においては、半導体チップ内に形成されたメモリに対するアクセスを自由にして半導体チップの特性を検査する必要があり、また、検査後においては、情報担体のセキュリティを確保するため、コイルから半導体チップ内に形成されたメモリへのアクセスを制限する処理を行う必要がある。本明細書においては、これらの検査や処理を総称して「イニシャライズ」といい、これに使用するためのパッドをイニシャライズ用パッドという。
【０００４】
従来、イニシャライズ用パッドを有するコイルオンチップとしては、図４及び図５に示すように、イニシャライズ用パッド１４がコイル１３と共に半導体チップ１１の絶縁保護層１２上に形成されたものが提案されている。
【０００５】
【発明が解決しようとする課題】
しかるに、イニシャライズ用パッド１４が絶縁保護層１２上に露出していると、当該パッド１４を利用することによって、半導体チップ１１の回路部に形成されたメモリに容易にアクセスすることができ、当該メモリに記憶されたデータの盗用、破壊及び改竄が可能になるので、十分なセキュリティ特性を確保することができない。なお、コイル１３及びイニシャライズ用パッド１４の表面を第２絶縁保護層で覆えば、イニシャライズ用パッド１４を非露出の状態にすることができるが、第２絶縁保護層を剥離すれば、イニシャライズ用パッド１４を容易に露出させることができ、かつ、コイル１３を用いた通信も可能であることから、実用上十分なセキュリティ対策とはいえない。また、イニシャライズ用パッド１４をコイル１３と共に半導体チップ１１の絶縁保護層１２上に形成すると、コイル１３の設置面積が減少するために、外部装置との通信距離が小さくなったり、半導体チップ１１における回路の配列が困難になるという不都合を生じる。なお、チップサイズを大型化すれば、かかる不都合を回避することができるが、チップ単価が高価になったり、半導体チップ１１が搭載される装置が大型化するという別の不都合を生じる。
【０００６】
本発明は、かかる技術的課題を解決するためになされたものであって、その目的は、小型かつ高性能にしてセキュリティ特性に優れたコイルオンチップを提供することにある。
【０００７】
【課題を解決するための手段】
本発明は、前記の目的を達成するため、回路面にイニシャライズ用パッド及びコイル用パッドを形成し、前記イニシャライズ用パッド上に絶縁保護膜を介して前記コイル用パッドと接続された非接触通信用のコイルを形成したことを特徴とする。
【０００８】
かように、非接触通信用コイルの下層にイニシャライズ用パッドを配置すると、イニシャライズ用パッドを非露出の状態に形成することができるので、イニシャライズ用パッドを利用したメモリに記憶されたデータの盗用、破壊及び改竄が困難になり、コイルオンチップのセキュリティ特性を高めることができる。また、非接触通信用コイルを剥離すれば、イニシャライズ用パッドを露出させることができ、メモリに記憶されたデータの盗用、破壊及び改竄が可能になるが、コイルが剥離されているので、以後はコイルオンチップとして利用することができず、盗用または改竄されたデータの悪用を防止することができる。さらに、非接触通信用コイルの下層にイニシャライズ用パッドを配置すると、イニシャライズ用パッドを設定するための特別のスペースを半導体チップ上に設ける必要がないので、コイルの設置面積が減少されず、外部装置との通信距離を確保できると共に、半導体チップにおける回路の設計を容易化することができる。加えて、チップサイズを大型化する必要がないことから、チップ単価の上昇や半導体チップが搭載される装置の大型化を防止することができる。
【０００９】
【発明の実施の形態】
以下、本発明に係る半導体チップの一実施形態例を、図１乃至図３に基づいて説明する。図１は実施形態例に係る半導体チップの上面図、図２は図１のＡ−Ａ断面図、図３は実施形態例に係る半導体チップの製造方法を示すフローチャートであって、図中の符号１は半導体チップ、符号２は半導体チップ１の回路面に形成されたイニシャライズ用パッド、符号３は半導体チップ１の回路面に形成されたコイル用パッド、符号４はイニシャライズ用パッド２及びコイル用パッド３の形成部を除く半導体チップ１の回路面に形成された絶縁保護層、符号５は絶縁保護層３上に形成されたコイルを示している。
【００１０】
図１及び図２から明らかなように、本例の半導体チップ１は、半導体チップ１の回路面にイニシャライズ用パッド２及びコイル用パッド３を形成し、前記イニシャライズ用パッド２上に絶縁保護層４を介してコイル用パッド３と接続されたコイル５を形成したことを特徴とする。前記イニシャライズ用パッド２及びコイル用パッド３は、アルミニウム等の金属膜をパターニングすることによって形成され、前記絶縁保護層４は、絶縁性の樹脂をコーティングすることによって形成することができる。
【００１１】
本例の半導体チップ１は、図３に示すように、まず手順Ｓ−１で通常のプロセス技術にしたがって回路面にイニシャライズ用パッド２とコイル用パッド３とを有する半導体チップを作製し、次いで手順Ｓ−２でイニシャライズ用パッド２を利用して所要のイニシャライズを行い、次いで手順Ｓ−３で所要の特性を有する良品について、前記イニシャライズ用パッド３上に絶縁保護層４を形成し、最後に手順Ｓ−４で前記絶縁保護層４上にコイル５の形成を行うことによって作製される。なお、前記イニシャライズ用パッド２、絶縁保護層４及びコイル５の形成は、スクライブ以前のシリコンウエハの状態で行うことができる。
【００１２】
本例の半導体チップ１は、チップ完成以前にイニシャライズ用パッド２を用いて所要のイニシャライズを実行することができるので、信頼性及びセキュリティ特性に優れた半導体チップを得ることができる。また、本例の半導体チップ１は、コイル５の下層にイニシャライズ用パッド２を配置したので、イニシャライズ用パッド２を非露出の状態に形成することができ、イニシャライズ用パッド２を利用したデータの盗用、破壊及び改竄が困難になり、コイルオンチップのセキュリティ特性を高めることができる。また、コイル５を剥離すれば、イニシャライズ用パッド２を露出させることができ、メモリに記憶されたデータの盗用、破壊及び改竄が可能になるが、コイル５が剥離されているので、以後はコイルオンチップとして利用することができず、盗用または改竄されたデータの悪用を防止することができる。さらに、本例の半導体チップ１は、絶縁保護層４を介してコイル５の下層にイニシャライズ用パッド２を形成したので、イニシャライズ用パッド２を設定するための特別のスペースをコイル５の形成面に設ける必要がなく、コイル５の設置面積が減少されないことから、外部装置との通信距離を確保できると共に、半導体チップ１における回路の設計を容易化することができる。加えて、チップサイズを大型化する必要がないので、チップ単価の上昇や半導体チップが搭載される装置の大型化を防止することができる。
【００１３】
なお、前記コイル５の外面には、第２絶縁保護膜を設けることもできる。
【００１４】
【発明の効果】
以上説明したように、本発明によると、非接触通信用コイルの下層にイニシャライズ用パッドを配置したので、イニシャライズ用パッドを非露出の状態に形成することができ、イニシャライズ用パッドを利用したデータの盗用、破壊及び改竄が困難になり、コイルオンチップのセキュリティ特性を高めることができる。また、非接触通信用コイルを剥離すれば、イニシャライズ用パッドを露出させることができ、メモリに記憶されたデータの盗用、破壊及び改竄が可能になるが、コイルが剥離されているので、以後はコイルオンチップとして利用することができず、盗用または改竄されたデータの悪用を防止することができる。さらに、コイルの下層にイニシャライズ用パッドを配置したので、イニシャライズ用パッドを設定するための特別のスペースをコイルの形成面に設ける必要がなく、コイルの設置面積の減少を防止できて外部装置との通信距離を確保できると共に、半導体チップにおける回路の設計を容易化することができる。加えて、チップサイズを大型化する必要がないので、チップ単価の上昇や半導体チップが搭載される装置の大型化を防止することができる。
【図面の簡単な説明】
【図１】実施形態例に係る半導体チップの上面図である。
【図２】図１のＡ−Ａ断面図である。
【図３】実施形態例に係る半導体チップの製造方法を示すフローチャートであ
【図４】従来例に係る半導体チップの上面図である。
【図５】図４のＢ−Ｂ断面図である。
【符号の説明】
１ 半導体チップ
２ イニシャライズ用パッド
３ コイル用パッド
４ 絶縁保護層
５ コイル
Claims (1)
- 回路面にイニシャライズ用パッド及びコイル用パッドを形成し、前記イニシャライズ用パッド上に絶縁保護膜を介して前記コイル用パッドと接続された非接触通信用のコイルを形成したことを特徴とする半導体チップ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001015928A JP4690561B2 (ja) | 2001-01-24 | 2001-01-24 | 半導体チップ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001015928A JP4690561B2 (ja) | 2001-01-24 | 2001-01-24 | 半導体チップ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002216093A JP2002216093A (ja) | 2002-08-02 |
| JP4690561B2 true JP4690561B2 (ja) | 2011-06-01 |
Family
ID=18882389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001015928A Expired - Fee Related JP4690561B2 (ja) | 2001-01-24 | 2001-01-24 | 半導体チップ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4690561B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4758621B2 (ja) | 2003-08-28 | 2011-08-31 | パナソニック株式会社 | 基本セル、端部セル、配線形状、配線方法、シールド線の配線構造 |
| DE602005022746D1 (de) | 2004-09-09 | 2010-09-16 | Semiconductor Energy Lab | Drahtloser chip |
| EP1952312B1 (en) * | 2005-10-14 | 2012-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and communication system using the semiconductor device |
| JP5398463B2 (ja) | 2009-10-15 | 2014-01-29 | ルネサスエレクトロニクス株式会社 | インタフェースｉｃ及びこれを備えるメモリカード |
| JP6251770B2 (ja) * | 2016-04-15 | 2017-12-20 | 株式会社エスケーエレクトロニクス | Ｒｆｉｄタグ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998029261A1 (fr) * | 1996-12-26 | 1998-07-09 | Hitachi, Ltd. | Dispositif a semiconducteur et son procede de production |
| JP2000323643A (ja) * | 1999-02-24 | 2000-11-24 | Hitachi Maxell Ltd | Ｉｃ素子及びその製造方法並びにｉｃ素子を搭載した情報担体及びその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10193849A (ja) * | 1996-12-27 | 1998-07-28 | Rohm Co Ltd | 回路チップ搭載カードおよび回路チップモジュール |
| JP3383551B2 (ja) * | 1997-07-03 | 2003-03-04 | 株式会社東芝 | 半導体装置及びその製造方法 |
-
2001
- 2001-01-24 JP JP2001015928A patent/JP4690561B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998029261A1 (fr) * | 1996-12-26 | 1998-07-09 | Hitachi, Ltd. | Dispositif a semiconducteur et son procede de production |
| JP2000323643A (ja) * | 1999-02-24 | 2000-11-24 | Hitachi Maxell Ltd | Ｉｃ素子及びその製造方法並びにｉｃ素子を搭載した情報担体及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002216093A (ja) | 2002-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2230065C (en) | Anti-tamper bond wire shield for an integrated circuit | |
| US6429532B1 (en) | Pad design | |
| JP2672924B2 (ja) | 非接触ｉｃカードとその製造方法及びテスト方法 | |
| US20080169555A1 (en) | Anchor structure for an integrated circuit | |
| US7233076B2 (en) | Semiconductor device with read out prevention and method of producing same | |
| JP4690561B2 (ja) | 半導体チップ | |
| US6008061A (en) | Method of manufacturing semiconductor device having a test pad | |
| JP2520857B2 (ja) | 集積半導体回路 | |
| US8552566B1 (en) | Integrated circuit package having surface-mount blocking elements | |
| CN111952203B (zh) | 一种指纹识别封装及其形成方法 | |
| CN100442492C (zh) | 集成电路结构及其制造方法 | |
| JP4386570B2 (ja) | 安全集積回路デバイスとその製造方法 | |
| US7173323B2 (en) | Semiconductor device with a protective security coating comprising multiple alternating metal layers | |
| JP4583850B2 (ja) | 半導体装置及びその製造方法 | |
| JP3336859B2 (ja) | 半導体装置およびその製造方法 | |
| WO2002009153A2 (en) | Method of fabricating integrated circuits, providing improved so-called 'saw bow' conductive tracks | |
| EP0890956A3 (en) | Semiconductor device having a security circuit for preventing illegal access | |
| JP3351711B2 (ja) | 半導体装置用基板及びその製造方法、及び半導体装置、カード型モジュール、情報記憶装置 | |
| US6632996B2 (en) | Micro-ball grid array package tape including tap for testing | |
| JP2002231892A (ja) | 半導体チップの製造方法 | |
| JPH1126615A (ja) | 半導体装置及びその製造方法 | |
| JP2002236897A (ja) | 接触・非接触兼用型ｉｃモジュールとその製造方法 | |
| TW544835B (en) | Bonding pad design | |
| JP2002190676A (ja) | 電子部品のパッケージ構造 | |
| JP2002134556A (ja) | 半導体実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110208 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110218 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |