JP2002134556A - 半導体実装構造 - Google Patents
半導体実装構造Info
- Publication number
- JP2002134556A JP2002134556A JP2000321320A JP2000321320A JP2002134556A JP 2002134556 A JP2002134556 A JP 2002134556A JP 2000321320 A JP2000321320 A JP 2000321320A JP 2000321320 A JP2000321320 A JP 2000321320A JP 2002134556 A JP2002134556 A JP 2002134556A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- chip
- semiconductor
- information
- mounting structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 ＩＣチップの再利用と内容の解読を防止する
半導体実装構造の提供。 【解決手段】 ＩＣチップ１上の回路が書き込まれた領
域３にバンプ４を形成し、実装基板５と機械的に接続す
ることにより、実装後のＩＣチップ取り外し時にＩＣチ
ップが外力により破損し、内部の回路や情報を判読不可
能とする。
半導体実装構造の提供。 【解決手段】 ＩＣチップ１上の回路が書き込まれた領
域３にバンプ４を形成し、実装基板５と機械的に接続す
ることにより、実装後のＩＣチップ取り外し時にＩＣチ
ップが外力により破損し、内部の回路や情報を判読不可
能とする。
Description
【０００１】
【発明の属する技術分野】本発明は半導体チップ上に書
き込まれた情報の、再使用および、複製を防止する半導
体素子の実装構造に関する。
き込まれた情報の、再使用および、複製を防止する半導
体素子の実装構造に関する。
【０００２】
【従来の技術】半導体チップは、実装基板上から取り外
すことによって再使用され、または半導体チップ上の回
路パターンを読み取ることにより複製し、または改ざん
することが可能であった。
すことによって再使用され、または半導体チップ上の回
路パターンを読み取ることにより複製し、または改ざん
することが可能であった。
【０００３】半導体チップと実装用基板とを接続する半
導体チップ接続装置において、従来は、半導体チップ
と、実装用基板の電気的接続および、機械的接続のうち
のいずれか、あるいは両方を目的とするものであった。
導体チップ接続装置において、従来は、半導体チップ
と、実装用基板の電気的接続および、機械的接続のうち
のいずれか、あるいは両方を目的とするものであった。
【０００４】前記半導体チップ接続装置において、従来
は半導体チップの電気的接続を目的とするパッド上に形
成されるものであり、半導体チップを取り外そうとする
外力によっては、回路として半導体チップ上に描き込ま
れた情報を、破壊することなく半導体チップを取り外す
ことが可能であった。
は半導体チップの電気的接続を目的とするパッド上に形
成されるものであり、半導体チップを取り外そうとする
外力によっては、回路として半導体チップ上に描き込ま
れた情報を、破壊することなく半導体チップを取り外す
ことが可能であった。
【０００５】
【発明が解決しようとする問題点】半導体カード、また
は半導体カードや磁気カード等の読み取り装置、および
書き込み装置、個人識別装置など、装置内に備えられた
情報によって、その機能が実現される装置は、その情報
の複製、改ざん等により、装置の機能の一部、または全
部が損なわれる可能性がある。
は半導体カードや磁気カード等の読み取り装置、および
書き込み装置、個人識別装置など、装置内に備えられた
情報によって、その機能が実現される装置は、その情報
の複製、改ざん等により、装置の機能の一部、または全
部が損なわれる可能性がある。
【０００６】これらの装置の情報の多くはこれらの装置
に内蔵される、半導体チップに回路パターンとして書き
込まれるが、従来の方法では、これら半導体チップを半
導体チップ上の情報を破壊することなく、半導体チップ
を実装用基板から取り外すことが可能であり、半導体チ
ップの再使用、または半導体チップ上の情報の複製、お
よび改ざん等が比較的容易に可能であり、不正利用によ
る損害が発生する可能性が存在する。これらを防止する
ためには、半導体チップまたは実装用基板などに、あら
かじめ特別な装置を具備する必要があり、そのことによ
り、装置の体積、重量が増加し、コストが上昇する。
に内蔵される、半導体チップに回路パターンとして書き
込まれるが、従来の方法では、これら半導体チップを半
導体チップ上の情報を破壊することなく、半導体チップ
を実装用基板から取り外すことが可能であり、半導体チ
ップの再使用、または半導体チップ上の情報の複製、お
よび改ざん等が比較的容易に可能であり、不正利用によ
る損害が発生する可能性が存在する。これらを防止する
ためには、半導体チップまたは実装用基板などに、あら
かじめ特別な装置を具備する必要があり、そのことによ
り、装置の体積、重量が増加し、コストが上昇する。
【０００７】半導体チップ上の情報の不正利用を、確実
に防止し、複雑な装置を用いず、装置の体積、重量等の
増加を伴わない方法が求められている。
に防止し、複雑な装置を用いず、装置の体積、重量等の
増加を伴わない方法が求められている。
【０００８】本発明の手法では、従来から行われている
半導体チップの実装工程と同時に実施でき、特別な装置
を具備する必要がない。
半導体チップの実装工程と同時に実施でき、特別な装置
を具備する必要がない。
【０００９】
【課題を解決するための手段】本発明は半導体チップ上
の回路の上部に、半導体チップ接続装置を設けることに
よって、半導体チップを取り外すために加えられた外力
が半導体チップ上の回路層にその外力が伝えられること
により、半導体チップ上の回路層を破壊することによっ
て、半導体チップの再使用および、半導体チップ上の情
報の複製および、改ざんを不可能にするものである。
の回路の上部に、半導体チップ接続装置を設けることに
よって、半導体チップを取り外すために加えられた外力
が半導体チップ上の回路層にその外力が伝えられること
により、半導体チップ上の回路層を破壊することによっ
て、半導体チップの再使用および、半導体チップ上の情
報の複製および、改ざんを不可能にするものである。
【００１０】すなわち、本願発明においては、半導体チ
ップのアクティブ領域にバンプを形成し、回路基板に実
装後、機械的に半導体チップを除去すると、半導体チッ
プが破壊し、チップ内部の回路パターン情報の解読やチ
ップ内部に書き込まれたデータの漏洩を防止することが
できる。
ップのアクティブ領域にバンプを形成し、回路基板に実
装後、機械的に半導体チップを除去すると、半導体チッ
プが破壊し、チップ内部の回路パターン情報の解読やチ
ップ内部に書き込まれたデータの漏洩を防止することが
できる。
【００１１】さらに、本願発明においては、半導体チッ
プのアクティブ領域と非アクティブ領域の両方にバンプ
を形成し、回路基板に実装することにより、半導体チッ
プの情報に関する機密を保持することが出来る。
プのアクティブ領域と非アクティブ領域の両方にバンプ
を形成し、回路基板に実装することにより、半導体チッ
プの情報に関する機密を保持することが出来る。
【００１２】
【発明の実施の形態】以下、この発明の第1の実施の形
態を図に基づき説明する。図1、図2は半導体チップの平
面図である。図3は半導体チップが実装用基板上に実装
された状態で、図2中のI-I断面図である。
態を図に基づき説明する。図1、図2は半導体チップの平
面図である。図3は半導体チップが実装用基板上に実装
された状態で、図2中のI-I断面図である。
【００１３】図1、図2、図3において、半導体チップ1に
おいて、その回路層3のうちの一部、もしくは全部を覆
うように、1つまたは複数のバンプ状接続部を電気的接
続のためのパッド上のバンプ状接続部と同時に、同様の
方法により作製し、実装用基板6と接続することによ
り、取り外そうとする物理的な外力が加えられた場合
に、バンプ4の存在によって半導体チップ1上の回路層3
に外力が伝えられ、半導体チップ上1の回路領域3が図4
に示すように破壊されることにより、再使用および、複
製、改ざんが不可能になる。
おいて、その回路層3のうちの一部、もしくは全部を覆
うように、1つまたは複数のバンプ状接続部を電気的接
続のためのパッド上のバンプ状接続部と同時に、同様の
方法により作製し、実装用基板6と接続することによ
り、取り外そうとする物理的な外力が加えられた場合
に、バンプ4の存在によって半導体チップ1上の回路層3
に外力が伝えられ、半導体チップ上1の回路領域3が図4
に示すように破壊されることにより、再使用および、複
製、改ざんが不可能になる。
【００１４】バンプ4は、電気的接続を目的とした従来
から利用されている、バンプ2と同じ材料により作成す
ることにより、同時に作成することが可能であり、特別
な手法を用いることなく作成することができ、専用の設
備等を必要としない。
から利用されている、バンプ2と同じ材料により作成す
ることにより、同時に作成することが可能であり、特別
な手法を用いることなく作成することができ、専用の設
備等を必要としない。
【００１５】バンプ2、およびバンプ4は、化学的薬剤等
によって溶解することが困難な貴金属等によって作成す
ることにより、化学的な処理等の化学的外力が加えられ
た場合にも、半導体チップ1を取り外すことが困難にな
り、また、その化学的外力により、半導体チップ1の回
路層3は腐食などによって破壊される。
によって溶解することが困難な貴金属等によって作成す
ることにより、化学的な処理等の化学的外力が加えられ
た場合にも、半導体チップ1を取り外すことが困難にな
り、また、その化学的外力により、半導体チップ1の回
路層3は腐食などによって破壊される。
【図１】従来例を示す平面図である。
【図２】本発明における第1の実施例を示す平面図であ
る。
る。
【図３】図2の半導体を実装基板上に実装した状態でのI
-I断面図である。
-I断面図である。
【図４】図3の半導体チップを取り外すための外力を加
えた場合の状態を示した断面図である。
えた場合の状態を示した断面図である。
１…半導体チップ ２…バンプ ３…回路領域 ４…バンプ ５…実装用基板 ６…破壊された半導体チップ ７…破壊された回路層
Claims (2)
- 【請求項１】 半導体チップと実装用基板からなり、前
記半導体チップを前記実装用基板上から取り外すための
外力によって、半導体チップ上の回路を破壊することを
特徴とした半導体実装構造。 - 【請求項２】 半導体チップのアクティブ領域にバンプ
を有し、実装用基板上に前記チップを実装する半導体実
装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000321320A JP2002134556A (ja) | 2000-10-20 | 2000-10-20 | 半導体実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000321320A JP2002134556A (ja) | 2000-10-20 | 2000-10-20 | 半導体実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002134556A true JP2002134556A (ja) | 2002-05-10 |
Family
ID=18799465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000321320A Pending JP2002134556A (ja) | 2000-10-20 | 2000-10-20 | 半導体実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002134556A (ja) |
-
2000
- 2000-10-20 JP JP2000321320A patent/JP2002134556A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5647681B2 (ja) | 多層のセキュリティ保護された構造体 | |
| US9224280B2 (en) | Security wrap | |
| JPH05158799A (ja) | 秘密保護回路構造 | |
| US20090146267A1 (en) | Secure connector grid array package | |
| US5965867A (en) | Data medium incorporating integrated circuits | |
| JP4141403B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US20100265681A1 (en) | Memory Card Reader | |
| KR100307895B1 (ko) | 보안반도체디바이스 | |
| JP2001244414A (ja) | 半導体集積回路 | |
| JP2002134556A (ja) | 半導体実装構造 | |
| JP2007035729A (ja) | 半導体集積回路装置 | |
| JP4690561B2 (ja) | 半導体チップ | |
| JP2002213911A (ja) | 実装パッケージ | |
| US10719633B2 (en) | Inhibiting a penetration attack | |
| JP4583850B2 (ja) | 半導体装置及びその製造方法 | |
| JP3497433B2 (ja) | 電子部品保護装置並びに電子部品の改変検出方法 | |
| US6078537A (en) | Semiconductor circuit, in particular for use in an integrated module | |
| JP3315768B2 (ja) | 半導体装置 | |
| JP4836995B2 (ja) | 集積回路モジュール | |
| JPH11161748A (ja) | Ｉｃカード用破壊装置 | |
| US10923441B2 (en) | Implementing transient electronic circuits for security applications | |
| JPH1126615A (ja) | 半導体装置及びその製造方法 | |
| JP3827741B2 (ja) | Ｉｃカード | |
| JP2005134947A (ja) | Ｉｃカード用半導体装置及びｉｃカードモジュール | |
| JP4181068B2 (ja) | 集積回路モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040303 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040614 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050315 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050705 |