JP2005134947A - Ｉｃカード用半導体装置及びｉｃカードモジュール - Google Patents

Abstract

【課題】 比較的簡易な構成でＩＣカードのコンタクト端子の分離検出が可能なＩＣカード用半導体装置を提供する。
【解決手段】 外部接続用の複数のコンタクト端子１０１を外面側に、複数のコンタクト端子と各別に接続する複数の導電配線を内面側に備えた絶縁性支持基板の内面側にフリップチップ接続してＩＣカードモジュールを構成するＩＣカード用半導体装置であって、コンタクト端子の１つと電気的に接続するためのセンサ入力端子１０５とセンサ出力端子１０４、及び、センサ出力端子１０４から所定の分離検出用信号ＳＯＵＴを出力し、センサ入力端子１０５からの入力信号ＳＩＮに基づいて、コンタクト端子１０１との電気的接続の遮断を検出する分離検出回路１０３を備えている。
【選択図】 図１

Description

本発明は、ＩＣカード用半導体装置及びＩＣカードモジュールに関し、更に詳細には、接触型またはコンビネーション型ＩＣカードにおいて、ＩＣカードのモジュール部分を故意に剥がし、半導体装置の解析や内蔵データの改竄を行う不正行為を防止する耐タンパ技術に関する。

近年、インターネットを利用した技術の進歩は目覚しく、流通関連、金融関連等の分野に拡がりを見せている。これらの応用分野では特にセキュリティの確保が重要視されている。一方、かかる応用分野におけるＩＣカードの積極的な利用も今後急速に拡大されるものと考えられ、同様にセキュリティの確保が重要課題となっている。例えば、ＩＣカードにおけるセキュリティ技術としては、個人情報の流出、金融情報の改竄などを防ぐために、データを暗号処理する技術が進歩し、ＤＥＳ（Data Encryption Standard：秘密鍵暗号方式）暗号、ＲＳＡ（公開鍵暗号方式：R. L. Rivest、A. Shamir、L. Adlemanの頭文字から命名）暗号等が使用されてきている。かかる暗号処理を適用するために、従来に比べてＣＰＵを高速・高機能化したり、内蔵される不揮発性メモリを大容量化したり、また、高機能の暗号処理用プロセッサを内蔵するようになっている。

しかしながら、ＩＣカードに使用されている半導体装置へ不適切な方法で、内部回路の解析、データの改竄などが行われる場合がある。例えば、ＩＣカードの仕様外の電圧（電源電圧ＶＣＣ、不揮発性メモリ電源ＶＰＰ）や、仕様外のクロック周波数（ＣＬＫ）を入力したり、或いは、半導体装置内部へのプロービング等により、半導体装置に様々な誤動作を起こさせることで、例えば内蔵されている不揮発性メモリのデータを偶発的に出力させる、または、電源上に重畳するノイズ波形を解析することで、鍵データなどの重要データを入手することが可能と言われている。これらの対策のために、様々な耐タンパの技術が考案されており、これらを半導体装置へ内蔵する必要性が生じている。

ＩＣカード用の半導体装置を保護する方法としては、半導体装置の上位層に遮蔽膜を備える方法、または、遮蔽膜と同じ層にセンサ用の配線を配置しておき、遮蔽膜を剥離した場合、センサ線も同時に剥離されることを利用して遮蔽膜の剥離を検出する方法等がある。このような耐タンパ技術が知られているが、現在のところ耐タンパ技術には完全なものはないので、同じ半導体装置にも様々な、また複数の耐タンパ技術を使用することが望ましい。

ＩＣカードのモジュールを保護する方式としては、下記の特許文献１及び特許文献２に開示されている方式がある。以下、これらの従来技術を、図８〜図１０を参照して説明する。

図８に、ＩＣカードモジュールの概略構造（断面図）を示す。半導体装置４０２、絶縁支持基板４０７、モールド樹脂４０４、コンタクト端子（モジュール端子ともいう。）４０５からなり、半導体装置４０２と、絶縁支持基板４０７はバンプ４０３を介してフェイスダウン（半導体装置表面を下方に向けて接続）でフリップチップ接続されており、さらに配線４０１、スルーホール４０６を通じてコンタクト端子４０５に接続されている。更に、モジュールはＩＣカード基材４０８に接着固定されている。また特許文献１に記載されているように、フリップチップ法以外にワイヤボンデイング法による実装方法等がある。

図９に、ＩＣカードモジュール５０１の外面側に設けられたコンタクト端子５０４の端子パターンを示す。ＩＣカードの端子は、国際標準規格ＩＳＯ７８１６(外部端子付きＩＣカード規格：規格はＩＳＯ７８１６‐１物理特性、ＩＳＯ７８１６‐２外部端子の数、位置の規定、ＩＳＯ７８１６‐３電気信号及び伝送プロトコル、ＩＳＯ７８１６‐４共通コマンド等が有る)にて規格化されており、電源ＶＣＣ、ＧＮＤ、不揮発性メモリ書き込み電源ＶＰＰ、リセットＲＳＴ、クロックＣＬＫ、入出力Ｉ／Ｏ、将来使用のためにＲＦＵ（Ｒｅｓｅｒｖｅ ｏｆ Ｆｕｔｕｒｅ Ｕｓｅ）１、ＲＦＵ２の計８端子が規定されている。図９に示すＩＣカードモジュール５０１は、絶縁支持基板５０３、コンタクト端子５０４、半導体装置５０５、絶縁部５０６、破断部５０２からなる。

図９に示すＩＣカードモジュール５０１は、絶縁支持基板５０３に複数の破断部５０２を設けることにより、ＩＣカードモジュール５０１がＩＣカード基材から剥離した際に、モジュール５０１が破断して無効な状態になるように工夫されている。この従来技術の問題点は、コンタクト端子間に破断部を設ける必要があり、それがためにモジュールの形成が困難で、コンタクト端子間を短絡する可能性がある。

特許文献２の「個体識別情報記憶媒体」には、不正防止のための個人識別技術が開示されている。ＩＣカードを使用する者が、ＩＣカードの正当な保持者であるか否かを判別する方法である。先ず、ＩＣカードに本人の写真を配布しておき、この写真データを取込みデータ化する。次に、使用時に使用者の撮像画像データと照合することで、ＩＣカード保持者と使用者の適合を判定する方法が考えられている。しかしながら、上記の判定方法では、写真の張替え、複製行為が十分可能であり、ＩＣカード保持者と使用者の適性判定は十分に機能しているとは言いがたく、写真剥離等の分解行為による不正を防止する手段が要求されている。この要求を満たすための分解行為を検出するための技術が提供されている。

図１０に、当該従来技術によるＩＣカードの概略構成図を示す。分解検知の手段としては環境外光の検知によって行う方法がある。当該従来技術によるＩＣカードは、抵抗６０１、信号処理部６０２、カード６０３、フォトトランジスタ６０４、リセット端子６０５、データメモリ部６０６、写真６０７、透光６０８から構成されている。図１０から分かるように、写真６０７が剥離されて透光６０８から光が透過し、フォトトランジスタ６０４の受光面に当るとフォトトランジスタ６０４が導通し始めて抵抗６０１を介して電流が流れ、フォトトランジスタ６０４のソース電位が低下する。ソース電位はリセット端子６０５に接続されており、リセット端子６０５が十分に小さな値となれば、データメモリ部６０６をリセットし、記憶データを消去する構成となっている。
特開平８−３９９７７号公報 特開平１−２９９０９０号公報

近年、ＩＣカードへの不適切な方法で、内部回路の解析、データの改竄などが行われる場合があり耐タンパ回路を集積する必要性が生じている。ＩＣカードの実装方法には、ワイヤボンド法、フェイスダウンのフリップチップ法等があるが、半導体装置表面をコンタクト端子で保護し、プロービング等の解析から保護するという点で、フェイスダウンのフリップチップ法は、構造的により安全である。

しかしながら、コンタクト端子と半導体装置は、物理的に分離することは可能である。上記特許文献１に開示された従来技術では、ＩＣカードのコンタクト端子の分離検出を行っていないが、近い技術として引用している。この技術は分離検出としてフォトトランジスタ６０４を利用する技術である。しかしながら、カード上に透光６０８があることが観察されると、写真張替えの際に遮光等により比較的容易に改竄され得る。

本発明は、これらの問題点に鑑みてなされたもので、比較的簡易な構成でＩＣカードのコンタクト端子の分離検出が可能なＩＣカードモジュール、及び、コンタクト端子の分離検出機能を具備するＩＣカード用半導体装置を提供することを目的とする。

上記目的を達成するための本発明に係るＩＣカード用半導体装置は、外部接続用の複数のコンタクト端子を外面側に、前記複数のコンタクト端子と各別に接続する複数の導電配線を内面側に備えた絶縁性支持基板の内面側にフリップチップ接続してＩＣカードモジュールを構成するＩＣカード用半導体装置であって、前記コンタクト端子の１つと電気的に接続するためのセンサ入力端子とセンサ出力端子、及び、前記センサ出力端子から所定の分離検出用信号を出力し、前記センサ入力端子からの入力信号に基づいて、前記コンタクト端子との電気的接続の遮断を検出する分離検出回路を備えていることを第１の特徴とする。

ＩＣカード用半導体装置がフェイスダウンでフリップチップ実装されるＩＣカードモジュールは構造的に半導体装置表面がコンタクト端子で覆われているので、ＩＣカード用半導体装置が保護される構造となっているが、当該構造において、プロービング解析を行う場合は、必然的にコンタクト端子とＩＣカード用半導体装置を分離する必要が生じる。

そこで、上記第１の特徴のＩＣカード用半導体装置によれば、ＩＣカードモジュールへの実装状態で、センサ出力端子とセンサ入力端子がコンタクト端子（より正確には導電配線）を介して電気的に短絡するように実装することで、分離検出回路が、自らセンサ出力端子から出力した分離検出用信号をセンサ入力端子から受信可能になるので、分離検出用信号と受信信号を比較することで、コンタクト端子とＩＣカード用半導体装置の分離を検出できる。この結果、フリップチップ実装による構造的な解析困難さに加えて、コンタクト端子とＩＣカード用半導体装置の分離検出を判定して、ＩＣカード用半導体装置の内部回路に対して、プロービング解析やデータの改竄を不能或いは困難とする対応処置を施すことが可能となり、プロービング解析やデータの改竄を未然に防止することができる。

従って、従来の耐タンパ技術は半導体装置のみに適用されるものが多数であったが、上記第１の特徴のＩＣカード用半導体装置は、フリップチップ実装によるＩＣカードモジュール構造に着目して、コンタクト端子とＩＣカード用半導体装置の分離検出を可能としている点に特徴がある。

また、好ましくは、上記第１の特徴の本発明に係るＩＣカード用半導体装置において、前記分離検出回路が、所定のタイミングで前記分離検出用信号を前記センサ出力端子から前記コンタクト端子の１つに対して出力し、一定の遅延時間内に前記コンタクト端子の１つを経由して、前記センサ入力端子から出力した前記分離検出用信号と同レベルの入力信号を受信しない場合に、前記コンタクト端子との電気的接続の遮断を検出することを第２の特徴とする。これにより、コンタクト端子との電気的接続の遮断を検出でき、コンタクト端子とＩＣカード用半導体装置の分離検出を判定して、ＩＣカード用半導体装置の内部回路に対して、プロービング解析やデータの改竄を不能或いは困難とする対応処置を施すことが可能となり、プロービング解析やデータの改竄を未然に防止することができる。

更に好ましくは、上記何れかの特徴の本発明に係るＩＣカード用半導体装置において、不揮発性メモリを内蔵し、前記電気的接続の遮断を検出した場合に、前記不揮発性メモリの所定の記憶データを消去することを第３の特徴とする。これにより、不揮発性メモリを内蔵されている暗号処理に用いる鍵データ等を消去することで、データの改竄を未然に防止できる。

更に好ましくは、上記何れかの特徴の本発明に係るＩＣカード用半導体装置において、前記分離検出用信号が、電源投入後の初期応答期間中におけるリセット解除からカード応答信号が出力されるまでの期間に出力され、前記コンタクト端子との電気的接続の遮断の検出が実行されることを第４の特徴とする。これにより、初期応答期間中に検出処理が実行されるために、正常時におけるＩＣカード用半導体装置の通常処理に影響を与えることなく、セキュリティを確保できる。

更に好ましくは、上記何れかの特徴の本発明に係るＩＣカード用半導体装置において、前記分離検出回路が、所定の活性化信号によって活性化されることを第５の特徴とする。これにより、ＩＣカード用半導体装置が未実装状態でのテスト（例えばウェハテスト）において、分離検出回路が不必要に分離検出するのを回避でき、実装後に、正常に分離検出機能を活性化させることができる。

更に好ましくは、上記何れかの特徴の本発明に係るＩＣカード用半導体装置において、接触型インターフェース回路を備え、前記接触型インターフェース回路から出力される出力信号を前記コンタクト端子の１つに出力するための入出力端子または出力端子の１つが、前記センサ出力端子と兼用可能に設けられ、前記出力信号と前記分離検出用信号の何れか一方を選択して前記センサ出力端子に出力する出力選択回路を備えていることを第６の特徴とする。これにより、例えば、コンタクト端子の内の入出力端子を利用して、センサ出力端子とセンサ入力端子を電気的に接続して、コンタクト端子とＩＣカード用半導体装置の分離を検出できる。ここで、入出力端子は、当然にＩＣカード用半導体装置と電気的に接続していることから、外部から当該接続状況を確認しても、特殊な耐タンパ機能が設けられていることを外部から察知され難いという利点を有する。従って、より高度なセキュリティ機能を提供することができる。更に、上述の第４の特徴を兼ね備えた場合は、入出力端子が通常の入出力機能に供せられる前に入出力端子を用いた分離検出処理が実行できるので、都合がよい。

上記目的を達成するための本発明に係るＩＣカードモジュールは、外部接続用の複数のコンタクト端子を外面側に、前記複数のコンタクト端子と各別に接続する複数の導電配線を内面側に備えた絶縁性支持基板の内面側に、上記第１乃至第６の何れかの特徴を備えたＩＣカード用半導体装置をフリップチップ接続してなるＩＣカードモジュールであって、前記ＩＣカード用半導体装置に設けられた前記センサ出力端子と前記センサ入力端子が、前記コンタクト端子の内の１つの未使用端子に共通に接続していることを第１の特徴とする。これにより、上記第１乃至第６の何れかの特徴を備えたＩＣカード用半導体装置による作用効果を奏するセキュリティ性の高いＩＣカードモジュールを提供することができる。特に、センサ出力端子とセンサ入力端子が共通に接続するコンタクト端子として未使用端子を用いるので、ＩＣカード用半導体装置及びＩＣカードモジュールと接続する外部機器に影響を与えることなく、分離検出処理を実行できる。

また、本発明に係るＩＣカードモジュールは、外部接続用の複数のコンタクト端子を外面側に、前記複数のコンタクト端子と各別に接続する複数の導電配線を内面側に備えた絶縁性支持基板の内面側に、上記第６の特徴を備えたＩＣカード用半導体装置をフリップチップ接続してなるＩＣカードモジュールであって、前記ＩＣカード用半導体装置に設けられた前記センサ出力端子と前記センサ入力端子が、前記コンタクト端子の内の１つの入出力端子に共通に接続している
ことを第２の特徴とする。これにより、上記第６の特徴を備えたＩＣカード用半導体装置による作用効果を奏するセキュリティ性の高いＩＣカードモジュールを提供することができる。

本発明に係るＩＣカード用半導体装置（以下、適宜「本発明装置」という。）及びそれをフリップチップ実装したＩＣカードモジュールの一実施の形態につき、図面に基づいて説明する。尚、本発明装置をフリップチップ実装したＩＣカードモジュールの構造は、図８に示す従来の構造と同様であり、外部接続用の複数のコンタクト端子を外面側に、複数のコンタクト端子と各別に接続する複数の導電配線を内面側に備えた絶縁性支持基板の内面側に、本発明装置をフリップチップ接続した構造となっている。

〈第１実施形態〉
図１に、コンビネーション型ＩＣカード用の本発明装置の機能ブロック図を示す。以下、図１を参照しながら本発明装置の機能並びに動作の説明を行う。

コンタクト端子部１０１は、電源ＶＣＣ、リセットＲＳＴ、クロックＣＬＫ、ＧＮＤ、不揮発性メモリ書き込み用電源ＶＰＰ、入出力Ｉ／Ｏ、更に将来使用のための２つの未使用端子ＲＦＵ１、ＲＦＵ２の計８つのコンタクト端子で構成され、夫々、上記絶縁性支持基板の外面側に設けられ、内面側の導電配線を介して、本発明装置の各種端子とフリップチップ接続によって電気的に接続可能となっている。図１では、本発明に係るコンタクト端子分離検出機能に係る部分だけを図示している。

本発明装置１０２は、図１では、コンビネーション型ＩＣカード用を想定しているが、接触型ＩＣカードのものでも構わない。本発明装置１０２は、制御用ＣＰＵ１０７、ＲＯＭ１０８、データを一時的に保持し、またはプログラムの実行可能なＲＡＭ１０９、ＩＣカードＯＳ（Operating System）、ＣＭ（Card manager）、アプリケーション、暗号の鍵データ、個人情報、製造情報等を記録する不揮発性メモリ１１０、接触型インターフェース１１１、非接触型インターフェース１１２から構成されるマイコン部１０６と、コンタクト端子との電気的接続の遮断を検出する分離検出回路１０３を備えている。図示していないが、暗号処理用のコプロセッサを更に備えていても構わない。

分離検出回路１０３は、ＣＰＵ１０７からレジスタ設定可能な設定用Ｄフリップフロップ１１３と、その出力（分離検出信号：ＳＯＵＴ信号）を外部へ導出するセンサ出力端子（以下、ＳＯＵＴ端子と表記する。）１０４と、外部から入力可能なセンサ入力端子（以降ＳＩＮ端子と表記）１０５と、ＳＩＮ端子１０５からの入力信号（ＳＩＮ信号）をクロックＣＬＫでサンプリング可能な検出用Ｄフリップフロップ１１４、更にサンプリングされた検出信号をＣＰＵ１０７で読み取り可能に出力する３ステートバッファ１１５とで構成されている。本第１実施形態では、ＳＯＵＴ端子１０４とＳＩＮ端子１０５は、コンタクト端子部１０１の１つの未使用端子ＲＦＵ２に、フリップチップ接続によって、バンプ及び上記絶縁性支持基板の内面側に設けられた導電配線を介して電気的に接続している。

コンタクト端子の接続確認を行う場合は、ＳＯＵＴ端子１０４に設定用Ｄフリップフロップ１１３によりＲＥＧＷＲ信号の立ち上がり時に、分離検出用信号として“Ｈ”（高レベル）を設定し、ＳＩＮ端子１０５から入力される“Ｈ”の入力信号を、検出用Ｄフリップフロップ１１４で一旦保持し、ＲＥＧＲＤ信号により３ステートバッファ１１５を活性化してデータバスＤＢ上に出力し、その出力信号をＣＰＵ１０７で読み取ることでコンタクト端子の接続状態を確認できる。また同様に、ＳＯＵＴ端子１０４に設定用Ｄフリップフロップ１１３によりＲＥＧＷＲ信号の立ち上がり時に、分離検出用信号として“Ｌ” （低レベル）を設定し、ＳＩＮ端子１０５から入力される“Ｌ”の入力信号を、検出用Ｄフリップフロップ１１４で一旦保持し、ＲＥＧＲＤ信号により３ステートバッファ１１５を活性化して、データバスＤＢ上に出力し、その出力信号をＣＰＵ１０７で読み取ることでコンタクト端子の接続状態を確認できる。

また、分離検出回路１０３は、上記機能を活性化するＥＮ信号（フラグ）を入力信号として受け付ける。ＥＮ信号の構成は、特に図示していないが、通常のマイコン１０６のレジスタ設定にて構成可能である。具体的には、設定用Ｄフリップフロップ１１３と検出用Ｄフリップフロップ１１４の活性化をＥＮ信号により行う構成とする。ＥＮ信号の利用方法としてはウェハテスト等での分離検出回路１０３を非活性化するために使用する。コンタクト端子で覆われず未実装状態のウェハテストにおいて、分離検出回路１０３を非活性化し、上記コンタクト端子の分離検出機能を停止させておくことも可能である。

ＲＦＵ端子を利用する場合は、ＩＣカードの実動作には直接影響しないので、任意のタイミングでモジュールの分離検出を行うことができる。先ず、ＣＰＵ１０７からＥＮ信号を“Ｈ”に設定することで、分離検出回路１０３を活性化する。次ぎに、設定用Ｄフリップフロップ１１３へ“Ｈ”を書き込むことでＳＯＵＴ端子１０４から、“Ｈ”出力を行う。次ぎに、ＳＩＮ端子１０５の状態は検出用Ｄフリップフロップ１１４に保持されるので、ＣＰＵ１０７で読み取ることで、コンタクト端子の接続状態を検出する。“Ｈ”が読み取れれば、モジュールは接続されていると判定する。より確実には、ＳＯＵＴ端子から分離検出信号を“Ｈ”、“Ｌ”、“Ｈ”と順番に出力させ、ＳＩＮ端子１０５を介して同様の入力信号を検出することで、接続を確認できる。以上の方法で、コンタクト端子の分離検出を行うことが可能である。分離状態の検出後の動作については、以下の第２実施形態で説明する。

〈第２実施形態〉
図２に、本発明装置１０２の第２実施形態の機能ブロック図を示す。第１実施形態と共通する部分には、共通の符号を付して説明する。

第２実施形態では、第１実施形態と異なり、ＳＩＮ端子２０４とＳＯＵＴ端子２０３をコンタクト端子の内の未使用端子ＲＦＵ１、ＲＦＵ２ではなく、ＩＣカード規格（ＩＳＯ７８１６）で既に存在するＩ／Ｏ端子に接続する。そのため、ＳＯＵＴ端子２０３は、Ｉ／Ｏ端子との接続用に本発明装置１０２側に設けられた第１Ｉ／Ｏ端子と兼用され、ＳＩＮ端子２０４は、Ｉ／Ｏ端子との接続用に本発明装置１０２側に設けられた第２Ｉ／Ｏ端子と兼用される。本第２実施形態では、分離検出回路２０１に、第１実施形態の分離検出回路１０３に加えて、出力選択回路２０２が設けられている。出力選択回路２０２は、接触型インターフェース回路１１１から出力される出力信号と設定用Ｄフリップフロップ１１３から出力される分離検出用信号の何れか一方を選択して、ＳＯＵＴ端子２０３に出力可能な構成となっている。図３に、出力選択回路２０２の具体的な回路構成を示す。

上記構成によれば、特殊な端子を利用する必要がなく、またコンタクト端子のＲＦＵ端子に接続線がないので、通常の実装形態と何らの変わりがないため、よりセキュリティが向上している。

上記のように、設定用Ｄフリップフロップ１１３に設定された分離検出用信号は、出力選択回路２０２を介してＳＯＵＴ端子２０３（第１Ｉ／Ｏ端子と兼用）から出力される。このとき、Ｉ／Ｏ端子本来の接触型インターフェース回路１１１から出力される出力信号（ＩＮ信号）と、分離検出用信号（ＳＯＵＴ信号）の切り換えは、検出回路を活性化するためのＥＮ信号によって切り換えている。またＳＯＵＴ信号を出力するためには、Ｉ／Ｏ端子を出力状態とするために、ＳＥＬ信号を“Ｌ”とし出力状態にしておかねばならない。ＳＥＬ信号は通常のマイコンと同様、ＣＰＵ１０７によるレジスタ設定が可能である。

ＩＣカード規格（ＩＳＯ７８１６）で設定されている端子構成として、モジュール強度を向上させるために、各コンタクト端子に対して半導体装置上で夫々２ＰＡＤ以上のＰＡＤ端子を用意し、夫々に金バンプを施してフリップチップ接続させている構造のＩＣカードにおいては、Ｉ／Ｏ端子の２ＰＡＤ端子を分離独立させて動作させることが考えられる。Ｉ／Ｏ端子の２ＰＡＤ端子の夫々に、図２に示す第１Ｉ／Ｏ端子、第２Ｉ／Ｏ端子を設定することで、図２に示す第２実施形態の構成は容易に可能であり、また、他のコンタクト端子の接続状況との差異を判別しがたいという利点もあり、より高いセキュリティ が期待できる。

尚、第２実施形態において、各コンタクト端子に対して半導体装置上で夫々１ＰＡＤだけが用意されている場合は、ＳＯＵＴ端子２０３は、本発明装置１０２側に設けられたＩ／Ｏ端子と兼用されるが、ＳＩＮ端子２０４は、独立して設ける必要がある。

図４に、本発明装置１０２のコンタクト端子の分離検出処理の動作タイミングを示している。接触型ＩＣカードの初期応答は、ＩＳＯ７８１６にて規格化されている。初期応答では、ＩＣカードへＶＣＣ印加後、外部からクロック（ＣＬＫ）供給され、続いてリセット（ＲＳＴ）解除が行われる。ＲＳＴ解除から所定期間後、ＩＣカード側から、リーダライタ装置等のＩＣカードと接続しデータの送受信を行う外部の装置（以下、接続装置と称す。)へ、ＡＴＲ信号（answer to reset）が返信される。この間、ＣＬＫ供給開始から、ＲＳＴ解除までは４００００ＣＬＫサイクル以下、ＲＳＴ解除からＡＴＲ返信開始までは２０００〜１１００００ＣＬＫサイクル以下と規定されている。ＡＴＲ信号の返信まではＣＰＵ１０７はウォーミングアップ期間である。ウォーミングアップ期間後、ＩＣカードがＡＴＲ信号を接続装置に返信するまでの間は、Ｉ／Ｏ端子は未使用の期間がある。この期間にコンタクト端子の分離検出を行うことが可能である。図３に示す出力選択回路２０２において、ＳＥＬ信号を“Ｈ”に設定しＩ／Ｏ端子を“Ｈｚ”（高インピーダンス）状態とする。次に、ＣＰＵ１０７からＥＮ信号を“Ｈ”に設定することで分離検出回路２０１を活性化し、設定用Ｄフリップフロップ１１３へ“Ｈ”を書き込む。設定用Ｄフリップフロップ１１３の出力Ｑは“Ｈ”となり、図３に示す出力選択回路２０２のＳＯＵＴ信号が“Ｈ”となる。ＳＥＬ信号を再度“Ｌ”に設定し、ＥＮ信号が“Ｈ”であることから出力選択回路２０２の出力は“Ｈ”となり、ＳＯＵＴ端子２０３（第１Ｉ／Ｏ端子と兼用）からコンタクト端子（Ｉ／Ｏ端子）へ出力される。次に、ＳＩＮ端子２０４（第２Ｉ／Ｏ端子と兼用）を介して受信し検出用Ｄフリップフロップ１１４で保持された入力信号を３ステートバッファ１１５、データバスＤＢを経由してＣＰＵ１０７で読み取る。“Ｈ”状態が検出されれば、コンタクト端子は接続されていると判定する。より確実には、ＳＯＵＴ端子から“Ｈ”、“Ｌ”、“Ｈ”と順番に出力させ、ＳＩＮ端子２０４から同様の信号を検出することで、コンタクト端子の接続を確認できる。接続が検出されれば、ＲＳＴ解除から２０００ＣＬＫ〜１１００００ＣＬＫサイクル内でＡＴＲ信号を接続装置に返信し、通信の確立を図る。ここで、コンタクト端子の接続が検出されなければ、後述するセキュリティ保護ルーチンに分岐する。

図５に、コンタクト端子分離検出処理における本発明装置１０２に内蔵されたＣＰＵ１０７の処理手順を示す。ＲＳＴ解除後、ＣＰＵウォーミングアップを開始し（ステップＳ１１）、ウォーミングアップが終了すると、上記のように分離検出用信号（ＳＯＵＴ信号）、入力信号（ＳＩＮ信号）を用いてコンタクト端子の分離または接続の検出を行う（ステップＳ１２）。コンタクト端子の接続が確認されれば、接続装置へＡＴＲ信号の返信を行い（ステップＳ１３）、接続装置との接続を確立する。次ぎに、ＩＣカードと接続装置の通信等の処理を実行し（ステップＳ１４）、終了する。

上記ステップＳ１２で、コンタクト端子の分離が検出されると、セキュリティ保護ルーチン（ステップＳ１５）へ分岐し、図６に示すセキュリティ保護処理を実行する。

次に、本発明装置１０２のハードウェア内部の構造とともにセキュリティ保護について以下に説明する。本発明装置１０２のハードウェア構造はＣＰＵ１０７、ＲＯＭ１０８、ＲＡＭ１０９、不揮発性メモリ１１０、接触型インターフェース１１１（ＵＡＲＴ：Universal Asynchronous Receiver Transmitter）、非接触型インターフェース１１２からなるマイコン部１０６を備えて構成されている。接触型インターフェース１１１は、出力選択回路２０２を通じて２つの第１及び第２Ｉ／Ｏ端子から出力されており、コンタクト端子部１０１の所定のコンタクト端子（第２実施形態では入出力Ｉ／Ｏ）に接続されている。ＣＰＵ１０７は、データバスＤＢを介して、ＲＯＭ１０８、一時的なデータ保存、プログラム実行が可能なＲＡＭ１０９、ＩＣカードＯＳ（Operating System）、ＣＭ（Card manager）、アプリケーション、暗号の鍵データ、個人情報、製造情報等を記録する不揮発性メモリ１１０、また外部通信のインターフェースとしての接触型インターフェース１１１と非接触型インターフェース１１２に、夫々接続している。

図６に示すように、セキュリティ保護ルーチンでは、本発明装置１０２は、ステップＳ２１でＡＴＲ信号の返信を中断し、接続装置との通信を停止する。ＡＴＲ信号の返信は、不揮発性メモリ１１０内のＡＴＲ信号の内容を接触型インターフェース１１１（ＵＡＲＴ）を通じて返信する必要がある。ステップＳ２１において、ＣＰＵ１０７はこの処理を停止する。ＩＳＯ規格で規格化された接触型ＩＣカードの通信プロトコルでは、接続装置がＡＴＲ信号の返信を受けない場合は所定の時間を待って通信を停止する。

次に、ステップＳ２２で、分離検出信号（ＳＯＵＴ信号）を“Ｈ”状態（または“Ｌ”状態）に固定し、ＩＳＯ規格では、唯一の通信端子であるＩ／Ｏ端子を使用不可とする。上記ＥＮ信号を設定し、分離検出回路１０３を活性化した後に、ＣＰＵ１０７から設定用Ｄフリップフロップ１１３へ“Ｈ”データ（または“Ｌ”データ）を書き込むことで、Ｉ／Ｏ端子を固定することが可能である。

ステップＳ２３で、重要データの不正な流出を防ぐために、ＩＣカード内部の重要データを消去する。当該重要データとして考えられるのは、鍵データ、個人情報、製造情報、ＣＭ（カードマネージャ：カードのテナント管理、ポリシ管理等を行い、アプリケーションの実行権限をもつ）等である。ＣＰＵ１０７から不揮発性メモリ消去コマンドを不揮発性メモリ１１０に対して発行することで、不揮発性メモリ１１０のデータを消去することが可能である。

ステップＳ２４で、更にハードウェアの機能を停止する。ハードウェアの機能を停止する手段としては、（Ａ）内部クロックを停止すること、（Ｂ）リセット信号（ローアクテイブ）を“Ｌ”に固定すること、または、（Ｃ）内部電源供給を停止すること等が挙げられる。これらの回路構成を図７（Ａ）〜（Ｃ）に示す。
ＳＤ信号（フラグ）の構成は、特に図示していないが、通常のマイコン１０６のレジスタ設定にて構成可能である。ＣＰＵ１０７からＳＤ信号を“Ｈ”とすることで、内部クロックを停止すること、リセット信号（ローアクテイブ）を“Ｌ”固定すること、更に、内部電源供給を停止することが、夫々可能である。以上のような方法で、機密情報を保護することが可能となる。またこれらの回路はＳＤ信号（フラグ）を個別に設定することで、個別に機能停止させることも可能である。

尚、上記各実施形態で説明した分離検出回路１０３は、必ずしも図１、図２に例示した回路構成に限定されるものではない。分離検出信号をセンサ出力端子から出力し、センサ入力端子からその信号を入力可能な回路構成であれば種々のものが採用可能である。また、上記第２実施形態における出力選択回路２０２は、必ずしも図３に例示した回路構成に限定されるものではない。同様の選択機能を有する種々の回路構成が採用可能である。

以上、詳細に説明したように、本発明装置を利用すれば、以下のような効果を奏する。即ち、半導体解析技術を利用して、ＩＣカードに保存されている鍵データや、その他の個人情報を取得するという不正行為に対して有効である。ＩＣカードモジュールからモジュールの端子部分（コンタクト端子）が分離されることを検出し得る回路構成を備えることにより、コンタクト端子が分離された状態で、半導体解析を実施した場合に、コンタクト端子の分離を検出し、鍵データの消去、または個人情報の消去等を行いＩＣカードの重要情報の保護を行い、セキュリティの向上に貢献し得る。

また、本発明装置は、コンタクト端子の分離検出をＩＣカードの初期応答時に実行することを特徴としている。電源電圧はＩＣカードの初期応答において、最初に供給されることが想定されており、通信が確立するまでは、例えばＩ／Ｏ端子は状態が定まらないため“Ｈｚ”（ハイインピーダンス）状態でありコンタクト端子の分離検出に利用可能であり、Ｉ／Ｏ端子による接続検出を短時間に行うことが可能である。これらの動作は通信に影響を与えないという利点がある。

また、本発明装置は、ＩＣカードモジュールへの実装前のウェハ段階では、分離検出回路を非活性化してウェハテストを実行可能にするとともに、モジュールに実装された後は、分離検出回路を活性化させるための機能を持つ。本機能により、半導体装置の製造時の前半、後半の各工程で、適正な状態を容易に設定し得る効果がある。

本発明に係るＩＣカード用半導体装置及びＩＣカードモジュールの一実施形態におけるブロック構成の一例を示すブロック構成図 本発明に係るＩＣカード用半導体装置及びＩＣカードモジュールの別実施形態におけるブロック構成の一例を示すブロック構成図 本発明に係るＩＣカード用半導体装置の出力選択回路の一構成例を示す回路図 接触型ＩＣカードの初期応答タイミングに対応した、本発明に係るＩＣカード用半導体装置のコンタクト端子の分離検出処理の動作タイミング図 本発明に係るＩＣカード用半導体装置に内蔵されたＣＰＵのコンタクト端子分離検出処理における処理手順を示すフローチャート 本発明に係るＩＣカード用半導体装置に内蔵されたＣＰＵのセキュリティ保護ルーチンにおける処理手順を示すフローチャート 本発明に係るＩＣカード用半導体装置のハードウェアの機能を停止する回路手段を示す回路図：（Ａ）内部クロック停止用回路、（Ｂ）リセット信号固定用回路、（Ｃ）内部電源供給停止用回路 従来のＩＣカードモジュールの構造を示す断面図 特許文献１に開示されている従来のＩＣカードモジュールの平面図 特許文献２に開示されている従来の不正防止技術を説明するブロック図（Ａ）と外観図（Ｂ）

符号の説明

１０１： コンタクト端子部
１０２： ＩＣカード用半導体装置
１０３： 分離検出回路
１０４： センサ出力端子
１０５： センサ入力端子
１０６： マイコン部
１０７： 制御用ＣＰＵ
１０８： ＲＯＭ
１０９： ＲＡＭ
１１０： 不揮発性メモリ
１１１： 接触型インターフェース
１１２： 非接触型インターフェース
１１３： 設定用Ｄフリップフロップ
１１４： 検出用Ｄフリップフロップ
１１５： ３ステートバッファ
２０１： 分離検出回路
２０２： 出力選択回路
２０３： センサ出力端子
２０４： センサ入力端子
４０１： 配線
４０２： 半導体装置
４０３： バンプ
４０４： モールド樹脂
４０５： コンタクト端子
４０６： スルーホール
４０７： 絶縁支持基板（絶縁性支持基板）
４０８： カードコア部（ＩＣカード基材）
５０１： ＩＣカードモジュール
５０２： 破断部
５０３： 絶縁支持基板
５０４： コンタクト端子
５０５： 半導体装置
５０６： 絶縁部
６０１： 抵抗
６０２： 信号処理部
６０３： カード
６０４： フォトトランジスタ
６０５： リセット端子
６０６： データメモリ部
６０７： 写真
６０８： 透光
ＶＣＣ： 電源端子（コンタクト端子）
ＲＳＴ： リセット端子（コンタクト端子）
ＣＬＫ： クロック端子（コンタクト端子）
ＧＮＤ： 接地端子（コンタクト端子）
ＶＰＰ： 不揮発性メモリ書き込み用電源端子（コンタクト端子）
Ｉ／Ｏ： 入出力端子（コンタクト端子）
ＲＦＵ１、ＲＦＵ２： 未使用端子（コンタクト端子）
ＤＢ：データバス

Claims (8)

1. 外部接続用の複数のコンタクト端子を外面側に、前記複数のコンタクト端子と各別に接続する複数の導電配線を内面側に備えた絶縁性支持基板の内面側にフリップチップ接続してＩＣカードモジュールを構成するＩＣカード用半導体装置であって、
   前記コンタクト端子の１つと電気的に接続するためのセンサ入力端子とセンサ出力端子、及び、
   前記センサ出力端子から所定の分離検出用信号を出力し、前記センサ入力端子からの入力信号に基づいて、前記コンタクト端子との電気的接続の遮断を検出する分離検出回路を備えていることを特徴とするＩＣカード用半導体装置。
2. 前記分離検出回路が、所定のタイミングで前記分離検出用信号を前記センサ出力端子から前記コンタクト端子の１つに対して出力し、一定の遅延時間内に前記コンタクト端子の１つを経由して、前記センサ入力端子から出力した前記分離検出用信号と同レベルの入力信号を受信しない場合に、前記コンタクト端子との電気的接続の遮断を検出することを特徴とする請求項１に記載のＩＣカード用半導体装置。
3. 不揮発性メモリを内蔵し、前記電気的接続の遮断を検出した場合に、前記不揮発性メモリの所定の記憶データを消去することを特徴とする請求項１または２に記載のＩＣカード用半導体装置。
4. 前記分離検出用信号は、電源投入後の初期応答期間中におけるリセット解除からカード応答信号が出力されるまでの期間に出力され、前記コンタクト端子との電気的接続の遮断の検出が実行されることを特徴とする請求項１〜３の何れか１項に記載のＩＣカード用半導体装置。
5. 前記分離検出回路は、所定の活性化信号によって活性化されることを特徴とする請求項１〜４の何れか１項に記載のＩＣカード用半導体装置。
6. 接触型インターフェース回路を備え、
   前記接触型インターフェース回路から出力される出力信号を前記コンタクト端子の１つに出力するための入出力端子または出力端子の１つが、前記センサ出力端子と兼用可能に設けられ、
   前記出力信号と前記分離検出用信号の何れか一方を選択して前記センサ出力端子に出力する出力選択回路を備えていることを特徴とする請求項１〜５の何れか１項に記載のＩＣカード用半導体装置。
7. 外部接続用の複数のコンタクト端子を外面側に、前記複数のコンタクト端子と各別に接続する複数の導電配線を内面側に備えた絶縁性支持基板の内面側に、請求項１〜６の何れか１項に記載のＩＣカード用半導体装置をフリップチップ接続してなるＩＣカードモジュールであって、
   前記ＩＣカード用半導体装置に設けられた前記センサ出力端子と前記センサ入力端子が、前記コンタクト端子の内の１つの未使用端子に共通に接続していることを特徴とするＩＣカードモジュール。
8. 外部接続用の複数のコンタクト端子を外面側に、前記複数のコンタクト端子と各別に接続する複数の導電配線を内面側に備えた絶縁性支持基板の内面側に、請求項６に記載のＩＣカード用半導体装置をフリップチップ接続してなるＩＣカードモジュールであって、
   前記ＩＣカード用半導体装置に設けられた前記センサ出力端子と前記センサ入力端子が、前記コンタクト端子の内の１つの入出力端子に共通に接続していることを特徴とするＩＣカードモジュール。

Images