JP2008219058A - 集積回路モジュール - Google Patents

Abstract

【課題】 製造コストなどが上昇することを抑えながら、セキュリティ性を強化することができる集積回路モジュールを提供する。
【解決手段】 複数の集積回路チップが配置されている基板と、基板に設けられた検知用端子及び電源端子からなるセキュリティ用電極とを有し、検知用端子と電源端子とは、所定の間隔をもって配置されているとともに、複数の集積回路チップの少なくとも１つに設けられた１つのセキュリティ用端子に接触している。
【選択図】 図７

Description

本発明はセキュリティを高めた構造を有する集積回路モジュールに関するものである。

近年、コンピュータ技術の進展に伴い、電子技術を用いたカード利用が急速に浸透しつつある。また、磁気カードも交通機関又は公衆電話に多く用いられてきたが、その複製及び偽造がはびこり、サービス提供者に大きな損害を与えていることも周知の事実である。そのような状況の中で複製及び偽造を避けるためにＩＣ（集積回路）を内蔵したＩＣカードが注目されている。ＩＣカードは暗号化技術から成立しており、特に共通鍵(秘密鍵)方式を用いたシステムにおいて鍵情報は重要である。この鍵情報を守るために電子マネーシステム等の決済部においては、コア(核)となる部分を強固な金属ブロックで覆い、物理的に内部（鍵情報）の解析を防ぐ構造のものがある。また、装置の内部に光学的なセンサを配備し、外部からの攻撃を監視し、攻撃を受けたときは機密情報である鍵情報を消去するものも考えだされている。

また、現状の電子マネーシステムは、比較的大規模なシステムとなり、１チップ化することは困難である。そこで、電子マネーシステムで用いられるカードは、複数の集積回路チップを供えることとなり、鍵情報などの重要なデータがチップ間配線上を伝送されることとなる。このチップ間配線においてデータが盗聴されることを防ぐために、一方の集積回路チップはデータを暗号化してからチップ間配線上に送出し、他方の集積回路チップは暗号化されたデータを受信して複合化するものも考えだされている。

また、従来においては、基板上にメモリチップをフリップチップ実装して、配線を基板内に設けることにより、配線を介しての重要情報の不正取得を防ぐものがある。また、基板に集積回路チップを実装する構成において、集積回路チップの実装領域（チップ領域）へ電源配線をらせん状又は渦巻き状に設けて、集積回路チップを基板から剥がそうとしたとき又はチップ領域に穴を開けられたときに、電源配線を断線させる構造の解読防止用基板ものもある（例えば、特許文献１参照）。
特開平７−２００４１４号公報

しかしながら、上記特許文献１に記載されている解読防止用基板では、集積回路チップを基板から剥がそうとしたとき又はチップ領域に穴を開けられたときに、電源配線が断線すると解読が回避されるが、チップ領域以外についての保護が不充分である。すなわち、上記解読防止用基板では、チップ領域以外に穴を開けられた場合に、このことを検知及び対処することができず、チップ領域以外に設けられるチップ間配線を介して重要データを不当に取得されてしまう。

また、電源配線を切断せずに、集積回路チップを基板から剥がすことも可能であり、この場合も端子などを介して重要データを不当に取得されてしまう。例えば、近年においては、酢酸などの液状体を用いて集積回路モジュールのモールドなどを溶かして、配線を露出させ、その配線を介して重要データを不当に取得するものが現れている。この不正行為について、上記解読防止用基板では対処することができない。

また、メモリチップなどが基板から剥がされてその端子が露出した場合、汎用されているメモリ（ＲＯＭなど）チップの各端子の機能は周知化されているので、その端子を介してアドレスを指定するなどして、基板上に実装された他のメモリ（ＲＡＭなど）チップの内容が容易に不正取得されてしまう。

また、チップ間配線に送出するデータを暗号化する従来の手法では、その暗号化を実行するためのハードウェア及びソフトウェアが必要となり、ハードウェア規模が大きくなってしまうとともに、データ処理負荷も増大してリアルタイム処理が困難になってしまう。また、装置の内部に光学的センサを配備した手法では、そのセンサの構造が複雑であるために製造コストが大幅に上昇するとともに、そのセンサを常時駆動させるために消費電流も増大してしまうという問題点があった。また、光学的センサを装置の内部に配備した手法は、装置内部が明けられたことによりセンサの受光量が大きくなったことを検知するものであるので、暗室で装置を不正に明けられた場合はその不正状態を検出することができないという問題点もある。

本発明は、このような事情に鑑みてなされたもので、製造コストなどが上昇することを抑えながら、セキュリティ性を強化することができる集積回路モジュールを提供することを目的とする。

また、本発明は、チップ間配線を介してデータを不正に取得されることを回避することができる安価な集積回路モジュールを提供することを目的とする。

また、本発明は、液状体を用いてパッケージが開封されて、データを不正に取得されることを回避することができる安価な集積回路モジュールを提供することを目的とする。

また、本発明は、集積回路チップが基板から剥がされたことを正確に検知することができる安価な集積回路モジュールを提供することを目的とする。

本発明は、前記課題を解決するために以下の手段を提供する。

本発明の集積回路モジュールは、複数の集積回路チップが配置されている基板と、前記基板に設けられた配線であって前記集積回路チップ間でやり取りされるデータの伝送路となる配線と、前記集積回路チップを少なくとも覆うモールドと、前記基板に設けられた導電性層であって、少なくとも前記配線を覆うように、且つ、該配線と短絡しないように配置された導電性層とを有することを特徴とするものである。

この発明に係る集積回路モジュールにおいては、集積回路モジュール内の集積回路チップに格納されているデータが配線を介して第三者に無断で取得されること、又は、配線上を伝送されるデータ（各種デジタル信号及びアナログ信号を含む、以下同じ）が第三者に盗聴されることなどを、その配線を覆うように配置された導電性層によって、回避することができる。その理由について説明する。例えば、本発明に係る集積回路モジュールの配線に盗聴用の電極を接触させるために、本集積回路モジュールの配線領域に対してドリルなどで穴を開けようとすると、そのドリルは導電性層に接触する。ここで、導電性層と配線層とは、基板に設けられており、極めて近接して配置することができる。そこで、導電性層に接触したドリルは配線にも接触することとなり、導電性層と配線とが又は配線同士が短絡する。すると、配線上を伝送されるデータは異常データとなるので、その異常データ（異常事態）を集積回路モジュールの集積回路チップ（例えばＣＰＵ）が検知できる。その異常を検知したＣＰＵなどは、例えば暗号情報についての鍵データなどを記憶しているＲＡＭなどの記憶手段の電源をＯＦＦとしてその記憶内容を消去することができ、これにより重要情報の盗聴を未然に回避することができる。これらにより、本発明によれば、集積回路チップ間でやり取りされるデータについて暗号化などをすることなく第三者から隠蔽することができ、従来よりも低コストでセキュリティの高い集積回路モジュールを提供することができる。

また、本発明の集積回路モジュールは、上記本発明の集積回路モジュールにおいて、前記複数の集積回路チップが、１つの集積回路チップからなるＣＰＵと、１つの集積回路チップからなる記憶手段とを少なくとも含み、前記配線は、前記ＣＰＵと記憶手段との間でやり取りされるデータの伝送路を少なくともなすことを特徴とするものである。

この発明に係る集積回路モジュールにおいては、集積回路モジュール内のＣＰＵとＲＡＭ（Random Access Memory）又はＳＲＡＭ（Static Random Access Memory）などの記憶手段との間の配線を介して、第三者がその記憶手段内のデータなどを不正に取得することを未然に回避することができる。ここで、記憶手段内のデータ、及びＣＰＵと記憶手段との間でやり取りされるデータについて、暗号化することなくセキュリティを確保できるので暗号化にともなう情報量の増大化及びＣＰＵの負荷増加を回避することができ、従来よりも低コストでセキュリティの高い集積回路モジュールを提供することができる。

また、本発明の集積回路モジュールは、上記本発明の集積回路モジュールにおいて、前記基板が、前記導電性層と、前記配線が形成されている配線層とを少なくともを含んでなる積層構造を有しており、前記配線層は前記基板において露出しておらず、前記積層構造における導電性層と配線層との間には絶縁層が設けられていることを特徴とするものである。

この発明に係る集積回路モジュールにおいては、集積回路チップ間の配線が基板の積層構造における内層として形成されているので、導電性層による上記セキュリティ機能をより効果的に発揮することができる。また、配線層と導電性層との間には絶縁層が配置されているので、通常の使用時における配線層と導電性層間の短絡を回避でき、誤動作がなくセキュリティの高い集積回路モジュールを従来よりも低コストで提供することができる。

また、本発明の集積回路モジュールは、上記本発明の集積回路モジュールにおいて、前記導電性層が前記配線層を挟むように２層設けられていることを特徴とするものである。

この発明に係る集積回路モジュールにおいては、基板の表面側及び裏面側のどちらからドリルなどで穴を開けられても、より確実に、異常事態を検知することができ、セキュリティ強度を高めることができる。

また、本発明の集積回路モジュールは、上記本発明の集積回路モジュールにおいて、前記導電性層には、電源電位又はアース電位の電圧が印加されていることを特徴とするものである。

この発明に係る集積回路モジュールにおいては、導電性層を電源電位（ＶＤＤ、ＶＳＳ）又はアース電位などの一定電位とすることにより、上記ドリルなどによって導電性層と配線とが接触したときに生じる異常事態（異常データ）を、より確実に、且つ構成を殆ど増加させずに、検出することができる。したがって、本発明は、よりセキュリティの高い集積回路モジュールを提供することができる。

また、本発明の集積回路モジュールは、上記本発明の集積回路モジュールにおいて、前記導電性層が、抵抗を介して、電源又はアースに接続されていることを特徴とするものである。

この発明に係る集積回路モジュールにおいては、例えば高抵抗を介して電源又はアースに導電性層を接続することにより、少ない消費電流で導電性層を一定電位にしておくことができ、消費電流の増加を抑えながら、セキュリティの高い集積回路モジュールを提供することができる。

また、本発明の集積回路モジュールは、上記本発明の集積回路モジュールにおいて、前記導電性層の電位を検出する電圧検出手段と、前記電圧検出手段の検出結果に基づいて所定の処理を行う処理手段とを有することを特徴とするものである。

この発明に係る集積回路モジュールにおいては、例えば本集積回路モジュール内に設けたＡ／ＤコンバータチップなどとＣＰＵとを電圧検出手段として導電性層の電位を検出でき、その検出結果により、配線にドリルなどの不正手段が接触したことを正確に判断することができる。そして、その判断に基づいて、記憶手段の記憶内容を消去するなどの所定の処理を行うことができる。これらにより、本発明によれば、記憶手段の記憶内容を第三者に不正に取得されることを回避することができ、その記憶内容を暗号化する必要もなくなり、従来よりも低コストでセキュリティの高い集積回路モジュールを提供することができる。

また、本発明の集積回路モジュールは、上記本発明の集積回路モジュールにおいて、前記処理手段は、前記検出結果が所定基準値の範囲以外となったときに、前記記憶手段の記憶内容を消去又は変更するための制御を行う消去機能を有することを特徴とするものである。

この発明に係る集積回路モジュールにおいては、検出結果が所定基準値の範囲内であるかを、ポーリング処理などを用いて定期的に、又は割り込み処理などを用いて常時に、判断でき、簡素な構成としながら従来よりも低コストでセキュリティの高い集積回路モジュールとすることができる。

さらに本発明は、前記課題を解決するために以下の手段を提供する。

本発明の集積回路モジュールは、複数の集積回路チップが配置されている基板と、前記基板に設けられた配線であって前記集積回路チップ間でやり取りされるデータの伝送路となる配線と、前記集積回路チップを少なくとも覆うモールドと、前記基板に設けられた線形状の導電体であって前記モールドに覆われているとともに電源に接続されている第１検知線と、前記基板に設けられた線形状の導電体であって前記モールドに覆われているとともに前記第１検知線に対して所定の間隔をもって平行に配置されている部位を有する第２検知線とを有することを特徴とするものである。

この発明に係る集積回路モジュールにおいては、第三者が本集積回路モジュールに硝酸などの液状体をかけてモールドなどを溶かして配線を露出させた場合、その液状体（導電体）は第１検知線及び第２検知線にもかかり第１検知線と第２検知線間を短絡又は導通させることとなる。この短絡により、異常事態が発生したことを検出することができ、その異常事態を検知した基板上の集積回路チップ（ＣＰＵなど）は、例えば暗号情報についての鍵データなどを記憶している他の集積回路チップ（ＲＡＭなど）の電源をＯＦＦしてその記憶内容を消去する、又はこの消去前に記憶内容を変更するなどの処理ができ、重要情報が不正取得されることを未然に回避できる。これらにより、本発明によれば、集積回路チップ間でやり取りされるデータについて暗号化などをすることなく第三者から隠蔽することができ、従来よりも低コストでセキュリティの高い集積回路モジュールを提供することができる。

また、本発明の集積回路モジュールは、上記本発明の集積回路モジュールにおいて、前記間隔が、１μｍ以上で、且つ、１０００μｍ以下であることを特徴とするものである。

この発明に係る集積回路モジュールにおいては、第１検知線と第２検知線との間隔が微小であるので、モールド及び基板などを溶かす硝酸などの液状体の導電率が比較的高くなくても、その液状体が第１検知線及び第２検知線に付着することによって、確実に第１検知線と第２検知線間を短絡又は導通させることができ、高感度のセキュリティ・センサを構成することができる。また、第１検知線と第２検知線との間隔が狭すぎると、製造が困難になるとともに、誤動作を発生させるおそれもある。そこで、本集積回路モジュールは誤動作を低減しながら高感度のセキュリティ・センサを内蔵することができる。

また、本発明の集積回路モジュールは、上記本発明の集積回路モジュールにおいて、前記第１検知線及び第２検知線における平行に配置されている部位が、渦巻き形状を有することを特徴とするものである。

この発明に係る集積回路モジュールにおいては、第１検知線及び第２検知線が渦巻き形状を有するので、かかる第１検知線及び第２検知線がなすセキュリティ・センサの占有面積を低減でき、かかるセキュリティ・センサの配置の自由度を向上させることができる。したがって、セキュリティ・センサの占有面積を一定としながら実質的に第１検知線及び第２検知線を長くして、センサ感度を向上させることもできる。

また、本発明の集積回路モジュールは、上記本発明の集積回路モジュールにおいて、前記第１検知線及び第２検知線が、前記基板における表層（露出面）に設けられていることを特徴とするものである。

この発明に係る集積回路モジュールにおいては、モールドが硝酸などの液状体に溶かされてその液状体が基板の表層に到達したときに、その液状体を第１検知線及び第２検知線で検出することができる。そこで、本発明の集積回路モジュールによれば、基板の露出面に配線を設けた構成としても、その配線を介してデータが不正に取得されることを回避することができる。

また、本発明の集積回路モジュールは、上記本発明の集積回路モジュールにおいて、前記第１検知線及び第２検知線が、前記基板における前記配線が設けられている層と同一の層に設けられていることを特徴とするものである。

この発明に係る集積回路モジュールにおいては、例えば、基板の内層に配線層が設けられている場合に、モールド及び基板の表層などが硝酸などの液状体に溶かされてその液状体が基板内層の配線層に到達したときに、その液状体を第１検知線及び第２検知線で検出することができる。そこで、本発明の集積回路モジュールによれば、基板内層に配線層を設け、その配線層にセキュリティ・センサを配置しているので、その配線を介してデータが不正に取得されることをより厳重に防ぐことができる。また、本発明によれば、配線と第１検知線及び第２検知線とを同一工程で形成することができるので、より低コストでセキュリティの高い集積回路モジュールを提供することができる。

また、本発明の集積回路モジュールは、上記本発明の集積回路モジュールにおいて、前記第１検知線に所定の電圧を印加する電源手段と、前記第２検知線の電位を検出する電圧検出手段と、前記電圧検出手段の検出結果に基づいて所定の処理を行う処理手段とを有することを特徴とするものである。

この発明に係る集積回路モジュールにおいては、上記硝酸などの液状体が第１検知線及び第２検知線に付着すると、第１検知線と第２検知線間で電流が流れて第２検知線の電位が変化する。この変化を電圧検出手段で検出して、その検出結果により、処理手段は異常事態が発生したことを正確に判断することができる。そして、その判断に基づいて、記憶手段の記憶内容を消去する又は変更するなどの所定の処理を行うことができる。これらにより、本発明によれば、記憶手段の記憶内容を第三者に不正に取得されることを回避することができ、その記憶内容を暗号化する必要もなくなり、従来よりも低コストでセキュリティの高い集積回路モジュールを提供することができる。

また、本発明の集積回路モジュールは、上記本発明の集積回路モジュールにおいて、前記処理手段が、前記検出結果が所定基準値の範囲以外となったときに、前記複数の集積回路チップの１つからなる記憶手段の記憶内容を消去又は変更するための制御を行う消去機能を有することを特徴とするものである。

この発明に係る集積回路モジュールにおいては、検出結果が所定基準値の範囲内であるかを、定期的に又は割り込み処理などを用いて常時に判断でき、簡素な構成としながら従来よりも低コストでセキュリティの高い集積回路モジュールとすることができる。

さらに本発明は、前記課題を解決するために以下の手段を提供する。

本発明の集積回路モジュールは、複数の集積回路チップが配置されている基板と、前記基板に設けられた検知用端子及び電源端子からなるセキュリティ用電極とを有し、前記検知用端子と電源端子とは、所定の間隔をもって配置されているとともに、前記複数の集積回路チップの少なくとも１つに設けられた１つのセキュリティ用端子に接触していることを特徴とするものである。

この発明に係る集積回路モジュールにおいては、集積回路モジュール内の集積回路チップに格納されているデータが基板の電極（集積回路チップの端子が接続される電極）を介して第三者に不正取得されること、又は、チップ間配線上を伝送されるデータがその電極を介して第三者に不正取得されることなどを、セキュリティ用電極を用いて回避することができる。その理由について説明する。集積回路モジュールにおいて集積回路チップは、例えば、基板面上にフリップチップ実装されており、集積回路チップの端子と基板の配線とを接続する電極（端子）は集積回路チップの裏面によって覆われおり外部から接触できない構造となっている。例えば、本発明に係る集積回路モジュールの基板に配置されているある集積回路チップを第三者が不正にその基板から取り外して、その集積回路チップの端子が接合されていた基板の電極を露出させる場合がある。従来の集積回路モジュールでは、その露出された電極を介して他の集積回路チップ内のデータが第三者に不正に取得されるおそれがある。

しかし、本発明に係る集積回路モジュールでは、セキュリティ用端子が設けられている集積回路チップを基板から取り外したとき、検知用端子と電源端子とを短絡していたセキュリティ用端子も該検知用端子及び電源端子から取り外されることとなる。これにより、検知用端子と電源端子とは、電気的にも機械的にも非接触状態となる。この非接触状態となったことを検知用端子の電位変化などを用いて検出することにより、異常事態が発生したことを検出することができる。その異常事態を検知した基板上の集積回路チップ（ＣＰＵなど）は、例えば暗号情報についての鍵データなどを記憶している基板上の他の集積回路チップ（ＲＡＭなど）の電源をＯＦＦとしてその記憶内容を消去する、又はこの消去前に記憶内容を変更するなどの処理ができ、重要情報が不正取得されることを未然に回避することができる。これらにより、本発明によれば、集積回路チップに格納されているデータ、及び、集積回路チップ間でやり取りされるデータについて、暗号化などをすることなく、第三者から不正取得されることを回避でき、従来よりも低コストでセキュリティの高い集積回路モジュールを提供することができる。

また、本発明の集積回路モジュールは、上記本発明の集積回路モジュールにおいて、前記セキュリティ用端子が設けられた集積回路チップが、読み出し専用記憶手段（ＲＯＭ）をなすものであることを特徴とするものである。

この発明に係る集積回路モジュールにおいては、読み出し専用記憶手段として汎用品のＲＯＭを適用でき、セキュリティ用端子として汎用品のＲＯＭのある端子を適用することができる。そして、汎用品のＲＯＭが基板から取り外されたことを検出できるので、汎用品のＲＯＭについてのアドレス端子又はデータ端子の位置が公開されていても、そのアドレス端子又はデータ端子用の電極を介してデータが不正に取得されることを回避することができる。

また、本発明の集積回路モジュールは、上記本発明の集積回路モジュールにおいて、前記所定の間隔が、１０μｍ以上で、且つ、１００μｍ以下であることを特徴とするものである。

この発明に係る集積回路モジュールにおいては、例えば、一辺が１００〜２００μｍの正方形の電極について、その電極の中心を通る１０〜１００μｍ幅のスリットを設けて二分し、この二分した電極を検知用端子と電源端子とに適用することができる。ここで、前記スリットの幅である所定の間隔が小さすぎると、セキュリティ用端子を取り外しても、検知用端子と電源端子間がハンダ又は導電性接着剤などで短絡したままとなり、異常事態の検出に失敗するおそれがある。本発明によれば、汎用されている集積回路チップ用の端子又は電極に対応しながら、信頼性高く、異常事態を検出することができる。

また、本発明の集積回路モジュールは、上記本発明の集積回路モジュールにおいて、前記セキュリティ用端子が設けられている集積回路チップを前記基板から取り外したときに、該セキュリティ用端子は前記検知用端子及び電源端子から離れ、該検知用端子と電源端子とは電気的に非接触状態となる構成となっていることを特徴とするものである。

この発明に係る集積回路モジュールにおいては、基板から集積回路チップが取り外されて、検知用端子と電源端子とが電気的に分離されたことを、検知用端子の電位変化などを用いて検出することができ、これにより異常事態が発生したことを検出するセキュリティ・センサを備えることができる。したがって、本発明は、セキュリティ・センサを極めて簡便な構成とすることができ、セキュリティの高い集積回路モジュールを低コストで提供することができる。

また、本発明の集積回路モジュールは、上記本発明の集積回路モジュールにおいて、前記電源端子に、所定の電圧が印加されており、前記検知用端子の電位を検出する電圧検出手段と、前記電圧検出手段の検出結果に基づいて所定の処理を行う処理手段とを有することを特徴とするものである。

この発明に係る集積回路モジュールにおいては、基板から集積回路チップが取り外されると、検知用端子と電源端子とが電気的に分離される。ここで、検知用端子が例えば抵抗を介してアースなどに接続されていると、検知用端子の電位が変化する。この変化を電圧検出手段で検出して、その検出結果により、処理手段は異常事態が発生したことを正確に判断することができる。そして、その判断に基づいて、記憶手段の記憶内容を消去する又は変更するなどの所定の処理を行うことができる。これらにより、本発明によれば、記憶手段の記憶内容を第三者に不正に取得されることを回避することができ、その記憶内容を暗号化する必要もなくなり、従来よりも低コストでセキュリティの高い集積回路モジュールを提供することができる。

また、本発明の集積回路モジュールは、上記本発明の集積回路モジュールにおいて、前記処理手段が、前記検出結果が所定基準値の範囲以外となったときに、前記集積回路チップの一つからなる記憶手段の記憶内容を消去又は変更するための制御を行う消去機能を有することを特徴とするものである。

この発明に係る集積回路モジュールにおいては、検出結果が所定基準値の範囲内であるかを、ポーリング処理などを用いて定期的に、又は割り込み処理などを用いて常時に、判断でき、簡素な構成としながら従来よりも低コストでセキュリティの高い集積回路モジュールとすることができる。

本発明に係る集積回路モジュールによれば、簡素な構造でありながら、セキュリティ性を強化することができる。

また、本発明に係る集積回路モジュールによれば、チップ間を接続する配線を覆うように配置された導電性層により、その配線を介してデータが不正に取得されることを回避することができる。

また、本発明に係る集積回路モジュールによれば、簡素な構成の液状体センサにより、パッケージが溶かされ開封されてデータが不正に取得されることを回避することができる。

また、本発明に係る集積回路モジュールによれば、簡素な構成のセキュリティ用電極及びセキュリティ用端子により、集積回路チップが基板から剥がされたことを正確に検知することができ、この剥がされたことにより露出した電極又は端子を介してデータが不正に取得されることを回避することができる。

以下、本発明に係る集積回路モジュールの実施形態について図面を参照して説明する。本実施形態の集積回路モジュールは、例えば、電子マネーシステムで用いられる決済部であって、集積回路を内蔵した電子マネー決済端末に適用することができる。また、本実施形態の集積回路モジュールは、例えば、電子マネーシステムで用いられるカードであって集積回路を内蔵したＩＣカードに適用することもできる。

（第１実施形態）
図１から図３を参照して、本発明の第１実施形態に係る集積回路モジュールについて説明する。図１は本実施形態の集積回路モジュールの内部構造を示す概念的な平面図である。図２は本実施形態の集積回路モジュールの内部構造を示す概念的な側面図である。図３は本実施形態の集積回路モジュールの主要部についての概念的な拡大断面図である。本集積回路モジュール１ａは、基板１０ａに複数の集積回路チップ２０，３０，４０が配置された構成を有している。例えば、集積回路チップ２０はＣＰＵであり、集積回路チップ３０はＲＯＭであり、集積回路チップ４０はＳＲＡＭである。各集積回路チップ２０，３０，４０は、基板１０ａにフリップチップ（Flip Chip）実装されている。そして、基板１０ａの上面側は全てモールド５０で覆われており、集積回路チップ２０，３０，４０も基板１０ａの上面側とともにモールド５０で覆われている。基板１０ａの底面には外部端子１６が設けられている。

また、基板１０ａには、配線１３が設けられている。配線１３は、集積回路チップ２０，３０，４０間でやり取りされるデータの伝送路、すなわちチップ間配線となるものである。そして、配線１３は、図３に示すように基板１０ａの内部に内層として設けられている。

さらに、基板１０ａの表層には図１から図３に示すように、金属などからなる導電性層１０１が設けられている。導電性層１０１は、配線１３を覆うように、且つ、配線１３と短絡しないように配置されている。具体的には、図３に示すように、基板１０ａは、導電性層１０１と、配線１３が形成されている配線層とを少なくともを含んでなる積層構造を有している。基板１０ａの表層には導電性層１０１が形成されており、導電性層１０１の下層には絶縁層１２が形成されている。絶縁層１２の下層には配線（層）１３が形成されており、配線１３の下層には絶縁層１４が形成されている。配線１３と絶縁層１２，１４とは１組として複数組が設けられた多層配線構造としてもよい。基板１０ａの底面側にはベース層１５が形成されている。

そして、導電性層１０１は、例えばメガオームオーダの高抵抗を介して電源（ＶＤＤ又はＶＳＳ）に接続されていることが好ましい。さらに、導電性層１０１の電位は、Ａ／Ｄコンバータ及びＣＰＵなどからなる電圧検出手段により、定期的に又は常時検出されていることが好ましい。Ａ／Ｄコンバータ及びＣＰＵなどは、集積回路チップ２０，３０，４０の機能の一つとして実現することができる。

処理手段をなすＣＰＵ（例えば集積回路チップ２０）は、電圧検出手段の検出結果が所定の基準値の範囲以外となったときに、例えば集積回路チップ４０がなすＳＲＡＭの記憶内容を消去又は変更するための制御を行う消去機能を有することが好ましい。

このような構成において、集積回路チップ４０がなすＳＲＡＭの記憶内容を不正に取得しようとする第三者は、例えばドリルなどで集積回路モジュール１０ａの配線領域に穴を開けて、配線１３にプローブ（検出電極）を接触させようとする場合がある。この場合、ドリルは基板１０ａの表層に配置されている導電性層１０１に接触する。すると、導電性層１０１の電位が変化するので、この変化を電圧検出手段によって検出することで、異常事態が発生したことをＣＰＵが検出することができる。すると、ＣＰＵは、ＳＲＡＭ内の鍵情報などの重要データが不正にコピーされることを回避すべく、ＳＲＡＭについての電源を遮断することなどで、ＳＲＡＭの記憶内容を消去する。この消去の代わりに、ＳＲＡＭの内容を変更することとしてもよい。

これらにより、本実施形態の集積回路モジュール１ａは、基板１０ａの内層に設けた配線１３を覆うように導電性層１０１を設けた構造を有するので、配線１３を介してデータを不正に取得されることを回避でき、極めて簡素な構造により、セキュリティ性を強化することができる。なお、基板１０ａの底面に設けられた外部端子１６は露出しているが、外部端子１６にはインターフェース信号及び電源ラインとが供給され、アドレスバス及びデータバスを外部端子１６に接続することはしない。したがって、外部端子１６を介して重要情報が漏洩することは問題にならない。すなわち、集積回路チップ４０がなすＳＲＡＭには、鍵情報などの重要データが格納されてその重要データはそのまま集積回路チップ２０がなすＣＰＵと配線１３を介してやり取りされるが、その重要データは外部端子１６を通るときのみ暗号化などされたインターフェース信号となる。また、重要データは外部端子１６を通らず、重要ではないデータのみが外部端子１６を通ることとしてもよい。

また、本実施形態の集積回路モジュール１ａにおいて、導電性層１０１は基板１０ａの裏面側にも配置することとしてもよい。換言すれば、配線１３を２つの導電性層１０１で挟むような構造としてもよい。このようにすれば、基板１０ａの表面側及び裏面側のどちらからドリルなどで穴を開けられても、より確実に、異常事態を検知することができ、セキュリティ強度を高めることができる。ただし、図３のように、導電性層１０１が１層であったとしても、実際には導電性層１０１と配線１３の層とは極めて近接して配置されるので、基板１０の裏面側から配線１３に向けて侵入したドリルなどは導電性層１０１に接触する可能性が極めて高く、充分にセキュリティ性を保つことができる。

（第２実施形態）
次に、本発明の第２実施形態について、図４から図６を参照して説明する。図４は本実施形態の集積回路モジュールの内部構造を示す概念的な平面図である。図５は本実施形態の集積回路モジュールの主要部についての概念的な拡大平面図である。図６は本実施形態の集積回路モジュールの概念的な拡大断面図である。

本集積回路モジュール１ｂは、基板１０ｂに複数の集積回路チップ２０，３０，４０が配置された構成を有している。例えば、集積回路チップ２０はＣＰＵであり、集積回路チップ３０はＲＯＭであり、集積回路チップ４０はＳＲＡＭである。各集積回路チップ２０，３０，４０は、基板１０ａにフリップチップ（Flip Chip）実装されている。そして、基板１０ｂの上面側は全てモールド（図示せず）で覆われており、集積回路チップ２０，３０，４０も基板１０ｂの上面側とともにモールドで覆われている。基板１０ｂの底面には図２に示すような外部端子１６が設けられている。

また、基板１０ｂには、配線１３が設けられている。配線１３は、集積回路チップ２０，３０，４０間でやり取りされるデータの伝送路、すなわちチップ間配線となるものである。そして、配線１３は、図６に示すように基板１０ｂの内部に内層として設けられている。

さらに、基板１０ｂには、液体センサ１２０が設けられている。液体センサ１２０は、第１検知線１２１と第２検知線１２２とを有してなる。第１検知線１２１は、基板１０ｂに設けられた線形状の導電体であってモールドに覆われているとともに電源電極ＶＤＤに接続されているものである。第２検知線１２２は、基板１０ｂに設けられた線形状の導電体であってモールドに覆われているとともに第１検知線１２１に対して所定の間隔（ギャップ）ｄ１をもって平行に配置されている部位を有するものである。第２検知線１２２は、Ａ／Ｄコンバータの入力端子ＡＤＩＮに接続されている。また、入力端子ＡＤＩＮは、高抵抗によってプルダウン又はプルアップされていることが好ましい。また、第１検知線１２１及び第２検知線１２２は、銅などで構成することが好ましい。

この間隔ｄ１は例えば５０μｍとする。また、間隔ｄ１としては、１μｍ以上で且つ１０００μｍ以下であることが好ましい。第１検知線１２１及び第２検知線１２２の長さは液体センサ１２０の感度を上げるためにはなるべく長いほうが好ましい。基板１０ｂにおける限られた面積で第１検知線１２１及び第２検知線１２２の感度を上げるべく、第１検知線１２１及び第２検知線１２２における平行に配置されている部位は渦巻き形状などとしてもよい。

また、第１検知線１２１及び第２検知線１２２は、図６に示すように、基板１０ｂにおける露出面（表層）に配置することが好ましい。また、第１検知線１２１及び第２検知線１２２は、基板１０ｂにおける配線１３が設けられている層と同一の層に配置してもよい。第１検知線１２１及び第２検知線１２２は、保護対象とする配線１３のなるべく近くに配置することが好ましい。

第２検知線１２２が接続されているＡ／Ｄコンバータの出力は、例えば集積回路チップ２０からなるＣＰＵによって定期的にサンプリングすることが好ましい。また、Ａ／Ｄコンバータの出力が所定の基準値から外れた場合、割り込み事象が発生してＣＰＵがその割り込みを処理することとしてもよい。そのＣＰＵは、Ａ／Ｄコンバータの出力が所定の基準値から外れた場合、異常事態が発生したと判断し、データが不正に取得されることを回避すべく、集積回路チップ４０がなすＳＲＡＭの記憶内を消去する又は変更する処理を行う。

このような構成により、第三者が本集積回路モジュール１ｂに硝酸などの液状体をかけてモールドなどを溶かして配線１３を露出させた場合、その液状体（導電体）は第１検知線及び第２検知線にもかかる。集積回路モジュールのモールドなどを溶かす硝酸などの液状体は導電性を有する。そこで、その液状体は、第１検知線１２１と第２検知線１２２間を短絡又は導通させることとなる。これにより、第１検知線１２１から第２検知線１２２に向けて電流が流れ、入力端子ＡＤＩＮにおける電位は変化する。この電位の変化は、Ａ／Ｄコンバータを介してＣＰＵに検出される。この検出によりＣＰＵは、異常事態が発生したと判断し、例えば暗号情報についての鍵データなどを記憶している集積回路チップ４０などの記憶手段の電源をＯＦＦとしてその記憶内容を消去する、又はこの消去前に記憶内容を変更するなどの所定の処理して、重要情報の漏洩を未然に回避する。これらにより本実施形態によれば、液状体を用いてパッケージが開封されて、データが不正に取得されることを回避できる安価な集積回路モジュール１ｂを提供することができる。

また、本実施形態の集積回路モジュール１ｂは、光学的センサを内蔵した従来の集積回路モジュールと比較して、以下の優位性をもつ。すなわち、集積回路モジュール１ｂは、パッケージの開封を検出する液体センサ１２０が極めて簡素な構成であるので、製造コストを大幅に低減化させることができる。また、集積回路モジュール１ｂは、暗室などの暗闇でもパッケージが開封されたことなどを検出できるので、暗闇では動作しない光学的センサ方式よりも、セキュリティ強度を高めることができる。また、集積回路モジュール１ｂは、液体センサ１２０に液状体がかかっていない通常状態ではその液体センサ１２０に殆ど電流が流れないので、消費電流を低減化させることもできる。

（第３実施形態）
次に、本発明の第３実施形態について、図７から図９を参照して説明する。図７は本実施形態の集積回路モジュールの内部構造を示す概念的な平面図である。図８は本実施形態の集積回路モジュールの主要部についての概念的な拡大平面図である。図９は本実施形態の集積回路モジュールの主要部についての概念的な拡大断面図である。

本集積回路モジュール１ｃは、基板１０ｃに複数の集積回路チップ２０，３０，４０が配置された構成を有している。例えば、集積回路チップ２０はＣＰＵであり、集積回路チップ３０はＲＯＭであり、集積回路チップ４０はＳＲＡＭである。各集積回路チップ２０，３０，４０は、基板１０ｃにフリップチップ（Flip Chip）実装されている。そして、基板１０ｃの上面側は全てモールド（図示せず）で覆われており、集積回路チップ２０，３０，４０も基板１０ｃの上面側とともにモールドで覆われている。基板１０ｃの底面には図２に示すような外部端子１６が設けられている。

また、基板１０ｃには、配線１３が設けられている。配線１３は、集積回路チップ２０，３０，４０間でやり取りされるデータの伝送路、すなわちチップ間配線となるものである。そして配線１３は、基板１０ｃの内部に内層として設けられていることが好ましい。

さらに、基板１０ｃには、セキュリティ用電極１３０が設けられている。セキュリティ用電極１３０は、基板１０ｃから集積回路チップ３０が取り外されたことを検出するセンサをなすものである。そして、セキュリティ用電極１３０は、基板１０ｃに設けられた検知用端子１３１及び電源端子１３２で構成されている。検知用端子１３１と電源端子１３２とは、幅ｄ２のスリット（空間）１３３で分離されている。そして、図９に示すように検知用端子１３１及び電源端子１３２の上面は、ＲＯＭをなす集積回路チップ３０に設けられたセキュリティ用端子３１に接触している。

これにより、検知用端子１３１と電源端子１３２とはセキュリティ用端子３１によって短絡されている。すなわち、集積回路チップ３０を基板１０ｃから取り外したときに、集積回路チップ３０のセキュリティ用端子３１は基板１０ｃの検知用端子１３１及び電源端子１３２から離れ、その検知用端子１３１と電源端子１３２とは電気的に非接触状態となる構成となっている。

スリット１３３を含む検知用端子１３１及び電源端子１３２がなすセキュリティ用電極１３０の上面形状は、集積回路モジュールチップ３０のセキュリティ用端子３１の底面形状とほぼ同一にしてもよい。例えば、セキュリティ用電極１３０の上面形状は１辺が１００μｍから２００μｍの正方形とする。この場合、スリット１３３の幅ｄ２は１０μｍから１００μｍとする。検知用端子１３１及び電源端子１３２とセキュリティ用端子３１とは、ハンダ又は導電性接着剤などを用いて接合してもよい。この場合、検知用端子１３１及び電源端子１３２からセキュリティ用端子３１が取り外されたときに、ハンダ又は導電性接着剤がスリット１３３に残留して検知用端子１３１と電源端子１３２間の短絡が維持されることとならないように、スリット１３３の幅ｄ２を設定するとともに、かかる接合部位のハンダ又は導電性接着剤の量を設定することが好ましい。

また、電源端子１３２には電源電圧又は所定の基準電圧が印加されており、検知用端子１３１は配線１４１によって集積回路チップ２０の入力端子１４０に接続されている。入力端子１４０は集積回路チップ２０がなすＣＰＵのポートとなっている。ＣＰＵは、ポーリング又は割り込み処理により、検知用端子１３１の電位を定期的に又は常時監視している。そして、ＣＰＵは、検知用端子１３１の電位が予め定めた所定基準値の範囲以外となったときに、異常事態が生じたと判断して、集積回路チップ４０がなすＳＲＡＭの記憶内容を消去又は変更するための制御を行う消去機能を有する。

ＳＲＡＭの記憶内容の消去は、集積回路チップ４０の電源を遮断することで実行してもよい。ただし、最近の技術ではＳＲＡＭの電源を遮断しても、低温保存などによりそのＳＲＡＭからデータを取り出すことが可能である。そこで、ＣＰＵは、異常事態が生じたと判断したとき、ＳＲＡＭの記憶内容を一度消去してからそのＳＲＡＭの電源を遮断することが好ましい。

これらにより、本実施形態の集積回路モジュール１ｃは、簡素な構造のセキュリティ用電極１３０などを用いて、集積回路チップ３０が基板１０ｃから剥がされたことを正確に検知することができ、集積回路チップ４０の記憶内容が不正取得されることを回避することができる。

例えば、第三者によって基板１０ｃから集積回路チップ３０が不正に取り外されると、集積回路チップ３０の各端子が接合されていた基板１０ｃの各電極が露出する。集積回路チップ３０が汎用品のＲＯＭで構成した場合、そのＲＯＭの各端子に対応する基板１０ｃの各電極についての機能（アドレス端子、データ端子など）は周知化されている。そこで、集積回路チップ３０が基板１０ｃから取り外されたことを検知できない場合は、露出された基板１０ｃの各電極を介して、他の集積回路チップ４０内のデータが第三者に不正に取得されるおそれがある。

しかし、本実施形態の集積回路モジュール１ｃでは、セキュリティ用端子３１が設けられている集積回路チップ３０を基板１０ｃから取り外したとき、検知用端子１３１と電源端子１３２とを短絡していたセキュリティ用端子３１も検知用端子１３１及び電源端子１３２から取り外されることとなる。これにより、検知用端子１３１と電源端子１３２とは、電気的にも機械的にも非接触状態となる。ＣＰＵをなす集積回路チップ２０は、この非接触状態となったことを検知用端子１３１の電位変化などを用いて検出することにより、異常事態が発生したことを検出することができる。すると、そのＣＰＵは、例えば暗号情報についての鍵データなどを記憶している集積回路チップ４０の記憶内容を消去してからその集積回路チップ４０の電源を遮断する。

これらにより、本実施形態によれば、集積回路チップ４０に格納されている重要データ、及び、集積回路チップ２０，３０，４０間でやり取りされるデータについて暗号化などをすることなく、第三者から不正取得されることを回避でき、従来よりも低コストでセキュリティの高い集積回路モジュールを提供することができる。

なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。例えば、上記実施形態の集積回路モジュールは、ＩＣカード以外に適用することもできる。また、上記実施形態の集積回路モジュールは、モールド５０で覆われていることとしたが、この構成に限定されるものではなく、モールドで覆われていない集積回路モジュールに本発明を適用することもできる。

本発明の第１実施形態に係る集積回路モジュールを示す概念的平面図である。 同上の集積回路モジュールの概念的側面図である。 同上の集積回路モジュールにおける主要部の概念的な拡大断面図である。 本発明の第２実施形態に係る集積回路モジュールを示す概念的平面図である。 同上の集積回路モジュールにおける主要部の概念的な拡大平面図である。 同上の集積回路モジュールの概念的な拡大断面図である。 本発明の第３実施形態に係る集積回路モジュールを示す概念的平面図である。 同上の集積回路モジュールにおける主要部の概念的な拡大平面図である。 同上の集積回路モジュールにおける主要部の概念的な拡大断面図である。

符号の説明

１ａ，１ｂ，１ｃ…集積回路モジュール、１０ａ，１０ｂ，１０ｃ…基板、１２，１４…絶縁層、１３…配線、１５…ベース層、１６…外部端子、２０，３０，４０…集積回路チップ、３１…セキュリティ用端子、５０…モールド、１０１…導電性層、１２０…液体センサ、１２１…第１検知線、１２２…第２検知線、１３０…セキュリティ用電極、１３１…検知用端子、１３２…電源端子、１４０…入力端子、１４１…配線、ｄ１…間隔、ｄ２…幅

Claims (6)

1. 複数の集積回路チップが配置されている基板と、
   前記基板に設けられた検知用端子及び電源端子からなるセキュリティ用電極とを有し、
   前記検知用端子と電源端子とは、所定の間隔をもって配置されているとともに、前記複数の集積回路チップの少なくとも１つに設けられた１つのセキュリティ用端子に接触していることを特徴とする集積回路モジュール。
2. 前記セキュリティ用端子が設けられた集積回路チップは、読み出し専用記憶手段をなすものであることを特徴とする請求項２に記載の集積回路モジュール。
3. 前記所定の間隔は、１０μｍ以上で、且つ、１００μｍ以下であることを特徴とする請求項２又は３に記載の集積回路モジュール。
4. 前記セキュリティ用端子が設けられている集積回路チップを前記基板から取り外したときに、該セキュリティ用端子は前記検知用端子及び電源端子から離れ、該検知用端子と電源端子とは電気的に非接触状態となる構成となっていることを特徴とする請求項１から３のいずれか一項に記載の集積回路モジュール。
5. 前記電源端子には、所定の電圧が印加されており、
   前記検知用端子の電位を検出する電圧検出手段と、
   前記電圧検出手段の検出結果に基づいて所定の処理を行う処理手段とを有することを特徴とする請求項１から４のいずれか一項に記載の集積回路モジュール。
6. 前記処理手段は、前記検出結果が所定基準値の範囲以外となったときに、前記集積回路チップの一つからなる記憶手段の記憶内容を消去又は変更するための制御を行う消去機能を有することを特徴とする請求項５に記載の集積回路モジュール。

Images