JP2014021946A - システムlsi及びプログラム消去方法 - Google Patents
システムlsi及びプログラム消去方法 Download PDFInfo
- Publication number
- JP2014021946A JP2014021946A JP2012163356A JP2012163356A JP2014021946A JP 2014021946 A JP2014021946 A JP 2014021946A JP 2012163356 A JP2012163356 A JP 2012163356A JP 2012163356 A JP2012163356 A JP 2012163356A JP 2014021946 A JP2014021946 A JP 2014021946A
- Authority
- JP
- Japan
- Prior art keywords
- program
- system lsi
- erasure
- trigger
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 230000010354 integration Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 230000004913 activation Effects 0.000 description 5
- 238000004458 analytical method Methods 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000000275 quality assurance Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/10—Protecting distributed programs or content, e.g. vending or licensing of copyrighted material ; Digital rights management [DRM]
- G06F21/12—Protecting executable software
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/2143—Clearing memory, e.g. to prevent the data from being stolen
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- Software Systems (AREA)
- Computer Security & Cryptography (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Technology Law (AREA)
- Storage Device Security (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】 論理回路(10)、CPU(20)、及びCPUのプログラムを記憶したプログラムメモリ(30)を一つの半導体に集積したシステムLSI(1)において、プログラムメモリの内容を消去するプログラム消去手段(40)と、プログラム消去手段の実行を制御する二つのプログラム消去トリガー端子(50a、50b)と、を備え、システムLSI(1)は二つのプログラム消去トリガー端子(50a、50b)の状態をトリガーとして、プログラム消去手段(40)がプログラムメモリを消去する。
【選択図】図1
Description
システムLSIはそれを組み込んだ電子機器の核であり、これらのシステムLSIを分解解析する技術は日々進歩している。
また、専用ゲートアレイの内部を解析され、専用ゲートアレイを模倣されれば、このLSIシステムのデッドコピーが実現できてしまうという課題がある。
以下、本発明の論理回路、CPU、及びCPUのプログラムを記憶したプログラムメモリを一つの半導体に集積したシステムLSIにおいて、LSI内部に記憶されているプログラムの不正コピーを防止する技術の実施の一形態について図面を参照して説明する。
図1において、1は本発明によるシステムLSI、10はハード・ワイヤードで構成された論理回路、20はCPU、30はCPU20を動作させるプログラムを記憶した書き換え可能な不揮発性メモリによるプログラムメモリ、40は所定のトリガーによってプログラムメモリ30の内容を消去するプログラム消去回路、50a、50bはプログラム消去回路40のトリガーとなるプログラム消去トリガー端子である。
図2において、プログラム消去トリガー端子50a、50bはシステムLSI1の製造時においては、その内部でショートバー60によって短絡されている。ショートバー60の詳しい説明は後述する。
本実施形態のシステムLSI1はBGAパッケージで実装されている。このBGAパッケージにおいて、プログラム消去トリガー端子50a、50bは半田ボールで実現されている。
図5に示すように、プログラム消去トリガー端子50a、50bはPCBから離脱された後、外部から操作されないように、BGAパッケージの3列目より内側に配置することが好ましい。
実施形態1では、ショートバー60をシステムLSI1内部の配線面上に作成したが、図7に示すようにパッケージ内で作成すれば、プログラム消去トリガー端子50a、50bの配置パターンを容易に変更でき、セキュリティ効果が上がる。
〔付記〕
<請求項1>
論理回路、CPU、及び前記CPUのプログラムを記憶したプログラムメモリを一つの半導体に集積したシステムLSIにおいて、
前記プログラムメモリの内容を消去するプログラム消去手段と、
前記プログラム消去手段の実行を制御する二つのプログラム消去トリガー端子と、を備え、
前記二つのプログラム消去トリガー端子の状態をトリガーとして、前記プログラム消去手段が前記プログラムメモリを消去することを特徴とするシステムLSI。
<請求項2>
前記二つのプログラム消去トリガー端子は、前記システムLSI内部においてお互いがショートバーで短絡されていることを特徴とする請求項1記載のシステムLSI。
<請求項3>
前記ショートバーは、前記システムLSIをPCBにマウントする際のリフローによって溶断することを特徴とする請求項1記載のシステムLSI。
<請求項4>
前記二つのプログラム消去トリガー端子の一つの端子は前記システムLSI内部でVDDに接続され、もう一方の端子は前記システムLSI内部でGNDと前記プログラム消去手段に接続されていることを特徴とする請求項1記載のシステムLSI。
<請求項5>
前記プログラム消去手段は、プログラム消去の実行を制御する入力部を備え、
前記入力部がVDD電位の時はプログラム消去動作を行なわず、前記入力部がGND電位になった時にプログラム消去操作を実行することを特徴とする請求項1記載のシステムLSI。
<請求項6>
前記入力部は、前記二つのプログラム消去トリガー端子の一つと接続されていることを特徴とする請求項5記載のシステムLSI。
<請求項7>
前記二つのプログラム消去トリガー端子の一つは、前記システムLSI内部において積分回路を組み込んでいることを特徴とする請求項1記載のシステムLSI。
<請求項8>
前記システムLSIは、BGAパッケージで実装されていることを特徴とする請求項1記載のシステムLSI。
<請求項9>
前記二つのプログラム消去トリガー端子は、BGAパッケージの3列目より内側の端子に配置されていることを特徴とする請求項8記載のシステムLSI。
10 論理回路
20 CPU
30 プログラムメモリ
40 プログラム消去回路
50a プログラム消去トリガー端子
50b プログラム消去トリガー端子
60 ショートバー
請求項10に記載の発明は、論理回路、CPU(中央演算処理装置)、及び前記CPUのプログラムを記憶したプログラムメモリを単一の半導体に集積したシステムLSIにおいて、前記プログラムメモリに記憶された内容を消去するプログラム消去方法であって、
プログラム消去の実行を制御する少なくとも2個のプログラム消去トリガー端子の電位に基づいて、前記プログラムメモリに記憶されたプログラムを消去する、ことを特徴とするプログラム消去方法を提供する。
Claims (9)
- 論理回路、CPU、及び前記CPUのプログラムを記憶したプログラムメモリを一つの半導体に集積したシステムLSIにおいて、
前記プログラムメモリの内容を消去するプログラム消去手段と、
前記プログラム消去手段の実行を制御する二つのプログラム消去トリガー端子と、を備え、
前記二つのプログラム消去トリガー端子の状態をトリガーとして、前記プログラム消去手段が前記プログラムメモリを消去することを特徴とするシステムLSI。 - 前記二つのプログラム消去トリガー端子は、前記システムLSI内部においてお互いがショートバーで短絡されていることを特徴とする請求項1記載のシステムLSI。
- 前記ショートバーは、前記システムLSIをPCBにマウントする際のリフローによって溶断することを特徴とする請求項1記載のシステムLSI。
- 前記二つのプログラム消去トリガー端子の一つの端子は前記システムLSI内部でVDDに接続され、もう一方の端子は前記システムLSI内部でGNDと前記プログラム消去手段に接続されていることを特徴とする請求項1記載のシステムLSI。
- 前記プログラム消去手段は、プログラム消去の実行を制御する入力部を備え、
前記入力部がVDD電位の時はプログラム消去動作を行なわず、前記入力部がGND電位になった時にプログラム消去操作を実行することを特徴とする請求項1記載のシステムLSI。 - 前記入力部は、前記二つのプログラム消去トリガー端子の一つと接続されていることを特徴とする請求項5記載のシステムLSI。
- 前記二つのプログラム消去トリガー端子の一つは、前記システムLSI内部において積分回路を組み込んでいることを特徴とする請求項1記載のシステムLSI。
- 前記システムLSIは、BGAパッケージで実装されていることを特徴とする請求項1記載のシステムLSI。
- 前記二つのプログラム消去トリガー端子は、BGAパッケージの3列目より内側の端子に配置されていることを特徴とする請求項8記載のシステムLSI。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012163356A JP5692179B2 (ja) | 2012-07-24 | 2012-07-24 | システムlsi及びプログラム消去方法 |
US13/919,892 US9372639B2 (en) | 2012-07-24 | 2013-06-17 | System LSI capable of erasing internally stored program and program erasing method |
CN201310305849.5A CN103577770B (zh) | 2012-07-24 | 2013-07-19 | 系统lsi |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012163356A JP5692179B2 (ja) | 2012-07-24 | 2012-07-24 | システムlsi及びプログラム消去方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014021946A true JP2014021946A (ja) | 2014-02-03 |
JP5692179B2 JP5692179B2 (ja) | 2015-04-01 |
Family
ID=49996100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012163356A Expired - Fee Related JP5692179B2 (ja) | 2012-07-24 | 2012-07-24 | システムlsi及びプログラム消去方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9372639B2 (ja) |
JP (1) | JP5692179B2 (ja) |
CN (1) | CN103577770B (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0667985A (ja) * | 1992-08-17 | 1994-03-11 | Mitsubishi Electric Corp | 半導体装置 |
JPH08115267A (ja) * | 1994-10-19 | 1996-05-07 | Tech Res & Dev Inst Of Japan Def Agency | 情報秘匿機構 |
JP2008219058A (ja) * | 2008-06-18 | 2008-09-18 | Seiko Instruments Inc | 集積回路モジュール |
JP2012146033A (ja) * | 2011-01-07 | 2012-08-02 | Toshiba Corp | メモリ装置 |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3761892A (en) * | 1971-07-19 | 1973-09-25 | R Bosnyak | Electronic locking system |
JPS5827915B2 (ja) * | 1978-07-28 | 1983-06-13 | 富士通株式会社 | リセット回路 |
US4783763A (en) * | 1985-12-23 | 1988-11-08 | North American Philips Corp., Signetics Division | Field-programmable device with buffer between programmable circuit |
US5497462A (en) * | 1988-07-20 | 1996-03-05 | Siemens Aktiengesellschaft | Method and circuit for protecting circuit configurations having an electrically programmable non-volatile memory |
US4933898A (en) * | 1989-01-12 | 1990-06-12 | General Instrument Corporation | Secure integrated circuit chip with conductive shield |
JPH0728772A (ja) * | 1993-06-25 | 1995-01-31 | Hitachi Ltd | マイクロコンピュータ |
US5485105A (en) * | 1994-08-01 | 1996-01-16 | Texas Instruments Inc. | Apparatus and method for programming field programmable arrays |
US6159836A (en) * | 1994-09-16 | 2000-12-12 | Stmicroelectronics, Inc. | Method for forming programmable contact structure |
KR0169412B1 (ko) * | 1995-10-16 | 1999-02-01 | 김광호 | 불휘발성 반도체 메모리 장치 |
DE69630663D1 (de) * | 1996-01-24 | 2003-12-18 | St Microelectronics Srl | Verfahren zum Löschen einer elektrisch programmierbaren und löschbaren nichtflüchtigen Speicherzelle |
JPH10229125A (ja) * | 1997-02-14 | 1998-08-25 | Nec Corp | 半導体装置 |
US5822244A (en) * | 1997-09-24 | 1998-10-13 | Motorola, Inc. | Method and apparatus for suspending a program/erase operation in a flash memory |
JPH11126483A (ja) * | 1997-10-20 | 1999-05-11 | Fujitsu Ltd | 省電力同期回路及びそれを有する半導体記憶装置 |
US6072233A (en) * | 1998-05-04 | 2000-06-06 | Micron Technology, Inc. | Stackable ball grid array package |
US6421757B1 (en) * | 1998-09-30 | 2002-07-16 | Conexant Systems, Inc | Method and apparatus for controlling the programming and erasing of flash memory |
JP3892612B2 (ja) * | 1999-04-09 | 2007-03-14 | 株式会社東芝 | 半導体装置 |
US6208558B1 (en) * | 1999-04-16 | 2001-03-27 | Advanced Micro Devices, Inc. | Acceleration circuit for fast programming and fast chip erase of non-volatile memory |
US7752970B2 (en) * | 2000-09-06 | 2010-07-13 | Ps/Emc West, Llc | Networked electronic ordnance system |
JP2002323993A (ja) * | 2001-04-25 | 2002-11-08 | Nec Corp | シングルチップマイクロコンピュータ並びにその試験方法及び試験プログラム |
EP1302775A1 (en) * | 2001-10-16 | 2003-04-16 | Italtel s.p.a. | A clock generation system for a prototyping apparatus |
US6954084B2 (en) * | 2002-02-11 | 2005-10-11 | Seiko Epson Corporation | Logic circuits using polycrystalline semiconductor thin film transistors |
US6856137B2 (en) * | 2002-02-19 | 2005-02-15 | Bae Systems Controls Inc. | Ground fault detection system and method |
US20040245617A1 (en) * | 2003-05-06 | 2004-12-09 | Tessera, Inc. | Dense multichip module |
US7287115B2 (en) * | 2003-10-30 | 2007-10-23 | Kabushiki Kaisha Toshiba | Multi-chip package type memory system |
US7002219B1 (en) * | 2003-12-09 | 2006-02-21 | Xilinx, Inc. | Electrical fuse for integrated circuits |
JP4191170B2 (ja) | 2004-07-23 | 2008-12-03 | Necエレクトロニクス株式会社 | プログラム可能なゲートアレイのコピー防止方法及びシステム |
US7212457B2 (en) * | 2005-05-18 | 2007-05-01 | Macronix International Co., Ltd. | Method and apparatus for implementing high speed memory |
US7447096B2 (en) * | 2006-05-05 | 2008-11-04 | Honeywell International Inc. | Method for refreshing a non-volatile memory |
US8020727B2 (en) * | 2006-10-18 | 2011-09-20 | Meritool Llc | Powered dispensing tool and method for controlling same |
US7570532B1 (en) * | 2007-07-26 | 2009-08-04 | Zilog, Inc. | Overwriting memory cells using low instantaneous current |
US8737141B2 (en) * | 2010-07-07 | 2014-05-27 | Stec, Inc. | Apparatus and method for determining an operating condition of a memory cell based on cycle information |
CN102446861B (zh) * | 2010-10-11 | 2013-10-23 | 上海华虹Nec电子有限公司 | 利用选择性碳化硅外延来提升sonos擦写速度的方法 |
US8966319B2 (en) * | 2011-02-22 | 2015-02-24 | Apple Inc. | Obtaining debug information from a flash memory device |
-
2012
- 2012-07-24 JP JP2012163356A patent/JP5692179B2/ja not_active Expired - Fee Related
-
2013
- 2013-06-17 US US13/919,892 patent/US9372639B2/en not_active Expired - Fee Related
- 2013-07-19 CN CN201310305849.5A patent/CN103577770B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0667985A (ja) * | 1992-08-17 | 1994-03-11 | Mitsubishi Electric Corp | 半導体装置 |
JPH08115267A (ja) * | 1994-10-19 | 1996-05-07 | Tech Res & Dev Inst Of Japan Def Agency | 情報秘匿機構 |
JP2008219058A (ja) * | 2008-06-18 | 2008-09-18 | Seiko Instruments Inc | 集積回路モジュール |
JP2012146033A (ja) * | 2011-01-07 | 2012-08-02 | Toshiba Corp | メモリ装置 |
Also Published As
Publication number | Publication date |
---|---|
US20140032870A1 (en) | 2014-01-30 |
CN103577770A (zh) | 2014-02-12 |
US9372639B2 (en) | 2016-06-21 |
JP5692179B2 (ja) | 2015-04-01 |
CN103577770B (zh) | 2017-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9940425B2 (en) | Method and apparatus for camouflaging a standard cell based integrated circuit with micro circuits and post processing | |
US11264990B2 (en) | Physically unclonable camouflage structure and methods for fabricating same | |
US9355199B2 (en) | Method and apparatus for camouflaging a standard cell based integrated circuit | |
CN101349997A (zh) | 将数据写入芯片内存储器的方法及其系统 | |
US9798880B2 (en) | Fuse-enabled secure bios mechanism with override feature | |
Van Woudenberg et al. | The Hardware Hacking Handbook: Breaking Embedded Security with Hardware Attacks | |
JP5692179B2 (ja) | システムlsi及びプログラム消去方法 | |
EP2830222B1 (en) | Method and apparatus for securing configuration scan chains of a programmable device | |
JP2007035729A (ja) | 半導体集積回路装置 | |
US10147175B2 (en) | Detection of hardware trojan using light emissions with sacrificial mask | |
TWI505133B (zh) | 積體電路設計保護裝置及其方法 | |
Iyengar et al. | Hardware trojans and piracy of PCBs | |
Alam et al. | Soft-HaT: Software-Based Silicon Reprogramming for Hardware Trojan Implementation | |
US20170098083A1 (en) | Event-based apparatus and method for securing bios in a trusted computing system during execution | |
JP2005136391A (ja) | 回路基板、回路基板の設計支援装置及び方法、設計支援プログラム、及び設計支援プログラム記録媒体 | |
JP4302078B2 (ja) | 電子機器 | |
JP2009087988A (ja) | 解析防止回路を具える半導体装置及び解析防止方法 | |
CN107273770B (zh) | 基本输入输出系统的保护设备与方法 | |
Puschner et al. | Security Analysis of IoT Devices: From the system level to the logic level | |
CN107621997A (zh) | 一种处理方法及装置 | |
Shenoy | Implementation and Evaluation of SAT-based Attacks on Hybrid STT-CMOS Circuits for Reverse Engineering | |
Mahmod et al. | SRAM Imprinting for System Protection and Differentiation | |
CN103686332B (zh) | 一种启用安全功能的方法和终端 | |
Zarrinchian | A chip activation protocol for preventing IC recycling | |
TW201503142A (zh) | 減少電子可程式非揮發記憶體複雜性方法及系統 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131101 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131101 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140520 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140701 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140925 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141006 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150119 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5692179 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |